JPH0766917B2 - Ashing method - Google Patents

Ashing method

Info

Publication number
JPH0766917B2
JPH0766917B2 JP62127618A JP12761887A JPH0766917B2 JP H0766917 B2 JPH0766917 B2 JP H0766917B2 JP 62127618 A JP62127618 A JP 62127618A JP 12761887 A JP12761887 A JP 12761887A JP H0766917 B2 JPH0766917 B2 JP H0766917B2
Authority
JP
Japan
Prior art keywords
gas
ashing
processed
semiconductor wafer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP62127618A
Other languages
Japanese (ja)
Other versions
JPS63291422A (en
Inventor
次夫 崎山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP62127618A priority Critical patent/JPH0766917B2/en
Publication of JPS63291422A publication Critical patent/JPS63291422A/en
Publication of JPH0766917B2 publication Critical patent/JPH0766917B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Drying Of Semiconductors (AREA)

Description

【発明の詳細な説明】 〔発明の目的〕 (産業上の利用分野) 本発明は、被処理基板に被着されたフォトレジスト膜等
を除去するアッシング方法に関する。
The present invention relates to an ashing method for removing a photoresist film or the like deposited on a substrate to be processed.

(従来の技術) 半導体集積回路の微細パターンの形成は、一般に露光お
よび現像によって形成された有機高分子のフォトレジス
ト膜をマスクとして用い、半導体ウエハ上に形成された
下地膜をエッチグして行なう。その後、半導体ウエハの
表面からフォトレジスト膜を除去するが、この除去処理
例として例えばアッシング処理を行なう。
(Prior Art) Generally, a fine pattern of a semiconductor integrated circuit is formed by etching a base film formed on a semiconductor wafer using a photoresist film of an organic polymer formed by exposure and development as a mask. After that, the photoresist film is removed from the surface of the semiconductor wafer. As an example of this removal process, for example, an ashing process is performed.

上記アッシング処理装置例としては、酸素プラズマを用
いたもの、紫外光を用いたもの、オゾンを用いたもの等
がある。上記中、アッシング速度が速く、半導体ウエハ
へのダメージがないオゾンを用いたアッシング装置とし
て、例えば特開昭52−20776号公報にて開示されたもの
がある。
Examples of the above-mentioned ashing processing device include a device using oxygen plasma, a device using ultraviolet light, and a device using ozone. Among the above, as an ashing device using ozone which has a high ashing speed and does not damage a semiconductor wafer, there is, for example, one disclosed in Japanese Patent Laid-Open No. 52-20776.

ところで、半導体ウエハ表面にフォトレジストを塗布す
ると、半導体ウエハの周辺部が直角状の形状であるた
め、上記フォトレジストの表面張力の作用により、周辺
部にはフォトレジスト膜の盛り上がりが発生しやすい。
この盛り上りがあると、フォトレジストにマスクを密着
させることができなかったり、半導体ウエハを搬送した
りする際に剥れる等の不具合が発生することがあるの
で、これを除去する必要がある。上記盛り上りのうち、
第3図に示すように、半導体ウエハ(1)のオリエンテ
ーションフラット(2)部以外の周辺部の盛り上り
(3)は例えば回転スピナー法でレジストの溶剤を吹き
つけることにより容易に除去できる。しかし、半導体ウ
エハ(1)の切り欠き部分であるオリエンテーションフ
ラット(2)部分の盛り上り(4)は、上記回転スピナ
ー法が利用難であり、どうしても除去されずに残存しや
すい。
By the way, when a photoresist is applied to the surface of a semiconductor wafer, the peripheral portion of the semiconductor wafer has a right-angled shape, so that the surface tension of the photoresist tends to cause the photoresist film to rise up in the peripheral portion.
If there is this bulge, it may not be possible to bring the mask into close contact with the photoresist, or a defect such as peeling may occur when the semiconductor wafer is transported, so it is necessary to remove it. Of the above excitement,
As shown in FIG. 3, the swelling (3) in the peripheral portion of the semiconductor wafer (1) other than the orientation flat (2) can be easily removed by spraying a resist solvent by, for example, a rotary spinner method. However, the swelling (4) of the orientation flat (2) portion which is the cutout portion of the semiconductor wafer (1) is difficult to use in the above-mentioned rotary spinner method, and tends to remain without being removed.

(発明が解決しようとする問題点) 上述のアッシング装置で上記半導体ウエハをアッシング
処理すると、半導体ウエハ表面全域に渡り同一速度の処
理作用が働らくので、例えばオリエンテーションフラッ
ト部以外の領域にあるレジスト膜が除去された時点で処
理操作を止めてしまうと、膜厚の厚いオリエンテーショ
ンフラット部分のレジスト膜には除去されずに残存する
ものがある。
(Problems to be Solved by the Invention) When the above-mentioned semiconductor wafer is ashed by the above-mentioned ashing apparatus, the processing action is performed at the same speed over the entire surface of the semiconductor wafer. Therefore, for example, a resist film in a region other than the orientation flat portion is processed. If the processing operation is stopped at the time when is removed, some of the resist film in the orientation flat portion having a large film thickness remains without being removed.

一方、上記オリエンテーションフラット部分のレジスト
膜をも除去しようとすると、アッシング時間が長くかか
るだけではなく他領域の下地膜を傷つける可能性もあ
る。
On the other hand, if it is attempted to remove the resist film in the orientation flat portion as well, it may take a long time for ashing and may damage the underlying film in other regions.

したがって、アッシング処理後残したレジスト膜を、ウ
ェット洗浄工程で除去しているのが実状である。
Therefore, in reality, the resist film left after the ashing process is removed in the wet cleaning process.

本発明は、上述の従来事情に対処してなされたもので、
半導体ウエハ全域に渡り同一時間内にレジスト膜を除去
できるアッシング方法を提供しようとするものである。
The present invention has been made in response to the above conventional circumstances,
It is intended to provide an ashing method capable of removing a resist film within the same time over the entire area of a semiconductor wafer.

〔発明の構成〕[Structure of Invention]

(問題点を解決するための手段) 本発明は、被処理基板にアッシングガスを流出させてア
ッシング処理する方法において、前記被処理基板の全面
に渡って所定の流量で前記アッシングガスを照射すると
ともに、前記所定流量より多量の所定流量で前記被処理
基板の予め定められた部分にアッシングガスを照射して
前記被処理基板を処理することを特徴とする。
(Means for Solving the Problems) The present invention is a method of flowing ashing gas to a substrate to be processed to perform ashing treatment, in which the ashing gas is irradiated at a predetermined flow rate over the entire surface of the substrate to be processed. A predetermined portion of the substrate to be processed is irradiated with an ashing gas at a predetermined flow rate higher than the predetermined flow rate to process the substrate to be processed.

(作用) 本発明は、被処理基板の全面に渡って所定の流量でアッ
シグガスを照射するとともに、その所定流量より多量の
所定流量で被処理基板の予め定められた部分にアッシン
グガを照射して被処理基板を処理することにより、被処
理基板に処理すべき膜厚に厚い部分があっても、他の部
分と同程度の処理時間で処理面に対して均一に処理する
ことができる。
(Operation) The present invention irradiates the entire surface of the substrate to be processed with the asig gas at a predetermined flow rate, and irradiates the predetermined portion of the substrate to be processed with the ashing gas at a predetermined flow rate higher than the predetermined flow rate. By processing the processed substrate, even if the processed substrate has a thick portion to be processed, the processed surface can be uniformly processed in the same processing time as other portions.

(実 施 例) 以下、本発明のアッシング方法の実施例を図面を参照し
て説明する。
(Examples) Examples of the ashing method of the present invention will be described below with reference to the drawings.

処理室(11)内には、例えば真空チャック等により被処
理基板例えば半導体ウエハ(12)を吸着保持する載置台
(13)が配置されている。この載置台(13)は、温度制
御装置(14)によって制御されるヒータ(15)を内蔵
し、昇降装置(16)によって上下に移動可能に構成され
ている。
In the processing chamber (11), there is arranged a mounting table (13) for sucking and holding a substrate to be processed, for example, a semiconductor wafer (12) by a vacuum chuck or the like. The mounting table (13) includes a heater (15) controlled by a temperature control device (14), and is vertically movable by an elevating device (16).

載置台(13)の上方には、例えば円錐形状のコーン部
(17)と、このコーン部(17)の開口部に配置され、多
数の流出孔(18)を有し金属あるいはセラミック等の焼
結体からなる拡散板(19)とから構成されるガス流出部
20)が配置されている。
Above the mounting table (13), for example, a cone-shaped cone portion (17) and a large number of outflow holes (18) arranged in the opening portion of the cone portion (17) are provided, and a burned material such as metal or ceramic is formed. A gas outflow part ( 20 ) composed of a diffusion plate (19) made of a unit is arranged.

また、拡散板(19)の、半導体ウエハ(12)のオリエン
テーションフラット部(21)と対向する位置付近には、
オリエンテーションフラット部(21)に沿ってガスを流
出するように構成されたガス流出ノズル(22)が設けら
れている。
In addition, near the position of the diffusion plate (19) facing the orientation flat portion (21) of the semiconductor wafer (12),
A gas outflow nozzle (22) configured to outflow gas along the orientation flat portion (21) is provided.

なお、ガス流出部(20)は、コーン部(17)を取り巻く
ように冷却管(23)が配置され、冷却装置(24)から冷
却管(23)を循環される冷却水等により、必要に応じて
冷却される。
In addition, the cooling pipe (23) is arranged so as to surround the cone portion (17) in the gas outflow portion ( 20 ), and the cooling water (circulation) circulated through the cooling pipe (23) from the cooling device (24) may be used as necessary. Is cooled accordingly.

また、ガス流出部(20)は、例えばコーン部(17)の上
方部分においてガス流量調節器(25)に接続され、また
ガス流量調節器(26)とガス流出ノズル(22)を連通す
るガス供給管(27)が固着されている。さらに、上記ガ
ス流量調節器(25)、(26)は酸素供給源(28)に接続
されたオゾン発生器(29)に接続されている。
Further, the gas outflow portion ( 20 ) is connected to the gas flow rate controller (25) in the upper portion of the cone section (17), and the gas flow rate controller (26) communicates with the gas outflow nozzle (22). The supply pipe (27) is fixed. Furthermore, the gas flow rate controllers (25) and (26) are connected to an ozone generator (29) connected to an oxygen supply source (28).

そして処理室(11)の下部には、載置台(13)の周囲を
囲むように配置され例えば10〜15mm程度の直径の複数の
排気口(30)と、これらの排気口(30)を集合させて排
気装置(31)に接続する排気管(32)とから構成される
排気部(33)が設けられている。
In the lower part of the processing chamber (11), a plurality of exhaust ports (30) having a diameter of, for example, about 10 to 15 mm are arranged so as to surround the mounting table (13), and these exhaust ports (30) are gathered. An exhaust unit ( 33 ) including an exhaust pipe (32) connected to the exhaust device (31) is provided.

次にアッシング方法を説明する。Next, the ashing method will be described.

まず、昇降装置(16)によって載置台(13)を下降さ
せ、ガス流出部(20)との間にウエハ搬送装置(図示せ
ず)のアーム等が導入される間隔を設け、半導体ウエハ
(12)をこのウエハ搬送装置等により載置台(13)上に
載置し吸着保持する。そして、昇降装置(16)によって
載置台(13)を上昇させ、ガス流出部(20)の拡散板
(19)と半導体ウエハ(12)表面との間隔を例えば0.5
〜20mm程度の所定の間隔になるように設定する。なお、
この場合ガス流出部(20)を昇降装置によって上下動さ
せてもよい。
First, the mounting table (13) is lowered by the elevating device (16), and a space for introducing an arm or the like of a wafer transfer device (not shown) is provided between the semiconductor wafer (12) and the gas outlet ( 20 ). ) Is mounted on the mounting table (13) by this wafer transfer device or the like and is suction-held. Then, the mounting table (13) is raised by the elevating device (16), and the distance between the diffusion plate (19) of the gas outflow portion ( 20 ) and the surface of the semiconductor wafer (12) is set to, for example, 0.5.
Set so that the specified interval is about 20 mm. In addition,
In this case, the gas outflow part ( 20 ) may be moved up and down by a lifting device.

また、載置台(13)に内蔵させたヒータ(15)を温度制
御装置(14)によって制御し、半導体ウエハ(12)を15
0〜500℃程度の範囲に加熱する。
In addition, the heater (15) built in the mounting table (13) is controlled by the temperature control device (14) to move the semiconductor wafer (12) to 15
Heat to a range of 0 to 500 ° C.

次に、酸素供給源(28)及びオゾン発生器(29)から供
給されるオゾンを含有する酸素ガスを、ガス流量調節器
(25)によって流量調節しガス流出部(20)から半導体
ウエハ(12)に向けて照射させる。同時にガス流量調節
器(26)によって流量調節しガス供給管(27)を介して
ガス流出ノズル(22)から半導体ウエハ(12)のオリエ
ンテーションフラット部(21)に向けて照射される。
Next, the flow rate of the oxygen gas containing ozone supplied from the oxygen supply source (28) and the ozone generator (29) is adjusted by the gas flow rate controller (25), and the semiconductor wafer (12) is discharged from the gas outflow section ( 20 ). ) To irradiate. At the same time, the flow rate is adjusted by the gas flow rate controller (26), and the gas is emitted from the gas outflow nozzle (22) toward the orientation flat portion (21) of the semiconductor wafer (12) through the gas supply pipe (27).

また、排気装置(31)の排気量を調節し、処理室(11)
内の半導体ウエハ(12)のアッシング面近傍の気体圧力
が例えば700〜200Torr程度の範囲になるよう排気する。
Further, by adjusting the exhaust amount of the exhaust device (31), the processing chamber (11)
The gas pressure in the vicinity of the ashing surface of the semiconductor wafer (12) is evacuated so as to fall within a range of, for example, about 700 to 200 Torr.

この時、ガス流出部(20)と半導体ウエハ(12)との間
には第2図に矢印で示すように、拡散板(19)の流出孔
(18)から流出し半導体ウエハ(12)の周囲に向かうガ
スの流れと、ガス流出ノズル(22)から流出し半導体ウ
エハ(12)オリエンテーションフラット部(21)に向か
つガスの流れが形成される。
At this time, as shown by the arrow in FIG. 2, between the gas outflow part ( 20 ) and the semiconductor wafer (12), the gas flows out from the outflow hole (18) of the diffusion plate (19) and the semiconductor wafer (12). A flow of gas toward the surroundings and a flow of gas flowing from the gas outflow nozzle (22) toward the orientation flat portion (21) of the semiconductor wafer (12) are formed.

したがって、オリエンテーションフラット部(21)付近
の領域には他の領域と比較して相対的に多量のアッシン
グガスを供給できるのでアッシング処理が促進され、膜
厚の厚い盛り上り部分であっても他の領域と同一程度の
時間内にレジスト膜を除去することができる。
Therefore, since a relatively large amount of ashing gas can be supplied to the area near the orientation flat portion (21) as compared with other areas, the ashing process is promoted, and even if the film thickness is high, it will be The resist film can be removed within the same time as the area.

なお、オゾン発生器(29)で生成されたオゾンの寿命は
温度に依存し、一般に温度が高くなるとオゾンの分解が
促進され寿命が急激に短くなる。そこでガス流出部(2
0)は冷却装置(24)および冷却管(23)により例えば2
5℃程度以下になるよう冷却する。
The life of the ozone generated by the ozone generator (29) depends on the temperature. Generally, when the temperature rises, the decomposition of ozone is promoted and the life is drastically shortened. Then the gas outlet ( 2
0 ) is, for example, 2 by a cooling device (24) and a cooling pipe (23).
Cool to about 5 ℃ or less.

この実施例では、ガス流出部(20)の拡散板(19)とし
て多数の流出孔(18)を備えたものを使用したものにつ
いて説明したが、本発明はかかる実施例に限定されるも
のではなく、例えば金属あるいはセラミック等の焼結体
からなる拡散板(図示せず)等を使用してもよい。ま
た、ガス流出部(20)は、アッシングガスを流出する構
成の他に、拡散板においてガス流出排出を行うように構
成してもよい。
In this embodiment, the diffuser plate (19) of the gas outflow portion ( 20 ) having a large number of outflow holes (18) has been described, but the present invention is not limited to this embodiment. Alternatively, for example, a diffusion plate (not shown) made of a sintered body such as metal or ceramic may be used. Further, the gas outflow portion ( 20 ) may be configured to perform gas outflow / outflow in the diffusion plate, in addition to the outflow of the ashing gas.

さらに、ガス流出ノズル(22)は、オリエンテーション
フラット部(21)の領域に多量のアッシングガスを照射
できればよいのであるから、そのノズル形状に特別の限
定はなく、例えば方形状の一開口、小開口を複数個配列
したもの等で構成してもよい。
Further, the gas outflow nozzle (22) is only required to be able to irradiate a large amount of ashing gas onto the area of the orientation flat portion (21), so that the nozzle shape is not particularly limited, and for example, a square one opening or a small opening. It may be configured by arranging a plurality of the above.

要するに、特定領域に対して他領域より多量のガス照射
ができる構成であればよい。
In short, it suffices if the specific region can be irradiated with a larger amount of gas than other regions.

したがって、上記ガス流出ノズル(22)を設けずに、拡
散板(19)の形状をガス流出ノズル(22)と同様の作用
するように構成してもよいが、流出量の増減調節が難し
いので、本発明のようにガス流出ノズル(22)を設ける
方法が好ましい。
Therefore, the diffuser plate (19) may be configured to have the same function as the gas outflow nozzle (22) without providing the gas outflow nozzle (22), but it is difficult to adjust the outflow amount. The method of providing the gas outflow nozzle (22) as in the present invention is preferable.

〔発明の効果〕〔The invention's effect〕

本発明は、被処理基板に処理すべき膜厚に厚い部分があ
っても、他の部分と同程度の処理時間で処理面に対して
均一に処理することができ、被処理基板の歩留りを向上
すとともに処理のスループットを向上することができ
る。
According to the present invention, even if there is a portion having a large film thickness to be processed on the substrate to be processed, the processing surface can be uniformly processed in the same processing time as other parts, and the yield of the substrate to be processed can be improved. It is possible to improve the processing throughput as well as the processing throughput.

【図面の簡単な説明】[Brief description of drawings]

第1図は本発明のアッシング方法を説明するための構成
図、第2図は第1図主要部のガスの流れの説明図、第3
図は半導体ウエハの説明図である。 11……処理室、12……半導体ウエハ、 19……拡散板、 21……オリエンテーションフラット部、 22……ガス流出ノズル。
FIG. 1 is a configuration diagram for explaining the ashing method of the present invention, FIG. 2 is an explanatory diagram of the gas flow in the main part of FIG. 1, and FIG.
The figure is an illustration of a semiconductor wafer. 11 …… Processing chamber, 12 …… Semiconductor wafer, 19 …… Diffusion plate, 21 …… Orientation flat part, 22 …… Gas outflow nozzle.

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 7352−4M H01L 21/30 572 A ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 6 Identification code Internal reference number FI technical display location 7352-4M H01L 21/30 572 A

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】被処理基板にアッシングガスを流出させて
アッシング処理する方法において、前記被処理基板の全
面に渡って所定の流量で前記アッシングガスを照射する
とともに、前記所定流量より多量の所定流量で前記被処
理基板の予め定められた部分にアッシングガスを照射し
て前記被処理基板を処理することを特徴とするアッシン
グ方法。
1. A method of flowing ashing gas to a substrate to be processed to perform ashing treatment, irradiating the ashing gas at a predetermined flow rate over the entire surface of the substrate to be processed, and at a predetermined flow rate higher than the predetermined flow rate. In the ashing method, the predetermined portion of the substrate to be processed is irradiated with an ashing gas to process the substrate to be processed.
【請求項2】前記予め定められた部分は、オリエンテー
ションフラット部分であることを特徴とする特許請求の
範囲第1項記載のアッシング方法。
2. The ashing method according to claim 1, wherein the predetermined portion is an orientation flat portion.
JP62127618A 1987-05-25 1987-05-25 Ashing method Expired - Fee Related JPH0766917B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62127618A JPH0766917B2 (en) 1987-05-25 1987-05-25 Ashing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62127618A JPH0766917B2 (en) 1987-05-25 1987-05-25 Ashing method

Publications (2)

Publication Number Publication Date
JPS63291422A JPS63291422A (en) 1988-11-29
JPH0766917B2 true JPH0766917B2 (en) 1995-07-19

Family

ID=14964542

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62127618A Expired - Fee Related JPH0766917B2 (en) 1987-05-25 1987-05-25 Ashing method

Country Status (1)

Country Link
JP (1) JPH0766917B2 (en)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS596509B2 (en) * 1979-12-18 1984-02-13 松下電子工業株式会社 Processing method for semiconductor wafers
JPS59117123A (en) * 1982-12-23 1984-07-06 Toshiba Corp Resist remover
JPS6236826A (en) * 1985-08-09 1987-02-17 Tokyo Electron Ltd Ashing method

Also Published As

Publication number Publication date
JPS63291422A (en) 1988-11-29

Similar Documents

Publication Publication Date Title
US5478401A (en) Apparatus and method for surface treatment
US4812201A (en) Method of ashing layers, and apparatus for ashing layers
JP4043831B2 (en) Heat treatment equipment
JP2004055766A (en) Method and device for treatment
JPH0766917B2 (en) Ashing method
JP2519049B2 (en) Ashing device
JP2669523B2 (en) Substrate processing equipment
JP3619149B2 (en) Method and apparatus for removing dirt from processing apparatus
JPH07105381B2 (en) Asssing device
JPS63271933A (en) Ashing method
JPS63276225A (en) Ashing system
JPH05315246A (en) Aligner
KR960008894B1 (en) Ashing method
JPH0766916B2 (en) Ashing method
JPH0244722A (en) Ashing system
JPH0795545B2 (en) Ashing method and apparatus
JPH06103663B2 (en) Processor
KR20020075574A (en) Ashing apparatus and method for ashing photoresist film using the same
JPS6381823A (en) Ashing apparatus
JPH06101424B2 (en) Semiconductor wafer processing equipment
JPH06101423B2 (en) Semiconductor wafer processing equipment
JPH0810690B2 (en) Ashing method and ashing apparatus
JPH06101425B2 (en) Asssing device
JPH0738387B2 (en) Ashing device
JPH0748466B2 (en) Semiconductor wafer processing equipment

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees