JPH0766409A - Semiconductor device and its manufacture - Google Patents

Semiconductor device and its manufacture

Info

Publication number
JPH0766409A
JPH0766409A JP22953293A JP22953293A JPH0766409A JP H0766409 A JPH0766409 A JP H0766409A JP 22953293 A JP22953293 A JP 22953293A JP 22953293 A JP22953293 A JP 22953293A JP H0766409 A JPH0766409 A JP H0766409A
Authority
JP
Japan
Prior art keywords
silicon
conductive material
semiconductor device
electrode structure
polysilicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP22953293A
Other languages
Japanese (ja)
Inventor
Takashi Fukusho
孝 福所
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP22953293A priority Critical patent/JPH0766409A/en
Publication of JPH0766409A publication Critical patent/JPH0766409A/en
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

PURPOSE:To prevent the substratum attack due to HF punching in the case of HF treatment, the withstand voltage deterioration, the contamination penetration of Si based material from the outside, the deterioration of quality, and the influence upon the substratum at the time of etching a gate insulating film in a process, when electrode structure is formed by using the Si based material. CONSTITUTION:Electrode structure 1 composed of Si based conductive material is formed and provided with at least a nitrogen containing Si based conductive material layer 2 which is composed of N-doped Si. In the manufacturing method of a semiconductor device provided with electrode structure composed of Si based conductive material, at least one time deposition process for forming an Si based material film, and at least one time deposition process for forming a nitrogen containing Si based material Film are performed in an arbitrary order. Thereby a semiconductor device is manufactured wherein electrode structure provided with at least one nitrogen containing Si based conductive material layer is formed.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、半導体装置及びその製
造方法に関する。本発明は、特に、シリコン系導電材料
から成る電極構造を備える半導体装置、及びその製造方
法に関するものである。本発明は、例えば、MOSない
しMISと称される、電極−絶縁体−半導体材料の構造
を有する半導体装置について好適に利用することができ
る。なお本明細書中、MOSないしMISとは広義の意
味で用いられるもので、半導体材料上に絶縁体を介して
電極構造を備える半導体装置一般を称する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device and its manufacturing method. The present invention particularly relates to a semiconductor device having an electrode structure made of a silicon-based conductive material, and a manufacturing method thereof. INDUSTRIAL APPLICABILITY The present invention can be preferably used for a semiconductor device having a structure of electrode-insulator-semiconductor material, which is called MOS or MIS, for example. In this specification, MOS or MIS is used in a broad sense and generally refers to a semiconductor device having an electrode structure on a semiconductor material with an insulator interposed therebetween.

【0002】[0002]

【従来の技術及びその問題点】シリコン系導電材料から
成る電極構造を備える半導体装置の代表的な構造は、半
導体基板上のゲート絶縁膜(SiO2 やSiN)上にポ
リシリコン等のシリコン系材料をLP−CVD(低圧C
VD)法で形成し、イオン注入もしくはPSG等のリン
含有材料等からのリン拡散により、該ポリシリコンに不
純物(リン)を導入し、電気伝導性を持たせた電極構造
を備えるものである。
2. Description of the Related Art A typical structure of a semiconductor device having an electrode structure made of a silicon-based conductive material is a silicon-based material such as polysilicon on a gate insulating film (SiO 2 or SiN) on a semiconductor substrate. LP-CVD (low pressure C
It is formed by the VD method and is provided with an electrode structure in which impurities (phosphorus) are introduced into the polysilicon by ion implantation or phosphorus diffusion from a phosphorus-containing material such as PSG.

【0003】従来の上記のような半導体装置は、いくつ
かの問題点を有している。
The conventional semiconductor device as described above has some problems.

【0004】ひとつは工程上の問題であり、上記のポリ
シリコン形成後の加工において、何回かHF処理が施さ
れるが、このときHFがポリシリコンを突き抜けて下地
ゲート絶縁膜をアタックすることがあり、これにより、
耐圧性劣化を招くおそれがある。
One is a process problem. In the processing after forming the polysilicon, HF treatment is performed several times. At this time, HF penetrates the polysilicon and attacks the underlying gate insulating film. And this
The pressure resistance may be deteriorated.

【0005】上記の問題の対策として、従来より、PH
3 を添加したガスを用いて、成膜と同時に不純物(リ
ン)導入を行ういわゆる In situ Doped
Poly−Siや、Phos.Doped Amor
phous−Siの形成技術が提案されているが、未だ
十分ではない。
As a countermeasure for the above problem, a PH
In-situ Doped, in which impurities (phosphorus) are introduced at the same time as film formation using a gas with 3 added
Poly-Si and Phos. Doped Amor
Although a technique for forming dense-Si has been proposed, it is not yet sufficient.

【0006】他の問題は、構造上の問題であり、ポリシ
リコン電極は、外部からの汚染がここを通過して、半導
体装置デバイスに影響を与えるおそれがある。この問題
は、工程上においても、ゲート絶縁膜をエッチングで加
工するとき、ポリシリコンを通した汚染(例えばNa等
のアルカリ金属や、Fe等の重金属汚染)が下地に影響
を与えるおそれがあるという問題につながる。ゲート絶
縁膜を、酸化膜−窒化膜−酸化膜、例えばSiO2 −S
iN−SiO2 構造にしたMONOS構造を採用すれ
ば、この問題は抑制できるが、MONOS構造は形成工
程が煩雑である。
Another problem is a structural problem, and the polysilicon electrode has a possibility that external contamination may pass through the polysilicon electrode and affect the semiconductor device. This problem is that, even in the process, when the gate insulating film is processed by etching, contamination through polysilicon (for example, alkali metal such as Na or heavy metal such as Fe) may affect the base. Leads to problems. A gate insulating film, an oxide film - nitride - oxide film, for example, SiO 2 -S
This problem can be suppressed by adopting the MONOS structure having the iN-SiO 2 structure, but the MONOS structure has a complicated forming process.

【0007】[0007]

【発明の目的】本発明は、上記従来技術の問題点を解決
して、ポリシリコン等のシリコン系材料で電極構造を形
成する場合も、形成後の加工等でHF処理などが施され
るときもHFの突き抜けによる下地のアタックを防止で
き、よって耐圧性劣化を防ぐことができ、また、ポリシ
リコン等のシリコン系材料の外部からの汚染の通過を防
いで、性能劣化や、工程上におけるゲート絶縁膜をエッ
チングで加工するとき等の汚染通過による下地への影響
を防止できる半導体装置、及びこれを簡明な構成で実現
できる半導体装置の製造方法を提供することを目的とす
る。
It is an object of the present invention to solve the above-mentioned problems of the prior art, and when an electrode structure is formed of a silicon-based material such as polysilicon, when HF treatment or the like is performed in processing after formation. Also prevents the attack of the base due to the penetration of HF, thus preventing the deterioration of the pressure resistance, and also prevents the passage of the contamination from the outside of the silicon-based material such as polysilicon, and thus the performance deterioration and the gate in the process. An object of the present invention is to provide a semiconductor device capable of preventing an influence on a base due to contamination passing when an insulating film is processed by etching, and a semiconductor device manufacturing method capable of realizing the same with a simple structure.

【0008】[0008]

【問題点を解決するための手段】本出願の請求項1の発
明は、シリコン系導電材料から成る電極構造を備える半
導体装置において、前記電極構造は少なくとも1層の窒
素含有シリコン系導電材料層を有することを特徴とする
半導体装置であって、これにより上記目的を達成するも
のである。
According to a first aspect of the present invention, in a semiconductor device having an electrode structure made of a silicon-based conductive material, the electrode structure includes at least one nitrogen-containing silicon-based conductive material layer. A semiconductor device characterized by having the above-mentioned object.

【0009】本出願の請求項2の発明は、シリコン系導
電材料から成る電極構造を備える半導体装置の製造方法
において、少なくとも1回のシリコン系材料成膜用の堆
積工程と、少なくとも1回の窒素含有シリコン系材料層
成膜用の堆積工程とを、任意の順で行うことにより、少
なくとも1層の窒素含有シリコン系導電材料層を有する
電極構造を形成したことを特徴とする半導体装置の製造
方法であって、これにより上記目的を達成するものであ
る。
According to a second aspect of the present application, in a method of manufacturing a semiconductor device having an electrode structure made of a silicon-based conductive material, at least one deposition step for film-forming a silicon-based material and at least one nitrogen step. A method for manufacturing a semiconductor device, characterized in that an electrode structure having at least one nitrogen-containing silicon-based conductive material layer is formed by performing a deposition step for forming a content-containing silicon-based material layer in an arbitrary order. Therefore, the above object is achieved thereby.

【0010】[0010]

【作用】本発明の半導体装置は、そのシリコン系導電材
料から成る電極構造が、少なくとも1層の窒素含有シリ
コン系導電材料層を有するので、この窒素含有シリコン
系導電材料層がストッパとなって、これにより、外部か
らの汚染の通過が阻止され、半導体装置に悪影響を及ぼ
すことが防止される。かつこの窒素含有シリコン系導電
材料層は、製造工程においても、処理液(HF等)のス
トッパとなって、処理液が下地に悪影響を及ぼすことを
防止する。また、ゲート絶縁膜をエッチングで加工する
とき等の汚染通過に対するストッパともなり、汚染によ
る下地への影響を防止する。
In the semiconductor device of the present invention, since the electrode structure made of the silicon-based conductive material has at least one nitrogen-containing silicon-based conductive material layer, this nitrogen-containing silicon-based conductive material layer serves as a stopper. As a result, the passage of contamination from the outside is blocked, and the adverse effect on the semiconductor device is prevented. In addition, the nitrogen-containing silicon-based conductive material layer also serves as a stopper for the processing liquid (HF or the like) even in the manufacturing process, and prevents the processing liquid from adversely affecting the base. It also serves as a stopper against the passage of contaminants when the gate insulating film is processed by etching, and prevents the influence of contamination on the base.

【0011】本発明の半導体装置の製造方法は、少なく
とも1回のシリコン系導電材料成膜用の堆積工程と、少
なくとも1回の窒素含有シリコン系導電材料層成膜用の
堆積工程とを、任意の順で行うことにより、少なくとも
1層の窒素含有シリコン系導電材料層を有する電極構造
を形成するものであるので、簡明な構成により、容易に
上記効果を有する半導体装置を得ることができる。かつ
本発明の半導体装置の製造方法は、製造工程上、上記窒
素含有シリコン系導電材料層が処理液(HF等)のスト
ッパとなって、処理液が下地に悪影響を及ぼすことを防
止し、また、これはゲート絶縁膜をエッチングで加工す
るとき等の汚染通過に対するストッパともなり、汚染に
よる下地への影響を防止する作用を示す。
In the method for manufacturing a semiconductor device of the present invention, at least one deposition step for forming a silicon-based conductive material film and at least one deposition step for forming a nitrogen-containing silicon-based conductive material layer are optional. By carrying out in this order, an electrode structure having at least one nitrogen-containing silicon-based conductive material layer is formed. Therefore, a semiconductor device having the above effect can be easily obtained with a simple structure. In addition, in the manufacturing method of the semiconductor device of the present invention, the nitrogen-containing silicon-based conductive material layer serves as a stopper for the processing liquid (HF, etc.) in the manufacturing process to prevent the processing liquid from adversely affecting the base. This also serves as a stopper against the passage of contamination when the gate insulating film is processed by etching, etc., and exhibits the effect of preventing the influence of contamination on the underlying layer.

【0012】[0012]

【実施例】以下本発明の実施例について、図面を参照し
て説明する。なお当然のことではあるが、本発明は実施
例により限定を受けるものではない。
Embodiments of the present invention will be described below with reference to the drawings. Of course, the present invention is not limited to the embodiments.

【0013】実施例1 この実施例は、本発明を、ポリシリコンゲート電極構造
を有する半導体装置及びその製造に適用したものであ
る。本実施例は特に、撮像素子を構成するCCDについ
て、そのMOSトランジスタ部に本発明を具体化した。
撮像素子を構成するCCDに関しては、薄膜ポリシリコ
ンゲート構造での耐酸性(突き抜け防止)の向上、及び
MOS特性に影響を与えるダメージの防止、コンタミ
(汚染)混入の防止が望まれているので、本発明を好適
に利用できる。
Example 1 In this example, the present invention is applied to a semiconductor device having a polysilicon gate electrode structure and its manufacture. In the present embodiment, the present invention is embodied in the MOS transistor portion of the CCD constituting the image pickup device.
As for the CCD constituting the image pickup device, improvement of acid resistance (prevention of punch-through) in the thin film polysilicon gate structure, prevention of damage that affects MOS characteristics, and prevention of contamination (contamination) are desired. The present invention can be preferably used.

【0014】図1を参照する。本実施例の半導体装置
は、図1に示すように、シリコン系導電材料から成る電
極構造1を備える半導体装置であって、その電極構造1
は、少なくとも1層の窒素含有シリコン系導電材料層2
を有している。
Referring to FIG. As shown in FIG. 1, the semiconductor device of this embodiment is a semiconductor device including an electrode structure 1 made of a silicon-based conductive material.
Is at least one nitrogen-containing silicon-based conductive material layer 2
have.

【0015】更に詳しくは、本実施例の電極構造1は、
半導体基板3であるシリコン基板上に形成したゲート絶
縁膜4(本実施例ではSiO2 )上に、下側から(基板
3側から)順にシリコン系材料層1aであるポリシリコ
ン(もしくはアモルファスシリコン)層、窒素含有シリ
コン系材料層2であるNドープポリシリコン(もしくは
アモルファスシリコン)層、及びシリコン系材料層1b
であるポリシリコン(もしくはアモルファスシリコン)
層からなる3層構造をなしている。窒素含有シリコン系
材料層2が2層のシリコン系材料層1a,1bに挟まれ
たサンドイッチ構造になっている。
More specifically, the electrode structure 1 of this embodiment is
On the gate insulating film 4 (SiO 2 in this embodiment) formed on the silicon substrate which is the semiconductor substrate 3, the polysilicon (or the amorphous silicon) which is the silicon-based material layer 1a in order from the lower side (from the substrate 3 side). Layer, N-doped polysilicon (or amorphous silicon) layer that is the nitrogen-containing silicon-based material layer 2, and silicon-based material layer 1b
Is polysilicon (or amorphous silicon)
It has a three-layer structure composed of layers. The nitrogen-containing silicon-based material layer 2 is sandwiched between two silicon-based material layers 1a and 1b.

【0016】本実施例の半導体装置は、図2に示す工程
で製造される。即ち、シリコン系導電材料から成る電極
構造1を備える半導体装置の製造にあたって、少なくと
も1回のシリコン系導電材料成膜用の堆積工程Ia,I
bと、少なくとも1回の窒素含有シリコン系導電材料層
成膜用の堆積工程IIとを任意の順で行うことにより、
少なくとも1層の窒素含有シリコン系導電材料層2を有
する電極構造(図1参照)を形成する。
The semiconductor device of this embodiment is manufactured by the process shown in FIG. That is, in manufacturing a semiconductor device having the electrode structure 1 made of a silicon-based conductive material, at least one deposition step Ia, I for depositing a silicon-based conductive material is performed.
b and the deposition step II for forming the nitrogen-containing silicon-based conductive material layer at least once in any order,
An electrode structure (see FIG. 1) having at least one nitrogen-containing silicon-based conductive material layer 2 is formed.

【0017】本実施例では、堆積工程は、LP−CVD
(低圧CVD)法で行い、また、シリコン系材料成膜を
導電性付与のための不純物導入と同時に行うIn si
tu方式を採用した。詳しくは、図2に示すように、被
処理半導体基板であるシリコン基板ウェハ(必要な不純
物拡散層が形成されたシリコン基板上にゲート酸化膜が
形成せれたもの)をCVD装置にロードし(図2のII
I)、CVD装置のチャンバーを真空引きIVして所定
の圧力雰囲気とする。その後、シリコン系材料の堆積を
行った。
In this embodiment, the deposition process is LP-CVD.
Insi performed by the (low-pressure CVD) method and at the same time when the silicon-based material is formed by introducing impurities for imparting conductivity.
The tu method was adopted. More specifically, as shown in FIG. 2, a silicon substrate wafer (a semiconductor substrate having a necessary impurity diffusion layer formed on which a gate oxide film is formed), which is a semiconductor substrate to be processed, is loaded into a CVD apparatus (see FIG. II of 2
I), the chamber of the CVD apparatus is evacuated IV to a predetermined pressure atmosphere. Then, a silicon material was deposited.

【0018】本実施例では、まず、原料ガスとして導入
するガス系を、SiH4 をガス導入オン、かつPH3
ガス導入オンとして、これによりSiH4 ガス及びPH
3 ガスを用い、不純物としてリンが導入されたポリシリ
コン(もしくはアモルファスシリコン)層を形成する。
これが本実施例における第1回目のシリコン系導電材料
成膜用の堆積工程Iaである。
In the present embodiment, first, the gas system introduced as the source gas is SiH 4 gas introduction ON and PH 3 gas introduction ON, whereby SiH 4 gas and PH are introduced.
3 Gas is used to form a polysilicon (or amorphous silicon) layer in which phosphorus is introduced as an impurity.
This is the first deposition step Ia for depositing a silicon-based conductive material in this example.

【0019】次いで本実施例においては、SiH4 をガ
ス導入オン、かつNH3 をガス導入オンとして、これに
よりSiH4 ガス及びNH3 ガスを用い、窒素を含むポ
リシリコン(もしくはアモルファスシリコン)層を形成
する。これが本実施例における窒素含有シリコン系導電
材料層成膜用の堆積工程IIである。この窒素含有シリ
コン系導電材料層成膜用の堆積工程IIは、上記第1回
目のシリコン系導電材料成膜用の堆積工程Iaに連続し
て、そこにNH3 ガスを添加して実施することができ
る。
Next, in this embodiment, SiH 4 gas introduction is turned on and NH 3 gas introduction is turned on, whereby SiH 4 gas and NH 3 gas are used to form a polysilicon (or amorphous silicon) layer containing nitrogen. Form. This is the deposition step II for forming the nitrogen-containing silicon-based conductive material layer in this embodiment. The deposition step II for forming the nitrogen-containing silicon-based conductive material layer should be performed continuously with the first deposition step Ia for forming the silicon-based conductive material film and adding NH 3 gas thereto. You can

【0020】本実施例においては、次に、再びシリコン
系導電材料成膜用の堆積を行う。即ち、原料ガスとして
導入するガス系を、SiH4 をガス導入オン、かつPH
3 をガス導入オンとして、これによりSiH4 ガス及び
PH3 ガスを用い、不純物としてリンが導入されたポリ
シリコン(もしくはアモルファスシリコン)層を形成す
る。つまり本実施例における第2回目のシリコン系導電
材料成膜用の堆積工程Ibを行う。
In this embodiment, next, deposition for film formation of a silicon-based conductive material is performed again. That is, the gas system to be introduced as the source gas is SiH 4 gas introduction ON and PH
3 , gas introduction is turned on, and thereby a SiH 4 gas and a PH 3 gas are used to form a polysilicon (or amorphous silicon) layer in which phosphorus is introduced as an impurity. That is, the second deposition step Ib for depositing a silicon-based conductive material in this example is performed.

【0021】真空引きし、窒素をパージし(VII)、
リークVIIIを行い、ウェハをアンロードXする。こ
れでCVDを終了し、その後、フォトレジスト法により
パターン形成し、ドライエッチング等の手段により、シ
リコン系導電材料層/窒素含有シリコン系導電材料層/
シリコン系導電材料層の構造であるポリシリコン(もし
くはアモルファスシリコン)層/窒素を含むポリシリコ
ン(もしくはアモルファスシリコン)層/ポリシリコン
(もしくはアモルファスシリコン)層の3層構造のゲー
ト構造をエッチングして形成する。その後層間絶縁膜5
を形成する。
Evacuate, purge with nitrogen (VII),
Leak VIII is performed and the wafer is unloaded X. With this, the CVD is completed, and thereafter, pattern formation is carried out by a photoresist method, and a silicon-based conductive material layer / nitrogen-containing silicon-based conductive material layer /
Formed by etching a three-layer gate structure of a polysilicon (or amorphous silicon) layer / a nitrogen-containing polysilicon (or amorphous silicon) layer / a polysilicon (or amorphous silicon) layer, which is a structure of a silicon-based conductive material layer. To do. After that, the interlayer insulating film 5
To form.

【0022】本実施例によれば、ゲート電極形成後に、
その表面をHF処理するときも、HFが窒素含有シリコ
ン系材料層2にブロックされて、これがシリコン系導電
材料から成る電極構造1であるポリシリコンゲート膜を
突き抜けて下地ゲート絶縁膜をアタックすることが防止
される。これにより、MOS耐圧を劣化する現象を抑止
できる。
According to this embodiment, after the gate electrode is formed,
Even when the surface is subjected to HF treatment, the HF is blocked by the nitrogen-containing silicon-based material layer 2 and penetrates the polysilicon gate film that is the electrode structure 1 made of a silicon-based conductive material to attack the underlying gate insulating film. Is prevented. This makes it possible to suppress the phenomenon that the MOS breakdown voltage is deteriorated.

【0023】特に本実施例のように、CCD受光素子に
使用する半導体装置に関する場合、100nm以下の薄
いポリシリコンゲート膜を形成させたいので、この場合
に上記作用は極めて有用である。
Particularly in the case of the semiconductor device used for the CCD light receiving element as in this embodiment, since it is desired to form a thin polysilicon gate film of 100 nm or less, the above operation is extremely useful in this case.

【0024】更に本実施例によれば、ゲート絶縁膜をエ
ッチングで加工するときも、ポリシリコンを通しての汚
染(例えばNa等のアルカリ金属や、Fe等の重金属汚
染)がブロックされ、汚染の下地への影響を防止でき
る。
Further, according to the present embodiment, even when the gate insulating film is processed by etching, the contamination (eg, the alkali metal such as Na or the heavy metal such as Fe) through the polysilicon is blocked, and the contamination underlying layer is formed. The effect of can be prevented.

【0025】半導体装置デバイス構造としても、外部か
らの汚染がシリコン系電極構造を通過して、半導体装置
デバイスに影響を与えるおそれを防止できた。
Even in the semiconductor device device structure, it was possible to prevent the contamination from the outside from passing through the silicon-based electrode structure and affecting the semiconductor device device.

【0026】本実施例は、ゲート絶縁膜を、酸化膜−窒
化膜−酸化膜、例えばSiO2 −SiN−SiO2 構造
にしたMONOS構造としたときと同様なメリットを、
簡明な構造のMOS構造で実現できたものということが
できる。
This embodiment has the same advantages as when the gate insulating film has an MONOS structure in which an oxide film-nitride film-oxide film, for example, a SiO 2 -SiN-SiO 2 structure is used.
It can be said that the MOS structure has a simple structure.

【0027】本実施例では、シリコン系ゲート電極形成
に当たって、LP−CVD工程において、その成膜途中
でSiH4 ガスにある程度のNH3 ガスを添加すること
により、窒素を数%含有するポリシリコン(もしくはア
モルファスシリコン)、またはSixNy(シリコンナ
イトライド)を形成し、これをポリシリコン(もしくは
アモルファスシリコン)で挟んだサンドイッチ構造にし
たので、得られるMOSゲートは、電極構造上からのH
F耐性を良好にし、MOS耐圧の劣化を抑止でき、エッ
チング加工時の金属不純物をもブロックでき、界面特性
や、SiバルクのMOS特性を向上でき、暗電流を良好
に保持できる。
In the present embodiment, in forming a silicon-based gate electrode, in the LP-CVD process, a certain amount of NH 3 gas is added to SiH 4 gas during the film formation, so that polysilicon containing several% of nitrogen ( Or amorphous silicon) or SixNy (silicon nitride) is formed and sandwiched by polysilicon (or amorphous silicon), the resulting MOS gate has H
F resistance can be improved, deterioration of MOS breakdown voltage can be suppressed, metal impurities during etching can be blocked, interface characteristics and Si bulk MOS characteristics can be improved, and dark current can be favorably maintained.

【0028】本実施例では、シリコン系材料に導電性を
付与する不純物導入を、シリコン系材料(ポリシリコ
ン)成膜を導電性付与のための不純物導入と同時に行う
Insitu方式を採用したが、それ以外に、 シリコン系材料(ポリシリコン、もしくはアモルファ
スシリコン等)にリンをイオン注入する。 シリコン系材料(ポリシリコン、もしくはアモルファ
スシリコン等)層にPSG(リン含有シリコンガラス)
を成膜した後、熱拡散する。 シリコン系材料(ポリシリコン、もしくはアモルファ
スシリコン等)に、リンを含むガス(例えばPOCl3
ベイパーを拡散して、リン導入する。 などの手段をも、任意に用いることができる。(他も実
施例においても同じ)。
In the present embodiment, the in situ method is adopted in which the impurity for imparting conductivity to the silicon material is introduced simultaneously with the introduction of the impurity for imparting conductivity to the silicon material (polysilicon) film formation. Other than that, phosphorus is ion-implanted into silicon-based materials (polysilicon, amorphous silicon, etc.). PSG (phosphorus-containing silicon glass) in the silicon-based material (polysilicon, amorphous silicon, etc.) layer
After forming a film, it is thermally diffused. A silicon-based material (polysilicon, amorphous silicon, or the like) containing phosphorus-containing gas (for example, POCl 3
Spread the vapor and introduce phosphorus. Means such as can also be used arbitrarily. (The same is true for the other examples).

【0029】実施例2 この実施例は、電極構造を、下層(ゲート絶縁膜側)を
ポリシリコン(もしくはアモルファスシリコン)層と
し、上層を窒素含有ポリシリコン(もしくはアモルファ
スシリコン)層としたものである。各層の形成手段は、
実施例1と同様にした。本実施例も、実施例1とほぼ同
様の効果をもたらす。
Example 2 In this example, the electrode structure has a lower layer (gate insulating film side) of a polysilicon (or amorphous silicon) layer and an upper layer of a nitrogen-containing polysilicon (or amorphous silicon) layer. . The means for forming each layer is
Same as Example 1. This embodiment also brings about the same effect as that of the first embodiment.

【0030】実施例3 この実施例は、電極構造を、下層(ゲート絶縁膜側)を
窒素含有ポリシリコン(もしくはアモルファスシリコ
ン))層とし、上層をポリシリコン(もしくはアモルフ
ァスシリコン層としたものである。各層の形成手段は、
実施例1と同様にした。本実施例も、実施例1とほぼ同
様の効果をもたらす。
Embodiment 3 In this embodiment, the electrode structure has a lower layer (gate insulating film side) of a nitrogen-containing polysilicon (or amorphous silicon) layer and an upper layer of polysilicon (or an amorphous silicon layer). The means for forming each layer is
Same as Example 1. This embodiment also brings about the same effect as that of the first embodiment.

【0031】実施例4 この実施例では、窒素のシリコン系材料(ポリシリコ
ン、もしくはアモルファスシリコン)への導入を、イオ
ン注入により行った。その他については、実施例1と同
様にした。本実施例も、実施例1とほぼ同様の効果をも
たらす。
Example 4 In this example, nitrogen was introduced into a silicon material (polysilicon or amorphous silicon) by ion implantation. Others were the same as in Example 1. This embodiment also brings about the same effect as that of the first embodiment.

【0032】[0032]

【発明の効果】本発明によれば、ポリシリコン等のシリ
コン系材料で電極構造を形成する場合に、形成後の加工
等でHF処理などが施されるときもHFの突き抜けによ
る下地のアタックを防止でき、よって耐圧性劣化を防ぐ
ことができ、また、ポリシリコン等のシリコン系材料の
外部からの汚染の通過を防いで、性能劣化や、工程上に
おけるゲート絶縁膜をエッチングで加工するとき等の汚
染通過による下地への影響を防止できる半導体装置、及
びこれを簡明な構成で実現できる半導体装置の製造方法
を提供することができる。
According to the present invention, when an electrode structure is formed of a silicon-based material such as polysilicon, even when an HF treatment is performed during processing after the formation, the underlayer is attacked due to HF penetration. Therefore, it is possible to prevent the deterioration of pressure resistance, and also to prevent the passage of contamination from the outside of silicon-based materials such as polysilicon, performance deterioration and when processing the gate insulating film in the process by etching, etc. It is possible to provide a semiconductor device capable of preventing the influence on the base due to the passage of contaminants, and a method of manufacturing the semiconductor device capable of realizing this with a simple configuration.

【図面の簡単な説明】[Brief description of drawings]

【図1】実施例1の半導体装置の断面図である。FIG. 1 is a sectional view of a semiconductor device according to a first embodiment.

【図2】実施例1の半導体装置の製造工程を示すフロー
図である。
FIG. 2 is a flow chart showing a manufacturing process of the semiconductor device of the first embodiment.

【符号の説明】[Explanation of symbols]

1 シリコン系電極材料 1a,1b シリコン系材料層(ポリシリコン、も
しくはアモルファスシリコン)層 2 窒素含有シリコン系材料(窒素を含む
ポリシリコン、もしくはアモルファスシリコン)層 3 半導体基板 4 ゲート絶縁膜
1 Silicon Electrode Material 1a, 1b Silicon Material Layer (Polysilicon or Amorphous Silicon) Layer 2 Nitrogen-Containing Silicon Material (Polysilicon Containing Nitrogen or Amorphous Silicon) Layer 3 Semiconductor Substrate 4 Gate Insulating Film

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】シリコン系導電材料から成る電極構造を備
える半導体装置において、 前記電極構造は少なくとも1層の窒素含有シリコン系導
電材料層を有することを特徴とする半導体装置。
1. A semiconductor device having an electrode structure made of a silicon-based conductive material, wherein the electrode structure has at least one nitrogen-containing silicon-based conductive material layer.
【請求項2】シリコン系導電材料から成る電極構造を備
える半導体装置の製造方法において、 少なくとも1回のシリコン系材料成膜用の堆積工程と、
少なくとも1回の窒素含有シリコン系材料層成膜用の堆
積工程とを、任意の順で行うことにより、少なくとも1
層の窒素含有シリコン系導電材料層を有する電極構造を
形成したことを特徴とする半導体装置の製造方法。
2. A method of manufacturing a semiconductor device having an electrode structure made of a silicon-based conductive material, comprising: a deposition step for forming a silicon-based material film at least once;
By performing at least one deposition step for forming the nitrogen-containing silicon-based material layer in any order, at least 1
A method of manufacturing a semiconductor device, comprising forming an electrode structure having a nitrogen-containing silicon-based conductive material layer.
JP22953293A 1993-08-23 1993-08-23 Semiconductor device and its manufacture Pending JPH0766409A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22953293A JPH0766409A (en) 1993-08-23 1993-08-23 Semiconductor device and its manufacture

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22953293A JPH0766409A (en) 1993-08-23 1993-08-23 Semiconductor device and its manufacture

Publications (1)

Publication Number Publication Date
JPH0766409A true JPH0766409A (en) 1995-03-10

Family

ID=16893648

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22953293A Pending JPH0766409A (en) 1993-08-23 1993-08-23 Semiconductor device and its manufacture

Country Status (1)

Country Link
JP (1) JPH0766409A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5952721A (en) * 1996-03-06 1999-09-14 Nec Corporation Semiconductor device having oxygen-doped silicon layer so as to restrict diffusion from heavily doped silicon layer
JP2008218661A (en) * 2007-03-02 2008-09-18 Fujitsu Ltd Field-effect semiconductor device and manufacturing method therefor

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5952721A (en) * 1996-03-06 1999-09-14 Nec Corporation Semiconductor device having oxygen-doped silicon layer so as to restrict diffusion from heavily doped silicon layer
JP2008218661A (en) * 2007-03-02 2008-09-18 Fujitsu Ltd Field-effect semiconductor device and manufacturing method therefor

Similar Documents

Publication Publication Date Title
US20080014730A1 (en) Method and apparatus to prevent lateral oxidation in a transistor utilizing an ultra thin oxygen-diffusion barrier
US20090221137A1 (en) Semiconductor device and manufacturing method therefor
US20070287244A1 (en) ALTERNATIVE INTEGRATION SCHEME FOR CMOS S/D SiGe PROCESS
US7323419B2 (en) Method of fabricating semiconductor device
US20050095795A1 (en) MOS transistors having recesses with elevated source/drain regions and methods of fabricating such transistors
US5789308A (en) Manufacturing method for wafer slice starting material to optimize extrinsic gettering during semiconductor fabrication
US20010012667A1 (en) Clustered system and method for formation of integrated circuit devices
US6368986B1 (en) Use of selective ozone TEOS oxide to create variable thickness layers and spacers
US20070284668A1 (en) CMOS S/D SiGe DEVICE MADE WITH ALTERNATIVE INTEGRATION PROCESS
US6358798B1 (en) Method for forming gate electrode by damascene process
JPH0766409A (en) Semiconductor device and its manufacture
US5913115A (en) Method for producing a CMOS circuit
TWI596674B (en) Semiconductor device and manufacturing method thereof
KR20220168966A (en) Semiconductor device and method of manufacturing
KR100966002B1 (en) Methods of etching nickel silicide and cobalt silicide and methods of forming conductive lines
US5928786A (en) Monocrystalline silicon wafer and method of thermally oxidizing a surface thereof
US6326252B1 (en) Method for fabricating MOS transistor having dual gate
JPH09171970A (en) Manufacture of semiconductor element
US20080308905A1 (en) Semi-conductor device, and method of making the same
US11170990B2 (en) Polysilicon liners
KR20040007949A (en) Method of manufacture semiconductor device
US20030045081A1 (en) MOSFET having a stacked silicon structure and method
US20050118802A1 (en) Method for implementing poly pre-doping in deep sub-micron process
JPH03229427A (en) Manufacture of mos-type semiconductor device
KR101129021B1 (en) Method for fabricating transistor in semiconductor device