JPH0764054A - Method for driving liquid crystal display device - Google Patents

Method for driving liquid crystal display device

Info

Publication number
JPH0764054A
JPH0764054A JP21669493A JP21669493A JPH0764054A JP H0764054 A JPH0764054 A JP H0764054A JP 21669493 A JP21669493 A JP 21669493A JP 21669493 A JP21669493 A JP 21669493A JP H0764054 A JPH0764054 A JP H0764054A
Authority
JP
Japan
Prior art keywords
liquid crystal
voltage
selection period
crystal layer
linear resistance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP21669493A
Other languages
Japanese (ja)
Other versions
JP2947697B2 (en
Inventor
Takao Nomura
孝夫 野村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP21669493A priority Critical patent/JP2947697B2/en
Publication of JPH0764054A publication Critical patent/JPH0764054A/en
Application granted granted Critical
Publication of JP2947697B2 publication Critical patent/JP2947697B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

PURPOSE:To provide a method for driving a liquid crystal display device capable of obtaining an excellent display by sufficiently increasing the voltage applied to a liquid crystal layer without prolonging a selection period and enlarging a current limit value Izmax. CONSTITUTION:The voltage Vin applied to both ends of a series circuit constituted of the liquid crystal layer and a non-linear resistance terminals element is varied from the immediately after time Vss starting the selection period to the immediately before time Vse ending the selection period, and the change of the voltage Vz applied to the non-linear resistance two terminals element in the selection period is made smaller. Thus, when the current limit value Izmax of the non-linear resistance two terminals element is equal to that of using a rectangular wave pulse, a liquid crystal layer applying charge is made larger compared with the case when the rectangular wave pulse voltage is used.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、MSM(metal semico
nductor metal)素子、MIM(metal insulator meta
l)素子等の非線形抵抗2端子素子を備えた液晶表示装
置の駆動方法に関する。
The present invention relates to MSM (metal semico)
nductor metal) element, MIM (metal insulator meta)
l) A driving method of a liquid crystal display device having a non-linear resistance two-terminal element such as an element.

【0002】[0002]

【従来の技術】図15および図16に、非線形抵抗2端
子素子を用いた一般的な液晶表示装置を構成する両方の
基板の平面図を示す。図15に示される一方の絶縁性基
板1には、複数の走査信号線101が並設され、隣接す
る各走査信号線101の間に複数の絵素電極104が形
成されている。さらに、各絵素電極104と該当する走
査線101とを接続するように非線形抵抗2端子素子1
03が形成されている。図16に示される他方の絶縁性
基板2には、走査信号線101に垂直な方向に複数のデ
ータ信号線102が形成されている。この両基板1、2
は貼り合わされ、その間隙に液晶層が封入されることに
より、液晶表示装置が構成される。
15 and 16 are plan views of both substrates constituting a general liquid crystal display device using a non-linear resistance two-terminal element. On one insulating substrate 1 shown in FIG. 15, a plurality of scanning signal lines 101 are arranged in parallel, and a plurality of picture element electrodes 104 are formed between adjacent scanning signal lines 101. Further, the non-linear resistance two-terminal element 1 is connected so as to connect each pixel electrode 104 and the corresponding scanning line 101.
03 is formed. On the other insulating substrate 2 shown in FIG. 16, a plurality of data signal lines 102 are formed in a direction perpendicular to the scanning signal lines 101. Both boards 1, 2
Are bonded to each other, and a liquid crystal layer is sealed in the gap to form a liquid crystal display device.

【0003】図17に、上記液晶表示装置の等価回路を
示す。この図においては、抵抗とコンデンサとの並列接
続回路にて液晶層105を表している。走査信号線10
1には、図18(a)に示すような走査信号106が印
加され、データ信号線102には図18(b)に示すよ
うなデータ信号107が印加される。この走査信号線1
01の電位とデータ信号線102の電位との差が、1絵
素に相当する液晶層105の部分(以下、これを液晶層
部分という。)と非線形抵抗2端子素子103とから構
成される直列回路の両端に印加される。
FIG. 17 shows an equivalent circuit of the above liquid crystal display device. In this figure, the liquid crystal layer 105 is represented by a parallel connection circuit of a resistor and a capacitor. Scanning signal line 10
A scan signal 106 as shown in FIG. 18A is applied to 1 and a data signal 107 as shown in FIG. 18B is applied to the data signal line 102. This scanning signal line 1
A difference between the potential of 01 and the potential of the data signal line 102 corresponds to one picture element (hereinafter referred to as a liquid crystal layer portion) of the liquid crystal layer 105 and a non-linear resistance two-terminal element 103. Applied across the circuit.

【0004】走査信号106は、選択期間108と非選
択期間109とに分けられ、選択期間108中は非線形
抵抗2端子素子103を導通状態にする選択電位をと
り、非選択期間109中は非線形抵抗2端子素子103
を非導通状態にする非選択電位をとる。選択期間108
bの電位は、1周期前の選択期間108aの電位とは極
性が逆となるように設定され、走査信号106は液晶層
部分を交流駆動する。
The scanning signal 106 is divided into a selection period 108 and a non-selection period 109. During the selection period 108, a selection potential that makes the non-linear resistance two-terminal element 103 conductive is taken, and during the non-selection period 109, the non-linear resistance is applied. 2-terminal element 103
A non-selection potential is set to make the non-conducting state. Selection period 108
The potential of b is set to have a polarity opposite to that of the potential of the selection period 108a one cycle before, and the scanning signal 106 drives the liquid crystal layer portion by AC.

【0005】他方のデータ信号107は、白黒の2値表
示を行う場合、107aまたは107bの2つの電位の
いずれか一方またはその中間の任意の電位に設定され
る。ここで、液晶層部分に印加される電圧が高い時に黒
表示となり、印加電圧が低い時に白表示になるとすると
(以下同様の場合について説明する。)、図18の選択
期間108aは液晶層部分に印加される電圧を高くして
黒表示を行う場合を示し、選択期間108bは液晶層部
分に印加される電圧を低くして白表示を行う場合を示
す。このように選択期間108中は、導通状態となった
非線形抵抗2端子素子103を介して液晶層部分に適当
な電圧が印加され、非選択期間109中はその電圧を保
持する、という動作を繰り返して表示が行われる。
The other data signal 107 is set to either one of the two potentials 107a or 107b or an arbitrary potential in the middle thereof when performing binary display of black and white. Here, suppose that black display is performed when the voltage applied to the liquid crystal layer portion is high, and white display is performed when the applied voltage is low (the same case will be described below). A case where black is displayed by increasing the applied voltage is shown, and a case where white is displayed by decreasing the voltage applied to the liquid crystal layer portion is shown in the selection period 108b. In this way, during the selection period 108, an appropriate voltage is applied to the liquid crystal layer portion via the non-linear resistance two-terminal element 103 that is in a conductive state, and during the non-selection period 109, the voltage is held repeatedly. Is displayed.

【0006】[0006]

【発明が解決しようとする課題】図18に示したような
走査信号106とデータ信号107とが印加された場合
に、非線形抵抗2端子素子103と液晶層部分とから構
成される直列回路の両端に印加される電圧Vin、液晶層
部分に印加される電圧VLC、非線形抵抗2端子素子に印
加される電圧Vzおよび非線形抵抗2端子素子を流れる
電流Izを、図14(a)および図14(b)に示す。
When a scanning signal 106 and a data signal 107 as shown in FIG. 18 are applied, both ends of a series circuit composed of a non-linear resistance two-terminal element 103 and a liquid crystal layer portion. The voltage Vin applied to the liquid crystal layer, the voltage VLC applied to the liquid crystal layer portion, the voltage Vz applied to the non-linear resistance two-terminal element and the current Iz flowing through the non-linear resistance two-terminal element are shown in FIGS. ).

【0007】図14(b)に示すように、Izは選択期
間108の開始直後に最大となり、その後急減する。一
般に、非線形抵抗2端子素子には電流密度Jzに限界値
Jzmaxが存在し、Jzmaxに素子面積Sを乗じた電流限界
値Izmax(=Jzmax×S)以上の電流を流すと、非線形
抵抗2端子素子が絶縁破壊を起こしてしまう。よって、
図18に示したような走査信号106とデータ信号10
7とを印加する場合、選択期間開始直後の最大電流を電
流限界値Izmax以下にする必要がある。なお、図14
(b)は、選択期間108の開始直後の最大電流をIzm
axとした場合を示す。
As shown in FIG. 14 (b), Iz becomes maximum immediately after the start of the selection period 108 and then sharply decreases. Generally, a non-linear resistance two-terminal element has a current density Jz with a limit value Jzmax, and when a current of a current limit value Izmax (= Jzmax × S) obtained by multiplying Jzmax by an element area S is applied, the non-linear resistance two-terminal element is provided. Causes dielectric breakdown. Therefore,
The scanning signal 106 and the data signal 10 as shown in FIG.
7 is applied, the maximum current immediately after the start of the selection period needs to be equal to or less than the current limit value Izmax. Note that FIG.
(B) shows the maximum current Izm immediately after the start of the selection period 108.
The case of ax is shown.

【0008】選択期間中に非線形抵抗2端子素子103
を流れて液晶層部分に印加される電荷は、図14(b)
に斜線部で示した部分の面積で表される。この液晶層部
分に印加される電荷は、図14(b)のように選択期間
開始直後の最大電流をIzmaxとした時に最大となる。こ
の最大電荷は、液晶層部分を点灯させるのに必要な電荷
(液晶層105の静電容量電荷×必要な液晶層印加電
圧)より充分大きいことが必要である。Izmaxが小さ
く、液晶層部分に印加できる最大電荷が充分大きくない
場合には、液晶層部分を点灯させることができないの
で、これを大きくする必要がある。
Non-linear resistance 2-terminal element 103 during the selection period
The charges applied to the liquid crystal layer portion flowing through
It is represented by the area of the shaded area. The electric charge applied to the liquid crystal layer portion becomes maximum when the maximum current immediately after the start of the selection period is Izmax as shown in FIG. This maximum charge needs to be sufficiently larger than the charge required to light the liquid crystal layer portion (capacitance charge of the liquid crystal layer 105 × required voltage applied to the liquid crystal layer). When Izmax is small and the maximum charge that can be applied to the liquid crystal layer portion is not sufficiently large, the liquid crystal layer portion cannot be lit, so it must be increased.

【0009】上記最大電荷を大きくする方法の1つとし
て、選択期間を長くする方法が考えられるが、この方法
では走査信号線の数を減らす必要があるので好ましくな
い。その他の方法として、素子面積Sを増大して電流限
界値Izmaxを大きくする方法が考えられる。しかし、こ
の場合、選択期間に液晶層部分に印加できる電荷が大き
くなると同時に、非選択期間に非線形抵抗2端子素子1
03に流れる電流も大きくなるので、非選択期間に液晶
層105から失われる電荷が増加する。さらに、素子面
積Sを増大した場合、非線形抵抗2端子素子103の静
電容量Czが増大するので、液晶層105の駆動に以下
のような悪影響を及ぼす。
As a method of increasing the maximum charge, a method of lengthening the selection period can be considered, but this method is not preferable because it is necessary to reduce the number of scanning signal lines. As another method, it is possible to increase the element area S and increase the current limit value Izmax. However, in this case, the amount of charge that can be applied to the liquid crystal layer portion during the selection period increases, and at the same time, the non-linear resistance 2-terminal element 1
Since the current flowing through 03 also increases, the charge lost from the liquid crystal layer 105 during the non-selection period increases. Further, when the element area S is increased, the electrostatic capacitance Cz of the non-linear resistance two-terminal element 103 is increased, so that the following adverse effects are exerted on the driving of the liquid crystal layer 105.

【0010】選択期間開始直後に非線形抵抗2端子素子
103に印加される電圧Vzaは、下記1式で表される。
The voltage Vza applied to the non-linear resistance two-terminal element 103 immediately after the start of the selection period is expressed by the following equation (1).

【0011】 Vza=Vins×CLC/(CLC+Cz)…(1) 但し、Vins;選択期間における非線形抵抗2端子素子
と液晶層部分とから構成される直列回路の両端に印加さ
れる電圧 CLC;液晶層部分の静電容量 Cz;非線形抵抗2端子素子の静電容量 上記1式によれば、Czが増大するとVinsの内非線形
抵抗2端子素子103に印加される比率が減少すること
が分かる。このことは、素子面積Sを増大し、かつ、非
線形抵抗2端子素子103に印加される電圧が素子面積
Sを増大する以前と同一になるようにするためには、電
圧Vinsを大きくする必要があることを示す。
Vza = Vins × CLC / (CLC + Cz) (1) where Vins: voltage applied across the series circuit composed of the non-linear resistance two-terminal element and the liquid crystal layer portion in the selection period CLC; liquid crystal layer Capacitance Cz; Capacitance of Non-Linear Resistance Two-Terminal Element According to the above equation 1, it is understood that as Cz increases, the ratio of Vins applied to the non-linear resistance two-terminal element 103 decreases. This means that in order to increase the element area S and the voltage applied to the non-linear resistance two-terminal element 103 to be the same as before the element area S is increased, it is necessary to increase the voltage Vins. Indicates that there is.

【0012】本発明は、このような従来技術の課題を解
決するためになされたものであり、選択期間を長くした
り、電流限界値Izmaxを大きくしたりすることなく、液
晶層に印加される電圧を充分大きくして、良好な表示を
得ることができる液晶表示装置の駆動方法を提供するこ
とを目的とする。
The present invention has been made in order to solve the problems of the prior art, and is applied to the liquid crystal layer without lengthening the selection period or increasing the current limit value Izmax. It is an object of the present invention to provide a driving method of a liquid crystal display device which can obtain a good display by sufficiently increasing the voltage.

【0013】[0013]

【課題を解決するための手段】本発明の液晶表示装置の
駆動方法は、マトリクス状に配設された絵素電極の周辺
を通り、複数の走査信号線および複数のデータ信号線の
各々が、各走査信号線と各データ信号線とが交差する状
態で並設され、両信号線が交差する部分の近傍に設けた
非線形抵抗2端子素子が、該絵素電極と該走査信号線と
該データ信号線とに接続され、該走査信号線に選択期間
と非選択期間とを有する走査信号を印加すると共に該デ
ータ信号線にデータ信号を印加し、該非線形抵抗2端子
素子を介して該絵素電極に電圧を印加する液晶表示装置
において、1絵素に相当する液晶層部分と該非線形抵抗
2端子素子とから構成される直列回路の両端に、該選択
期間に電圧値に勾配を持つ電圧を印加し、該選択期間に
該非線形抵抗2端子素子に印加する電圧変化を小さくす
るので、そのことにより上記目的が達成される。
According to a method of driving a liquid crystal display device of the present invention, each of a plurality of scanning signal lines and a plurality of data signal lines passes through the periphery of picture element electrodes arranged in a matrix. A non-linear resistance two-terminal element, which is arranged in parallel with each scanning signal line and each data signal line and is provided in the vicinity of the intersection of both signal lines, includes the pixel electrode, the scanning signal line, and the data. A pixel signal is connected to a signal line, a scanning signal having a selection period and a non-selection period is applied to the scanning signal line, and a data signal is applied to the data signal line, and the pixel is passed through the non-linear resistance two-terminal element. In a liquid crystal display device in which a voltage is applied to electrodes, a voltage having a gradient in voltage value is applied to both ends of a series circuit composed of a liquid crystal layer portion corresponding to one picture element and the nonlinear resistance two-terminal element. Applied and the two ends of the non-linear resistance during the selection period Since small change in voltage applied to the device, the object is achieved.

【0014】この液晶表示装置の駆動方法において、前
記直列回路の両端に選択期間中に印加する電圧に、少な
くとも抵抗とコンデンサとを含む回路により矩形波パル
ス電圧を変形して得られたものを使用することができ
る。
In this method of driving a liquid crystal display device, a voltage obtained by modifying a rectangular wave pulse voltage by a circuit including at least a resistor and a capacitor is applied to a voltage applied to both ends of the series circuit during a selection period. can do.

【0015】また、前記直列回路の両端に選択期間中
に、該選択期間中に該液晶層部分の両端に印加される電
圧とほぼ等しい変化率で変化する電圧を印加し、該選択
期間に前記非線形抵抗2端子素子に印加される電圧をほ
ぼ一定にしてもよい。
A voltage that changes at a rate of change substantially equal to the voltage applied to both ends of the liquid crystal layer portion during the selection period is applied to both ends of the series circuit during the selection period, and the voltage is applied to the both ends of the selection period during the selection period. The voltage applied to the non-linear resistance two-terminal element may be substantially constant.

【0016】[0016]

【作用】本発明においては、1絵素に相当する液晶層部
分と非線形抵抗2端子素子とから構成される直列回路の
両端に印加される電圧Vinが、選択期間に電圧値に勾配
を持つ電圧を印加するので、選択期間に該非線形抵抗2
端子素子に印加される電圧の変化が小さくなる。その結
果、矩形波パルス電圧を用いた場合に比べて、非線形抵
抗2端子素子の電流限界値が等しくても、液晶層印加電
荷を大きくすることができる。
In the present invention, the voltage Vin applied to both ends of the series circuit composed of the liquid crystal layer portion corresponding to one picture element and the non-linear resistance two-terminal element is a voltage having a gradient in the voltage value during the selection period. Is applied, the nonlinear resistance 2 is applied during the selection period.
The change in the voltage applied to the terminal element becomes small. As a result, compared to the case where the rectangular wave pulse voltage is used, the charges applied to the liquid crystal layer can be increased even if the current limit values of the non-linear resistance two-terminal element are the same.

【0017】また、上記直列回路の両端に選択期間中に
印加する電圧Vinを、選択期間中に液晶層部分の両端に
印加される電圧VLCの変化率とほぼ等しい変化率で変化
するようにさせると、選択期間に非線形抵抗2端子素子
に印加される電圧がほぼ一定となり、液晶層印加電荷が
最大となる。
Further, the voltage Vin applied to both ends of the series circuit during the selection period is changed at a change rate substantially equal to the change rate of the voltage VLC applied to both ends of the liquid crystal layer portion during the selection period. Then, the voltage applied to the non-linear resistance two-terminal element during the selection period becomes substantially constant, and the charge applied to the liquid crystal layer becomes maximum.

【0018】また、少なくとも抵抗とコンデンサとを組
み合わせた回路を用いることにより、走査ドライバから
出力される矩形波をなまらせて走査信号を得てもよい。
この場合、最適な走査信号波形を得ることは困難である
が、従来から用いられている走査ドライバをそのまま用
いることができ、特別な走査ドライバを必要としない。
Further, a scanning signal may be obtained by blunting the rectangular wave output from the scanning driver by using a circuit in which at least a resistor and a capacitor are combined.
In this case, although it is difficult to obtain the optimum scanning signal waveform, the conventionally used scanning driver can be used as it is, and a special scanning driver is not required.

【0019】[0019]

【実施例】以下、本発明について、図面を参照しながら
説明する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described below with reference to the drawings.

【0020】本発明にあっては、選択期間において液晶
層部分と非線形抵抗2端子素子とから構成される直列回
路の両端に、図1(a)に示すような選択期間開始直後
から選択期間終了直前にかけて変化させたVinを印加す
る。すると、図1(b)に示すように選択期間における
素子電流Izの変化が小さくなる。よって、図14
(a)に示す矩形波パルス電圧を用いた場合に比べて、
選択期間における素子電流Izの最大値をIzmaxと同じ
にしても、図中の斜線部分の面積で表される液晶層印加
電荷が大きくなる。
In the present invention, the selection period ends immediately after the start of the selection period as shown in FIG. 1A at both ends of the series circuit composed of the liquid crystal layer portion and the non-linear resistance 2-terminal element in the selection period. The Vin changed immediately before is applied. Then, as shown in FIG. 1B, the change in the element current Iz during the selection period becomes small. Therefore, FIG.
Compared to the case of using the rectangular wave pulse voltage shown in (a),
Even if the maximum value of the device current Iz in the selection period is set to be the same as Izmax, the liquid crystal layer applied charge represented by the area of the shaded area in the drawing becomes large.

【0021】さらに、図2(a)に示すように、選択期
間中に上記直列回路の両端に、選択期間中に液晶層部分
の両端に印加される電圧VLCの変化率とほぼ等しい変化
率で変化する電圧Vinを印加すると、選択期間に非線形
抵抗2端子素子に印加される電圧がほぼ一定になる。こ
の場合、選択期間における素子電流Izの最大値を素子
電流限界値Izmaxに設定すると、図2(b)の斜線部分
の面積で表される液晶層印加電荷を最大にすることがで
きる。
Further, as shown in FIG. 2A, at a rate of change substantially equal to the rate of change of the voltage VLC applied across the series circuit during the selection period and across the liquid crystal layer portion during the selection period. When the changing voltage Vin is applied, the voltage applied to the non-linear resistance two-terminal element becomes substantially constant during the selection period. In this case, when the maximum value of the device current Iz in the selection period is set to the device current limit value Izmax, the liquid crystal layer applied charge represented by the area of the shaded portion in FIG. 2B can be maximized.

【0022】なお、選択期間において印加する電圧Vin
は、表示に必要な液晶層印加電荷が得られることと、非
線形抵抗2端子素子に限界値以上の電流が流れないこと
とが必要である。さらに、信号を得るために使用するド
ライバに必要な耐圧を下げるためには、Vinの最大値は
できるだけ小さいことが望ましい。図1(a)に示すよ
うな波形の電圧を用いた場合、選択期間において印加す
る電圧Vinの最適化は以下のようにして行う。
The voltage Vin applied during the selection period
It is necessary that the liquid crystal layer applied charges necessary for display be obtained and that a current exceeding a limit value does not flow through the non-linear resistance two-terminal element. Furthermore, it is desirable that the maximum value of Vin is as small as possible in order to reduce the breakdown voltage required for the driver used to obtain the signal. When the voltage having the waveform as shown in FIG. 1A is used, the voltage Vin applied in the selection period is optimized as follows.

【0023】まず、図2に示すように、液晶層印加電圧
が最も大きい表示を行う場合について考える。ここで、
必要とされる液晶層印加電圧を±VLCb、選択期間開始
直後のVinをVss、選択期間終了直前のVinをVse、選
択期間におけるVinの変化率(勾配)を図2(a)に示
すように一定とする。また、非線形抵抗2端子素子の電
流限界値をIzmax、そのときの非線形抵抗2端子素子印
加電圧をVzmax、選択期間の長さをtとする。
First, as shown in FIG. 2, let us consider a case where display is performed with the highest voltage applied to the liquid crystal layer. here,
The required liquid crystal layer applied voltage is ± VLCb, Vin immediately after the start of the selection period is Vss, Vin immediately before the end of the selection period is Vse, and the rate of change (gradient) of Vin in the selection period is as shown in FIG. To be constant. Further, the current limit value of the non-linear resistance two-terminal element is Izmax, the voltage applied to the non-linear resistance two-terminal element at that time is Vzmax, and the length of the selection period is t.

【0024】この場合、選択期間開始直後に非線形抵抗
2端子素子に印加される電圧Vzsは下記2式で表わされ
る。
In this case, the voltage Vzs applied to the non-linear resistance two-terminal element immediately after the start of the selection period is represented by the following two equations.

【0025】 Vzs=VLCb+Vss×CLC/(CLC+Cz) …(2) 上記Vssは最大値に、即ちVzsがVzmaxと等しくなるよ
うな値に設定する。これは、選択期間中のVinの最大値
Vseをできるだけ小さくするためである。選択期間中の
VzsをVzmaxに保って、選択期間における液晶層印加電
圧の変化量ΔVLCを最大にすると、 ΔVLC=Izmax×t/CLC …(3) Vse=Vss+ΔVLC=Vss+Izmax×t/CLC …(4) となり、選択期間直後のVLCは下記5式で表される。
Vzs = VLCb + Vss × CLC / (CLC + Cz) (2) The above Vss is set to a maximum value, that is, a value such that Vzs is equal to Vzmax. This is to minimize the maximum value Vse of Vin during the selection period. When Vzs is kept at Vzmax during the selection period and the variation amount ΔVLC of the liquid crystal layer applied voltage during the selection period is maximized, ΔVLC = Izmax × t / CLC (3) Vse = Vss + ΔVLC = Vss + Izmax × t / CLC (4) ), And VLC immediately after the selection period is expressed by the following equation (5).

【0026】 VLC=−VLCb+ΔVLC−(Vse−Vss)×Cz/(CLC+Cz) …(5) このVLCがVLCb以上である必要があるので、 VLC=−VLCb+ΔVLC−(Vse−Vss)×Cz/(CLC+Cz)≧VLCb ΔVLC≧2VLCb+(Vse−Vss)×Cz/(CLC+Cz) …(6) を満足する必要がある。また、Izmaxは、上記3式およ
び6式より、下記7式を満足させる必要がある。
VLC = −VLCb + ΔVLC− (Vse−Vss) × Cz / (CLC + Cz) (5) Since this VLC needs to be VLCb or more, VLC = −VLCb + ΔVLC− (Vse−Vss) × Cz / (CLC + Cz) ) ≧ VLCb ΔVLC ≧ 2VLCb + (Vse−Vss) × Cz / (CLC + Cz) (6). Further, Izmax needs to satisfy the following equation 7 from the above equations 3 and 6.

【0027】 Izmax≧{2VLCb+(Vse−Vss)×Cz/(CLC+Cz)}×CLC/t…( 7) 上記7式において等号(=)が成立する時には、Vseを
上記4式および6式より求めた下記8式で表される値に
設定する。
Izmax ≧ {2VLCb + (Vse−Vss) × Cz / (CLC + Cz)} × CLC / t (7) When the equal sign (=) is satisfied in the above equation 7, Vse is calculated from the above equations 4 and 6. It is set to the value represented by the following eight formulas obtained.

【0028】 Vse=Vss+2VLCb+(Vse−Vss)×Cz/(CLC+Cz) …(8) 上記7式において不等号(<)が成立する時には、Vse
を上記8式で表される値に設定すると選択期間終了直後
においてVLC>VLCbとなるので、Vseを上記8式で表
される値よりも小さくしてVLC=VLCbとなるように設
定する。このように設定する理由は、駆動信号発生ドラ
イバに必要な耐電圧をできるだけ小さくし、ドライバコ
ストを低くするためである。
Vse = Vss + 2VLCb + (Vse−Vss) × Cz / (CLC + Cz) (8) When the inequality sign (<) is satisfied in the above equation 7, Vse
Is set to a value represented by the above equation 8, VLC> VLCb immediately after the end of the selection period. Therefore, Vse is set smaller than the value represented by the above equation 8 so that VLC = VLCb. The reason for setting in this way is to reduce the withstand voltage required for the drive signal generation driver as much as possible and to reduce the driver cost.

【0029】次に、図3に示すように、液晶層印加電圧
が最大値よりも小さい表示を行う場合について考える。
図3に示すようにVssおよびVseを、液晶層印加電圧が
最大の場合のVssおよびVseと比べて同じ値ΔVだけ小
さくして、選択期間におけるVinの変化率(勾配)を一
定とすることにより必要な液晶層印加電圧を得ることが
できる。この場合、図4(a)に示すように選択期間中
において一定の傾斜を有する走査信号と、図4(b)に
示すように選択期間中において±Vsigの範囲の一定値
を有するデータ信号とを用いることができる。
Next, as shown in FIG. 3, let us consider a case where display is performed in which the voltage applied to the liquid crystal layer is smaller than the maximum value.
As shown in FIG. 3, Vss and Vse are reduced by the same value ΔV as compared with Vss and Vse when the voltage applied to the liquid crystal layer is maximum, and the rate of change (gradient) of Vin in the selection period is made constant. The required voltage applied to the liquid crystal layer can be obtained. In this case, a scanning signal having a constant slope during the selection period as shown in FIG. 4A and a data signal having a constant value in the range of ± Vsig during the selection period as shown in FIG. 4B. Can be used.

【0030】また、図5に示すように、液晶層印加電圧
が最も大きい表示の場合と液晶層印加電圧が最大値より
も小さい表示の場合とにおけるVssと同じにし、いまま
でとは逆の勾配で電圧を変化させてVseを異ならせるこ
とにより、必要な液晶層印加電圧を得る方法がある。こ
の場合、図6(a)に示すように、走査信号は通常の矩
形波パルス電圧を用い、データ信号に適当な傾斜を持つ
ものを用いることができる。また、図5に示す信号を用
いた場合は、従来の信号を用いてVLCを得る場合よりも
Vzの変化は大きくなる。
Further, as shown in FIG. 5, the gradient is the same as Vss in the case of the display in which the liquid crystal layer applied voltage is the largest and in the case of the display in which the liquid crystal layer applied voltage is smaller than the maximum value, and the opposite gradient to the conventional one. There is a method of obtaining a necessary voltage applied to the liquid crystal layer by changing the voltage by changing Vse by. In this case, as shown in FIG. 6A, the scan signal may be a normal rectangular wave pulse voltage, and the data signal may have an appropriate slope. Further, when the signal shown in FIG. 5 is used, the change in Vz is larger than when VLC is obtained using the conventional signal.

【0031】さらに、図7に示すように、抵抗Rとコン
デンサCとを組み合わせた回路を用い、図8(a)に示
すように、走査ドライバから出力される矩形波パルス
(破線にて示す)をなまらせて走査信号(実線にて示
す)としてもよい。この時、データ信号としては図8
(b)に示すような通常のものを用いることができる。
この場合において、必要とされる液晶層印加電圧が大き
い場合には、図9(a)に示すようなVinおよびVLC波
形とし、必要とされる液晶層印加電圧が小さい場合に
は、図9(b)に示すようなVinおよびVLC波形とす
る。この方式による場合には、最適な変化率を有する走
査信号波形を得ることは困難であるが、走査ドライバと
して従来から用いられているものを用いることができ
る。この場合のVzの変化は、図14に示す従来の信号
を用いた場合に比べて小さくなる。
Further, as shown in FIG. 7, a circuit in which a resistor R and a capacitor C are combined is used, and as shown in FIG. 8A, a rectangular wave pulse output from the scan driver (shown by a broken line). The scanning signal (shown by the solid line) may be obtained by blunting. At this time, the data signal shown in FIG.
An ordinary one as shown in (b) can be used.
In this case, when the required liquid crystal layer applied voltage is large, the Vin and VLC waveforms are as shown in FIG. 9A, and when the required liquid crystal layer applied voltage is small, the waveform shown in FIG. Let Vin and VLC waveforms as shown in b). With this method, it is difficult to obtain a scan signal waveform having an optimum change rate, but a scan driver conventionally used can be used. The change in Vz in this case is smaller than that in the case where the conventional signal shown in FIG. 14 is used.

【0032】(実施例1)図10に本発明を適用する液
晶表示装置における素子側基板の断面図を示し、図11
に素子側基板の平面図を示し、図12に素子側基板に対
して対向配設される対向側基板の平面図を示す。素子側
基板には、図10及び11に示すように、走査信号線5
が形成されている。この走査信号線5は、図には1本分
しか示されていないが、実際には図示されている走査信
号線5と平行に複数のものが形成されている。かかる走
査信号線5の隣接するもの同士の間に複数の絵素電極8
が形成されている。さらに、各絵素電極8と該当する走
査信号線5とを接続するように非線形抵抗2端子素子9
が形成されている。非線形抵抗2端子素子9は、Ti薄
膜7、ZnS薄膜6およびTa薄膜5の3層構造からな
る。
(Embodiment 1) FIG. 10 shows a sectional view of an element side substrate in a liquid crystal display device to which the present invention is applied, and FIG.
FIG. 12 shows a plan view of the element-side substrate, and FIG. 12 shows a plan view of the counter-side substrate which is arranged to face the element-side substrate. As shown in FIGS. 10 and 11, the scanning signal line 5 is provided on the element side substrate.
Are formed. Although only one scanning signal line 5 is shown in the drawing, a plurality of scanning signal lines 5 are actually formed in parallel with the illustrated scanning signal line 5. A plurality of picture element electrodes 8 are provided between adjacent ones of the scanning signal lines 5.
Are formed. Further, the non-linear resistance 2-terminal element 9 is connected so as to connect each pixel electrode 8 and the corresponding scanning signal line 5.
Are formed. The non-linear resistance two-terminal element 9 has a three-layer structure of a Ti thin film 7, a ZnS thin film 6, and a Ta thin film 5.

【0033】一方、対向側基板には、図12に示すよう
に、上述した走査信号線5に対して交差する状態、この
例では直交する状態でストライプ状をした複数のデータ
信号線10が形成されている。
On the other hand, on the opposite substrate, as shown in FIG. 12, a plurality of stripe-shaped data signal lines 10 are formed in a state intersecting with the above-mentioned scanning signal lines 5, in this example, orthogonal to each other. Has been done.

【0034】上記素子側基板と対向側基板とは、それぞ
れ絵素電極8およびデータ信号線10を内側にして貼り
合わされ、その間隙に液晶層が封入されることにより、
液晶表示装置が構成されている。
The element-side substrate and the counter-side substrate are attached to each other with the pixel electrode 8 and the data signal line 10 inside, and the liquid crystal layer is sealed in the gap between them.
A liquid crystal display device is configured.

【0035】この液晶表示装置は、以下のようにして製
造することができる。
This liquid crystal display device can be manufactured as follows.

【0036】まず、素子側基板となるガラス基板上に、
スパッタリング法によりTa薄膜を積層し、これをフォ
トリソグラフィー法によりパターニングして走査信号線
5を形成する。
First, on a glass substrate to be a device side substrate,
A Ta thin film is laminated by a sputtering method and patterned by a photolithography method to form a scanning signal line 5.

【0037】次に、ZnS薄膜をスパッタリング方によ
り形成し、フォトリソグラフィー法によりパターニング
してZnS薄膜6を形成する。その上に、スパッタリン
グ法によりTi薄膜を積層し、これをフォトリソグラフ
ィー法によりパターニングしてTi薄膜7を形成する。
このTi薄膜7、ZnS薄膜6および走査信号線5の3
層構造が非線形抵抗2端子素子9となる。
Next, a ZnS thin film is formed by a sputtering method and patterned by a photolithography method to form a ZnS thin film 6. A Ti thin film is laminated thereon by a sputtering method and is patterned by a photolithography method to form a Ti thin film 7.
This Ti thin film 7, ZnS thin film 6, and scanning signal line 5
The layer structure becomes the non-linear resistance two-terminal element 9.

【0038】さらに、スパッタリング法によりITO
(Indium Tin Oxide)薄膜を積層し、これをフォトリソ
グラフィー法によりパターニングして絵素電極8を形成
する。以上により、素子側基板が完成する。
Further, ITO is formed by the sputtering method.
A thin film of (Indium Tin Oxide) is laminated and patterned by a photolithography method to form a pixel electrode 8. By the above, the element side substrate is completed.

【0039】次に、対向側基板となるガラス基板上に、
スパッタリング法によりITO薄膜を形成し、これをフ
ォトリソグラフィー法によりパターニングして、ストラ
イプ状のデータ信号線10を形成する。以上により、対
向側基板が完成する。
Next, on the glass substrate to be the opposite substrate,
An ITO thin film is formed by a sputtering method and is patterned by a photolithography method to form a stripe-shaped data signal line 10. Through the above steps, the opposite substrate is completed.

【0040】これら両基板を、走査信号線5およびデー
タ信号線10が互いに直交するように貼り合わせてシー
ル樹脂で固定し、その間隙に液晶を充填して液晶層とす
る。以上により、液晶表示装置が完成する。
These two substrates are attached so that the scanning signal lines 5 and the data signal lines 10 are orthogonal to each other and fixed with a sealing resin, and the gap is filled with liquid crystal to form a liquid crystal layer. With the above, the liquid crystal display device is completed.

【0041】その後、外部に出ている走査信号線端子に
走査ドライバを接続し、外部に出ているデータ信号線端
子にデータドライバを接続して、走査ドライバに図4
(a)に示す走査信号を発生させ、データドライバに図
4(b)に示すデータ信号を発生させる。
After that, the scan driver is connected to the external scanning signal line terminals, the data driver is connected to the external data signal line terminals, and the scanning driver shown in FIG.
The scanning signal shown in FIG. 4A is generated, and the data signal shown in FIG.

【0042】この実施例の液晶表示装置において、液晶
層の静電容量CLCは0.8pF、必要な液晶層印加電圧
VLCは1.0〜5.0、選択期間の長さtは35×10
-6sec、非線形抵抗2端子素子の静電容量Czは0.
2pF、非線形抵抗2端子素子の電流限界値Izmaxは
2.9×10-7A、そのときの印加電圧Vzmaxは17V
となっている。
In the liquid crystal display device of this embodiment, the capacitance CLC of the liquid crystal layer is 0.8 pF, the required liquid crystal layer applied voltage VLC is 1.0 to 5.0, and the length t of the selection period is 35 × 10 5.
-6 sec, the electrostatic capacitance Cz of the non-linear resistance 2-terminal element is 0.
2pF, the current limit value Izmax of the non-linear resistance two-terminal element is 2.9 × 10 −7 A, and the applied voltage Vzmax at that time is 17V.
Has become.

【0043】かかる液晶表示装置において、VLC=5.
0Vの表示を行う場合、上記2式および8式より、Vss
=15V、Vse=27.5Vとなる。
In such a liquid crystal display device, VLC = 5.
When displaying 0 V, Vss
= 15V and Vse = 27.5V.

【0044】この時、選択期間において必要な液晶層印
加電圧の変化量ΔVLCは、上記6式より、ΔVLC=1
2.5Vとなり、必要な非線形抵抗2端子素子電流は、
上記7式より2.9×10-7Aとなる。これは、非線形
抵抗2端子素子の電流限界値に等しい。よって、VLC=
5.0Vの表示を行う場合には、上記Vss=15V、V
se=27.5Vを用いる。
At this time, the change amount ΔVLC of the voltage applied to the liquid crystal layer during the selection period is ΔVLC = 1 from the above equation (6).
It becomes 2.5V, and the required non-linear resistance 2-terminal element current is
From the above 7 formula, it becomes 2.9 × 10 −7 A. This is equal to the current limit value of the non-linear resistance two-terminal element. Therefore, VLC =
When displaying 5.0V, the above Vss = 15V, V
se = 27.5V is used.

【0045】また、VLC=1.0Vの表示を行う場合、
図3に示すようにVssおよびVseを、VLC=5.0の表
示を行う場合のVssおよびVseと比べて同じ値だけ小さ
くする方法を用いた。この時、Vss=8.0V、Vse=
20.5Vとすると、VLC=1.0Vを得ることができ
た。
When displaying VLC = 1.0V,
As shown in FIG. 3, a method of reducing Vss and Vse by the same value as Vss and Vse when VLC = 5.0 is displayed was used. At this time, Vss = 8.0V, Vse =
At 20.5V, VLC = 1.0V could be obtained.

【0046】走査信号電圧として、図4(a)に示すよ
うに、選択期間開始直後がVs1、選択期間終了直前がV
s2で、選択期間中の変化量(勾配)が一定であり、非選
択期間中は0であるものを用い、データ信号電圧とし
て、図4(b)に示すように、±Vsigの範囲の一定値
を取るものを用いると、Vss=Vs1±Vsig、Vse=Vs
2±Vsigとなる。よって、VLC=5.0の表示の場合に
Vss=15V、Vse=27.5Vとし、VLC=1.0V
の表示の場合にVss=8.0V、Vse=20.5Vとす
るために、Vs1=11.5V、Vs2=24.0V、Vsi
g=3.5Vとする。
As shown in FIG. 4A, the scan signal voltage is Vs1 immediately after the start of the selection period and Vs1 immediately before the end of the selection period.
At s2, the amount of change (gradient) during the selection period is constant and 0 during the non-selection period is used, and as the data signal voltage, as shown in FIG. 4B, the range of ± Vsig is constant. If a value is used, Vss = Vs1 ± Vsig, Vse = Vs
It becomes 2 ± Vsig. Therefore, when VLC = 5.0 is displayed, Vss = 15V and Vse = 27.5V, and VLC = 1.0V
In the case of the display of Vss = 8.0V and Vse = 20.5V, Vs1 = 11.5V, Vs2 = 24.0V, Vsi
g = 3.5V.

【0047】上記のように設定した液晶表示装置の駆動
方法による場合は、図18に示す走査信号およびデータ
信号により駆動され、同一の素子電流限界値を有する従
来の液晶表示装置に比べて液晶層に印加できる電圧が大
きくなり、良好な表示を得ることができた。
According to the driving method of the liquid crystal display device set as described above, the liquid crystal layer is driven by the scanning signal and the data signal shown in FIG. 18 and has a same element current limit value as compared with the conventional liquid crystal display device. The voltage that can be applied to the device was increased, and good display could be obtained.

【0048】なお、上述した実施例1においては図3及
び図4に示す信号を用いているが、本実施例1において
も、図1に示す信号、図2に示す信号、または図6に示
す信号を用いて行うことが可能である。
Although the signals shown in FIGS. 3 and 4 are used in the above-described first embodiment, the signals shown in FIG. 1, the signal shown in FIG. 2, or the signals shown in FIG. 6 are also used in the first embodiment. It can be done using signals.

【0049】(実施例2)図13に実施例2の液晶表示
装置における素子側基板の平面図を示す。この素子側基
板には、端部に抵抗部12とコンデンサ部13とを有す
る走査信号線5が、端に存在する抵抗部12を、素子側
基板における表示部の外側に設けた走査信号線端子11
と接続した状態で形成されている。この走査信号線5
は、図示例では1本が現れているが、実際には図示され
たものと平行に複数のものが形成されている。上記抵抗
部12は抵抗として機能し、コンデンサ部13は後述す
る対向基板上のデータ信号線との間でコンデンサを形成
する。
(Embodiment 2) FIG. 13 is a plan view of an element side substrate in a liquid crystal display device of Embodiment 2. The scanning signal line 5 having the resistance portion 12 and the capacitor portion 13 at the end is provided on the element side substrate, and the resistance portion 12 at the end is provided at the scanning signal line terminal provided outside the display portion on the element side substrate. 11
It is formed in a state of being connected to. This scanning signal line 5
Although one is shown in the illustrated example, a plurality of are actually formed in parallel with the illustrated one. The resistor portion 12 functions as a resistor, and the capacitor portion 13 forms a capacitor with the data signal line on the counter substrate described later.

【0050】隣接する各走査信号線5の間には複数の絵
素電極8が形成され、各絵素電極8と該当する走査線5
とを接続するように非線形抵抗2端子素子9が形成され
ている。非線形抵抗2端子素子9は、Ti薄膜7、Zn
S薄膜6およびTa薄膜5の3層構造からなる。
A plurality of picture element electrodes 8 are formed between adjacent scanning signal lines 5, and each picture element electrode 8 and the corresponding scanning line 5 are formed.
A non-linear resistance two-terminal element 9 is formed so as to connect with. The non-linear resistance two-terminal element 9 includes a Ti thin film 7, Zn
The S thin film 6 and the Ta thin film 5 have a three-layer structure.

【0051】対向側基板には、実施例1と同様、図12
に示すように、走査信号線5に垂直な方向に複数のデー
タ信号線10が形成されている。
Similar to the first embodiment, the opposite substrate is shown in FIG.
As shown in, the plurality of data signal lines 10 are formed in the direction perpendicular to the scanning signal lines 5.

【0052】上記素子側基板と対向基板とは、絵素電極
8および走査信号線5を内側にして貼り合わされ、その
間隙に液晶層が封入されることにより、液晶表示装置が
構成されている。
The element-side substrate and the counter substrate are bonded together with the picture element electrodes 8 and the scanning signal lines 5 inside, and a liquid crystal layer is sealed in the gap between them to form a liquid crystal display device.

【0053】この液晶表示装置は、以下のようにして製
造することができる。
This liquid crystal display device can be manufactured as follows.

【0054】まず、素子側基板となるガラス基板上に、
スパッタリング法によりTa薄膜を積層し、これをフォ
トリソグラフィー法によりパターニングして走査信号線
5を形成する。この時、図13に示す抵抗部12および
コンデンサ部13も同時にパターン形成する。
First, on a glass substrate to be a device side substrate,
A Ta thin film is laminated by a sputtering method and patterned by a photolithography method to form a scanning signal line 5. At this time, the resistor portion 12 and the capacitor portion 13 shown in FIG. 13 are also patterned at the same time.

【0055】次に、ZnS薄膜をスパッタリング方によ
り形成し、フォトリソグラフィー法によりパターニング
してZnS薄膜6を形成する。その上に、スパッタリン
グ法によりTi薄膜を積層し、これをフォトリソグラフ
ィー法によりパターニングしてTi薄膜7を形成する。
このTi薄膜7、ZnS薄膜6および走査信号線5の3
層構造が非線形抵抗2端子素子9となる。
Next, a ZnS thin film is formed by sputtering and patterned by photolithography to form a ZnS thin film 6. A Ti thin film is laminated thereon by a sputtering method and is patterned by a photolithography method to form a Ti thin film 7.
This Ti thin film 7, ZnS thin film 6, and scanning signal line 5
The layer structure becomes the non-linear resistance two-terminal element 9.

【0056】さらに、スパッタリング法によりITO薄
膜を積層し、これをフォトリソグラフィー法によりパタ
ーニングして絵素電極8を形成する。以上により、素子
側基板が完成する。
Further, an ITO thin film is laminated by a sputtering method and is patterned by a photolithography method to form a pixel electrode 8. By the above, the element side substrate is completed.

【0057】次に、対向側基板となるガラス基板上に、
スパッタリング法によりITO薄膜を形成し、これをフ
ォトリソグラフィー法によりパターニングして、ストラ
イプ状のデータ信号線10を形成する。以上により、対
向側基板が完成する。
Next, on the glass substrate to be the opposite substrate,
An ITO thin film is formed by a sputtering method and is patterned by a photolithography method to form a stripe-shaped data signal line 10. Through the above steps, the opposite substrate is completed.

【0058】これら両基板を、走査信号線5およびデー
タ信号線10が互いに直交するように貼り合わせてシー
ル樹脂で固定し、その間隙に液晶を充填して液晶層とす
る。以上により、液晶表示装置が完成する。
These two substrates are attached so that the scanning signal lines 5 and the data signal lines 10 are orthogonal to each other and fixed with a sealing resin, and the gap is filled with liquid crystal to form a liquid crystal layer. With the above, the liquid crystal display device is completed.

【0059】その後、外部に出ている走査信号線端子に
走査ドライバを接続し、外部に出ているデータ信号線端
子にデータドライバを接続して、走査ドライバに図18
に示す矩形波パルスの走査信号106を発生させ、デー
タドライバには図18に示すデータ信号107を発生さ
せる。
After that, the scan driver is connected to the scanning signal line terminal which is output to the outside, the data driver is connected to the data signal line terminal which is output to the outside, and the scanning driver is connected to the scanning driver shown in FIG.
The rectangular wave pulse scanning signal 106 shown in FIG. 18 is generated, and the data signal 107 shown in FIG. 18 is generated in the data driver.

【0060】この実施例の液晶表示装置において、液晶
層の静電容量CLCは0.8pF、必要な液晶層印加電圧
VLCは1.0〜5.0、選択期間の長さtは35×10
-6sec、非線形抵抗2端子素子の静電容量Czは0.
2pF、非線形抵抗2端子素子の電流限界値Izmaxは
4.8×10-7A、そのときの印加電圧Vzmaxは20V
となっている。
In the liquid crystal display device of this embodiment, the capacitance CLC of the liquid crystal layer is 0.8 pF, the required liquid crystal layer applied voltage VLC is 1.0 to 5.0, and the length t of the selection period is 35 × 10 5.
-6 sec, the electrostatic capacitance Cz of the non-linear resistance 2-terminal element is 0.
2pF, current limit value Izmax of non-linear resistance two-terminal element is 4.8 × 10 −7 A, applied voltage Vzmax at that time is 20V
Has become.

【0061】上記走査信号線5には、抵抗部12および
コンデンサ部13が形成されているので、走査ドライバ
から出力される矩形波パルス信号は、図8(a)に示す
ような波形になる。よって、液晶層印加電圧が大きい表
示の場合のVinおよびVLCの波形は図9(a)に示すよ
うになり、液晶層印加電圧が小さい表示の場合のVinお
よびVLCの波形は図9(b)に示すようになる。
Since the scanning signal line 5 has the resistor portion 12 and the capacitor portion 13, the rectangular wave pulse signal output from the scanning driver has a waveform as shown in FIG. 8 (a). Therefore, the waveforms of Vin and VLC in the case where the liquid crystal layer applied voltage is large are as shown in FIG. 9 (a), and the waveforms of Vin and VLC in the case where the liquid crystal layer applied voltage is small are shown in FIG. 9 (b). As shown in.

【0062】選択期間中の走査信号電圧を21.0V、
データ信号電圧を±3.5Vとしたところ、良好な表示
を得ることができた。
The scanning signal voltage during the selection period is 21.0 V,
When the data signal voltage was set to ± 3.5 V, good display could be obtained.

【0063】なお、上述した説明では1絵素に相当する
液晶層部分と該非線形抵抗2端子素子とから構成される
直列回路の両端に、選択期間開始直後から選択期間終了
直前にかけて変化させた電圧を印加しているが、本発明
はこれに限らず、選択期間の一部において電圧値に勾配
を持つ電圧を印加するようにしても実施できる。
In the above description, the voltage varied across the series circuit composed of the liquid crystal layer portion corresponding to one picture element and the non-linear resistance two-terminal element immediately after the start of the selection period and immediately before the end of the selection period. However, the present invention is not limited to this, and can be implemented by applying a voltage having a gradient in the voltage value during a part of the selection period.

【0064】上記実施例においては、非線形抵抗2端子
素子として、ZnS薄膜をTa薄膜およびTi薄膜で挟
んだMSM(Metal Semiconductor Metal)素子を用い
たが、ZnS以外の半導体を金属膜で挟んだMSM素子
や、絶縁体を金属膜で挟んだMIM(Metal Insulator
Metal)素子など、様々な非線形抵抗2端子素子を用い
ることができる。
In the above embodiment, the MSM (Metal Semiconductor Metal) element in which the ZnS thin film is sandwiched between the Ta thin film and the Ti thin film is used as the non-linear resistance two-terminal element, but the MSM in which the semiconductor other than ZnS is sandwiched between the metal films is used. MIM (Metal Insulator) with elements and insulators sandwiched by metal films
Various non-linear resistance two-terminal elements such as a metal element can be used.

【0065】[0065]

【効果】以上の説明から明らかなように、本発明によれ
ば、1絵素に相当する液晶層部分と非線形抵抗2端子素
子とから構成される直列回路の両端に印加される電圧V
inを、選択期間に勾配を持つように変化させてあり、選
択期間に該非線形抵抗2端子素子に印加される電圧の変
化が小さくなっている。よって、矩形波パルス電圧を用
いた従来の液晶表示装置に比べて、非線形抵抗2端子素
子の電流限界値が等しくても液晶層印加電荷を大きくす
ることができる。その結果、選択期間を長くしたり、電
流限界値Izmaxを大きくしたりすることなく液晶層に印
加される電圧を充分大きくして、良好な表示を得ること
ができる。
As is apparent from the above description, according to the present invention, the voltage V applied across the series circuit composed of the liquid crystal layer portion corresponding to one picture element and the non-linear resistance two-terminal element.
In is changed so as to have a gradient in the selection period, and the change in the voltage applied to the non-linear resistance two-terminal element during the selection period is small. Therefore, compared to the conventional liquid crystal display device using the rectangular wave pulse voltage, the liquid crystal layer applied charges can be increased even if the current limit values of the non-linear resistance two-terminal elements are equal. As a result, a good display can be obtained by sufficiently increasing the voltage applied to the liquid crystal layer without prolonging the selection period or increasing the current limit value Izmax.

【0066】抵抗とコンデンサとを組み合わせた回路を
用いて、走査ドライバから出力される矩形波をなまらせ
た場合には、最適な走査信号波形を得ることは困難であ
るが、従来から用いられている走査ドライバをそのまま
用いることができ、特別な走査ドライバを用いる必要が
ない。
When the rectangular wave output from the scanning driver is rounded by using a circuit in which a resistor and a capacitor are combined, it is difficult to obtain an optimum scanning signal waveform, but it has been used conventionally. The existing scan driver can be used as it is, and it is not necessary to use a special scan driver.

【図面の簡単な説明】[Brief description of drawings]

【図1】(a)は本発明方法の一実施例にかかり、液晶
層印加電圧VLC、非線形抵抗2端子素子印加電圧Vzお
よび直列回路の両端に印加される電圧Vinを示す図であ
り、(b)はそのときの非線形抵抗2端子素子の電流I
zを示す図である。
FIG. 1A is a diagram showing a liquid crystal layer applied voltage VLC, a nonlinear resistance two-terminal element applied voltage Vz, and a voltage Vin applied to both ends of a series circuit according to one embodiment of the method of the present invention, b) is the current I of the non-linear resistance two-terminal element at that time
It is a figure which shows z.

【図2】(a)は本発明において選択期間の非線形抵抗
2端子素子電流をほぼ一定にした場合における液晶層印
加電圧VLC、非線形抵抗2端子素子印加電圧Vzおよび
直列回路の両端に印加される電圧Vinを示す図であり、
(b)はそのときの非線形抵抗2端子素子の電流Izを
示す図である。
FIG. 2A is a voltage applied to a liquid crystal layer applied voltage VLC, a nonlinear resistance two-terminal element applied voltage Vz, and both ends of a series circuit when the non-linear resistance two-terminal element current in the selection period is substantially constant in the present invention. It is a figure showing voltage Vin,
(B) is a diagram showing a current Iz of the non-linear resistance two-terminal element at that time.

【図3】本発明方法において、液晶層印加電圧が小さい
表示を行う場合の液晶層印加電圧VLCおよび直列回路の
両端に印加される電圧Vinの一実施例を示す図である。
FIG. 3 is a diagram showing an example of a liquid crystal layer applied voltage VLC and a voltage Vin applied to both ends of a series circuit when displaying with a small liquid crystal layer applied voltage in the method of the present invention.

【図4】(a)は図3の駆動方法に用いられる走査信号
波形を示し、(b)はそのときのデータ信号波形を示
す。
4A shows a scanning signal waveform used in the driving method of FIG. 3, and FIG. 4B shows a data signal waveform at that time.

【図5】本発明方法において、液晶層印加電圧が小さい
表示を行う場合の液晶層印加電圧VLCおよび直列回路の
両端に印加される電圧Vinの他の実施例を示す図であ
る。
FIG. 5 is a diagram showing another embodiment of the liquid crystal layer applied voltage VLC and the voltage Vin applied to both ends of the series circuit in the case of performing display with a small liquid crystal layer applied voltage in the method of the present invention.

【図6】(a)は図5の駆動方法に用いられる走査信号
波形を示し、(b)はそのときのデータ信号波形を示
す。
6A shows a scanning signal waveform used in the driving method of FIG. 5, and FIG. 6B shows a data signal waveform at that time.

【図7】矩形波パルスから本発明方法に用いられる走査
信号波形を実現するための回路図である。
FIG. 7 is a circuit diagram for realizing a scanning signal waveform used in the method of the present invention from a rectangular wave pulse.

【図8】(a)は図7の回路を用いた場合の走査信号波
形を示し、(b)はそのときのデータ信号波形を示す。
8A shows a scanning signal waveform when the circuit of FIG. 7 is used, and FIG. 8B shows a data signal waveform at that time.

【図9】(a)は図8の信号波形を用いた場合であっ
て、液晶層印加電圧が大きい表示を行う場合の液晶層印
加電圧VLCおよび直列回路の両端に印加される電圧Vin
を示し、(b)は図8の信号波形を用いた場合であっ
て、液晶層印加電圧が小さい表示を行う場合の液晶層印
加電圧VLCおよび直列回路の両端に印加される電圧Vin
を示す。
9A is a case where the signal waveform of FIG. 8 is used, and is a liquid crystal layer applied voltage VLC and a voltage Vin applied to both ends of the series circuit when displaying with a large liquid crystal layer applied voltage.
8B shows the case where the signal waveform of FIG. 8 is used, and the liquid crystal layer applied voltage VLC and the voltage Vin applied to both ends of the series circuit when displaying with a small liquid crystal layer applied voltage are shown.
Indicates.

【図10】実施例1に用いた液晶表示装置の素子側基板
を示す断面図である。
10 is a cross-sectional view showing an element-side substrate of the liquid crystal display device used in Example 1. FIG.

【図11】実施例1に用いた液晶表示装置の素子側基板
を示す平面図である。
11 is a plan view showing an element-side substrate of the liquid crystal display device used in Example 1. FIG.

【図12】実施例1に用いた液晶表示装置の対向側基板
を示す平面図である。
FIG. 12 is a plan view showing a counter-side substrate of the liquid crystal display device used in Example 1.

【図13】実施例2に用いた液晶表示装置の素子側基板
を示す平面図である。
13 is a plan view showing an element side substrate of a liquid crystal display device used in Example 2. FIG.

【図14】(a)は従来の液晶表示装置の駆動方法にお
ける、液晶層印加電圧VLC、非線形抵抗2端子素子印加
電圧Vzおよび直列回路の両端に印加される電圧Vinを
示す図であり、(b)はそのときの非線形抵抗2端子素
子の電流Izを示す図である。
FIG. 14A is a diagram showing a liquid crystal layer applied voltage VLC, a nonlinear resistance two-terminal element applied voltage Vz, and a voltage Vin applied to both ends of a series circuit in a conventional method for driving a liquid crystal display device, b) is a diagram showing a current Iz of the non-linear resistance two-terminal element at that time.

【図15】一般的な液晶表示装置の素子側基板を示す平
面図である。
FIG. 15 is a plan view showing an element-side substrate of a general liquid crystal display device.

【図16】一般的な液晶表示装置の対向側基板を示す平
面図である。
FIG. 16 is a plan view showing a counter substrate of a general liquid crystal display device.

【図17】一般的な液晶表示装置の等価回路を示す図で
ある。
FIG. 17 is a diagram showing an equivalent circuit of a general liquid crystal display device.

【図18】従来の液晶表示装置の駆動に用いられる走査
信号波形およびデータ信号波形を示す図である。
FIG. 18 is a diagram showing a scanning signal waveform and a data signal waveform used for driving a conventional liquid crystal display device.

【符号の説明】[Explanation of symbols]

5 走査信号線 6 ZnS薄膜 7 Ti薄膜 8 絵素電極 9 非線形抵抗2端子素子 10 データ信号線 11 走査信号線端子 12 抵抗部 13 コンデンサ部 5 Scanning Signal Line 6 ZnS Thin Film 7 Ti Thin Film 8 Pixel Electrode 9 Nonlinear Resistance 2 Terminal Element 10 Data Signal Line 11 Scanning Signal Line Terminal 12 Resistor Section 13 Capacitor Section

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 マトリクス状に配設された絵素電極の周
辺を通り、複数の走査信号線および複数のデータ信号線
の各々が、各走査信号線と各データ信号線とが交差する
状態で並設され、両信号線が交差する部分の近傍に設け
た非線形抵抗2端子素子が、該絵素電極と該走査信号線
と該データ信号線とに接続され、該走査信号線に選択期
間と非選択期間とを有する走査信号を印加すると共に該
データ信号線にデータ信号を印加し、該非線形抵抗2端
子素子を介して該絵素電極に電圧を印加する液晶表示装
置において、 1絵素に相当する液晶層部分と該非線形抵抗2端子素子
とから構成される直列回路の両端に、該選択期間に電圧
値に勾配を持つ電圧を印加し、該選択期間に該非線形抵
抗2端子素子に印加する電圧変化を小さくする液晶表示
装置の駆動方法。
1. A plurality of scanning signal lines and a plurality of data signal lines pass through the periphery of picture element electrodes arranged in a matrix and each scanning signal line intersects with each data signal line. A non-linear resistance two-terminal element provided in the vicinity of a portion where both signal lines intersect is connected to the pixel electrode, the scanning signal line and the data signal line, and the scanning signal line has a selection period. In a liquid crystal display device for applying a scanning signal having a non-selection period, applying a data signal to the data signal line, and applying a voltage to the pixel electrode via the non-linear resistance two-terminal element, A voltage having a gradient in voltage value is applied to both ends of a series circuit composed of a corresponding liquid crystal layer portion and the non-linear resistance two-terminal element, and applied to the non-linear resistance two-terminal element in the selection period. Liquid crystal display device that reduces the voltage change Driving method.
【請求項2】 前記直列回路の両端に、少なくとも抵抗
とコンデンサとを含む回路により矩形波パルス電圧を変
形して得られた電圧を前記選択期間中に印加する請求項
1に記載の液晶表示装置の駆動方法。
2. The liquid crystal display device according to claim 1, wherein a voltage obtained by transforming a rectangular wave pulse voltage by a circuit including at least a resistor and a capacitor is applied to both ends of the series circuit during the selection period. Driving method.
【請求項3】 前記直列回路の両端に選択期間中に、該
選択期間中に該液晶層部分の両端に印加される電圧とほ
ぼ等しい変化率で変化する電圧を印加し、該選択期間に
前記非線形抵抗2端子素子に印加される電圧をほぼ一定
にする請求項1に記載の液晶表示装置の駆動方法。
3. A voltage that changes at a rate substantially equal to the voltage applied to both ends of the liquid crystal layer portion during the selection period is applied to both ends of the series circuit during the selection period, and the voltage is applied to the both ends of the selection period during the selection period. The method of driving a liquid crystal display device according to claim 1, wherein the voltage applied to the non-linear resistance two-terminal element is made substantially constant.
JP21669493A 1993-08-31 1993-08-31 Driving method of liquid crystal display device Expired - Fee Related JP2947697B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21669493A JP2947697B2 (en) 1993-08-31 1993-08-31 Driving method of liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21669493A JP2947697B2 (en) 1993-08-31 1993-08-31 Driving method of liquid crystal display device

Publications (2)

Publication Number Publication Date
JPH0764054A true JPH0764054A (en) 1995-03-10
JP2947697B2 JP2947697B2 (en) 1999-09-13

Family

ID=16692462

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21669493A Expired - Fee Related JP2947697B2 (en) 1993-08-31 1993-08-31 Driving method of liquid crystal display device

Country Status (1)

Country Link
JP (1) JP2947697B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0876659A2 (en) * 1996-08-16 1998-11-11 Koninklijke Philips Electronics N.V. Active matrix display devices and methods of driving such

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0876659A2 (en) * 1996-08-16 1998-11-11 Koninklijke Philips Electronics N.V. Active matrix display devices and methods of driving such
EP0876659A4 (en) * 1996-08-16 1999-10-06 Koninkl Philips Electronics Nv Active matrix display devices and methods of driving such

Also Published As

Publication number Publication date
JP2947697B2 (en) 1999-09-13

Similar Documents

Publication Publication Date Title
US5379050A (en) Method of driving a matrix display device and a matrix display device operable by such a method
EP0259684A2 (en) Optical modulation device
JP2001117072A (en) Active matrix type liquid crystal display device
KR950010137B1 (en) Method and apparatus for driving liquid crystal display device
US6232949B1 (en) Passive matrix LCD with drive circuits at both ends of the scan electrode applying equal amplitude voltage waveforms simultaneously to each end
EP0372637B1 (en) Display device
EP0224388A2 (en) Active matrix liquid crystal display device
JP2947697B2 (en) Driving method of liquid crystal display device
US5689281A (en) Liquid crystal display apparatus
US6201584B1 (en) Liquid-crystal display device
US5299040A (en) Metal-insulator-metal type active matrix liquid crystal display free from image sticking
JPS626210B2 (en)
JP3331922B2 (en) Aging method and device
JP2868758B1 (en) Liquid crystal display
JP3137883B2 (en) Liquid crystal display
JP3454567B2 (en) Driving method of liquid crystal display device
JPH0527218A (en) Liquid crystal display device
JPH0414767B2 (en)
JP3153788B2 (en) Display device drive circuit
JP2621164B2 (en) Driving method of electro-optical device
JPH08166599A (en) Liquid crystal display device
JP2934735B2 (en) Electro-optical device
JPS6323555B2 (en)
JPH06294976A (en) Liquid crystal display device
JPS61145597A (en) Active matrix circuit board

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19990621

LAPS Cancellation because of no payment of annual fees