JPH0759348A - Parallel connecting device for dc-dc converter - Google Patents
Parallel connecting device for dc-dc converterInfo
- Publication number
- JPH0759348A JPH0759348A JP22061193A JP22061193A JPH0759348A JP H0759348 A JPH0759348 A JP H0759348A JP 22061193 A JP22061193 A JP 22061193A JP 22061193 A JP22061193 A JP 22061193A JP H0759348 A JPH0759348 A JP H0759348A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- converter
- converters
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Dc-Dc Converters (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は直流−直流変換器即ちD
C−DCコンバータの並列接続装置に関する。BACKGROUND OF THE INVENTION The present invention is a DC-DC converter or D.
The present invention relates to a parallel connection device for a C-DC converter.
【0002】[0002]
【従来の技術】従来のDC−DCコンバータの並列接続
装置は図1に示すように、例えばフライバック型の第1
及び第2のDC−DCコンバータ1、2を共通の直流電
源3と共通の出力端子4、5との間に並列に接続するこ
とによって構成されている。2. Description of the Related Art A conventional DC-DC converter parallel connection device is, for example, a flyback type first parallel connection device as shown in FIG.
And the second DC-DC converters 1 and 2 are connected in parallel between the common DC power supply 3 and the common output terminals 4 and 5.
【0003】第1のDC−DCコンバータ1は、直流電
源3に接続された第1及び第2の直流電源端子6a、7
aを有し、これ等の間に接続されたトランス8aの1次
巻線9aと電界効果トランジスタから成るスイッチ素子
10aとの直列回路を有する。トランス8aの2次巻線
11aにはダイオード12aと平滑コンデンサ13aと
から成る整流平滑回路を介して出力端子14a、15a
が接続されている。第1のDC−DCコンバータ1の出
力端子14a、15aは共通の出力端子(負荷端子)
4、5に接続されている。The first DC-DC converter 1 includes first and second DC power supply terminals 6a and 7 connected to a DC power supply 3.
a and a series circuit of a primary winding 9a of a transformer 8a connected between them and a switch element 10a composed of a field effect transistor. Output terminals 14a and 15a are provided on the secondary winding 11a of the transformer 8a via a rectifying / smoothing circuit including a diode 12a and a smoothing capacitor 13a.
Are connected. The output terminals 14a and 15a of the first DC-DC converter 1 are common output terminals (load terminals).
4 and 5 are connected.
【0004】スイッチ素子10aをPWMパルスでオン
・オフ制御するための制御回路は、周知のPWMパルス
形成回路16aの他に、出力電圧検出用誤差増幅器17
a、基準電圧源18a、発光ダイオード19a、及びホ
トトランジスタ20aから成る電圧制御部を有し、更に
CTトランスから成る電流検出器21a、ダイオード2
2a、23a、抵抗24a、25a、コンデンサ26
a、コンパレータ(比較器)27a、抵抗28a、29
a、ダイオード30a、31aを有する。The control circuit for ON / OFF controlling the switch element 10a with a PWM pulse includes an output voltage detecting error amplifier 17 in addition to the well-known PWM pulse forming circuit 16a.
a, a reference voltage source 18a, a light emitting diode 19a, and a phototransistor 20a, and a voltage control unit including a CT transformer, a current detector 21a, and a diode 2
2a, 23a, resistors 24a, 25a, capacitor 26
a, comparator (comparator) 27a, resistors 28a, 29
a and diodes 30a and 31a.
【0005】誤差増幅器17aの一方の入力端子は出力
端子14aに接続され、他方の入力端子は基準電圧源1
8aに接続されている。発光ダイオード19aは出力端
子14aと誤差増幅器17aの出力端子との間にORゲ
ート用ダイオード31aを介して接続されている。発光
ダイオード19aに光結合されたホトトランジスタ20
aはPWMパルス形成回路16aに接続されている。P
WMパルス形成回路16aはホトトランジスタ20aに
制御されて種々のパルス幅のPWMパルス(オン・オフ
制御信号)を発生し、これをスイッチ素子10aの制御
端子(ゲート)に送る。One input terminal of the error amplifier 17a is connected to the output terminal 14a, and the other input terminal is connected to the reference voltage source 1.
8a. The light emitting diode 19a is connected between the output terminal 14a and the output terminal of the error amplifier 17a via an OR gate diode 31a. Phototransistor 20 optically coupled to light emitting diode 19a
a is connected to the PWM pulse forming circuit 16a. P
The WM pulse forming circuit 16a is controlled by the phototransistor 20a to generate a PWM pulse (ON / OFF control signal) having various pulse widths and sends it to the control terminal (gate) of the switch element 10a.
【0006】電流検出器21aは並列運転における電流
バランスを制御するためにスイッチ素子10aに流れる
電流をDC−DCコンバータ1の出力電流とみなして検
出する。電流検出器21aの出力段に接続されたダイオ
ード22a、23a、抵抗24a、25a、及びコンデ
ンサ26aは平滑回路として機能し、検出電流に対応し
た電圧を発生する。コンデンサ26aの上端はコンパレ
ータ27aの一方の入力端子に接続され、下端はDC−
DCコンバータ1のグランド出力端子15aに接続され
ているので、コンパレータ27aの一方の入力端子には
電流検出信号が入力する。コンパレータ27aの一方の
入力端子と他方の入力端子との間には抵抗28aが接続
され、またコンパレータ27aの他方の入力端子と基準
電圧源18aとの間には抵抗29aが接続されている。
なお、基準電圧源18aと抵抗28a、29aはコンパ
レータ27aの参照信号発生手段として機能する。コン
パレータ27aの出力端子はORゲート用ダイオード3
0aを介して発光ダイオード19aのカソードに接続さ
れている。またコンパレータ27aの他方の入力端子は
並列運転のバランス制御用端子32aに接続されてい
る。The current detector 21a detects the current flowing through the switch element 10a as the output current of the DC-DC converter 1 in order to control the current balance in parallel operation. The diodes 22a and 23a, the resistors 24a and 25a, and the capacitor 26a connected to the output stage of the current detector 21a function as a smoothing circuit and generate a voltage corresponding to the detected current. The upper end of the capacitor 26a is connected to one input terminal of the comparator 27a, and the lower end thereof is DC-
Since it is connected to the ground output terminal 15a of the DC converter 1, the current detection signal is input to one input terminal of the comparator 27a. A resistor 28a is connected between one input terminal and the other input terminal of the comparator 27a, and a resistor 29a is connected between the other input terminal of the comparator 27a and the reference voltage source 18a.
The reference voltage source 18a and the resistors 28a and 29a function as a reference signal generating means of the comparator 27a. The output terminal of the comparator 27a is an OR gate diode 3
It is connected to the cathode of the light emitting diode 19a through 0a. The other input terminal of the comparator 27a is connected to the balance control terminal 32a for parallel operation.
【0007】第2のDC−DCコンバータ2は、図2に
示すように第1のDC−DCコンバータ1と全く同一に
構成されている。従って、第1及び第2のDC−DCコ
ンバータ1、2において共通する部分に同一の参照数字
を付け、第1及び第2のコンパレータ1、2を添字の
a、bで区別する。また、第2のDC−DCコンバータ
2の説明を省略する。The second DC-DC converter 2 is constructed exactly the same as the first DC-DC converter 1 as shown in FIG. Therefore, the same reference numerals are given to common portions in the first and second DC-DC converters 1 and 2, and the first and second comparators 1 and 2 are distinguished by the subscripts a and b. Further, the description of the second DC-DC converter 2 is omitted.
【0008】第1及び第2のDC−DCコンバータ1、
2を並列運転するために、図1に示すように第2のDC
−DCコンバータ2の第1及び第2の電源端子6b、7
bが共通の直流電源3に接続され、出力端子14b、1
5bが共通の出力端子4、5に接続されている。また、
バランス制御用端子32a、32bが相互に接続されて
いる。First and second DC-DC converters 1,
In order to operate the two in parallel, as shown in FIG.
The first and second power supply terminals 6b, 7 of the DC converter 2
b is connected to a common DC power source 3, and output terminals 14b, 1
5b is connected to the common output terminals 4 and 5. Also,
The balance control terminals 32a and 32b are connected to each other.
【0009】図1及び図2のPWMパルス形成回路16
a、16bは、図3に原理的に示すように、三角波発生
回路33とコンパレータ34と抵抗35とから成る周知
の回路である。コンパレータ34の一方の入力端子は三
角波発生回路33に接続され、他方の入力端子は抵抗3
5とホトトランジスタ20a又は20bとの分圧点に接
続されている。抵抗35とホトトランジスタ20a又は
20bの直列回路は電源端子36とグランドとの間に接
続されているので、ホトトランジスタ20a又は20b
の抵抗値の変化に応じた検出電圧がコンパレータ34に
入力し、これと三角波との比較に基づいてPWMパルス
が形成され、スイッチ素子10a又は10bに供給され
る。The PWM pulse forming circuit 16 of FIGS. 1 and 2
As shown in principle in FIG. 3, a and 16b are well-known circuits including a triangular wave generating circuit 33, a comparator 34, and a resistor 35. One input terminal of the comparator 34 is connected to the triangular wave generating circuit 33, and the other input terminal of the comparator 34 is a resistor 3
5 and the phototransistor 20a or 20b are connected to a voltage dividing point. Since the series circuit of the resistor 35 and the phototransistor 20a or 20b is connected between the power supply terminal 36 and the ground, the phototransistor 20a or 20b is connected.
The detection voltage corresponding to the change in the resistance value of is input to the comparator 34, a PWM pulse is formed based on the comparison with the triangular wave, and the PWM pulse is supplied to the switch element 10a or 10b.
【0010】[0010]
【動作】まず、第1のDC−DCコンバータ1の基本動
作を説明する。スイッチ素子10aは直流電圧を断続す
る。これにより、1次巻線9aに直流電圧が断続的に印
加され、2次巻線11aにこれに対応した電圧が得ら
れ、ダイオード12aとコンデンサ13aで整流平滑さ
れて直流出力電圧となる。出力電圧は誤差増幅器(オペ
アンプ)17aで基準電圧と比較され、両者の差に対応
した出力が発生し、発光ダイオード19aはこれに応答
して発光し、ホトトランジスタ20aの抵抗値が変化
し、出力電圧を一定にするようにPWMパルスの幅が変
化する。なお、第2のDC−DCコンバータ2も、第1
のDC−DCコンバータ1と全く同様に動作する。[Operation] First, the basic operation of the first DC-DC converter 1 will be described. The switch element 10a interrupts the DC voltage. As a result, a DC voltage is intermittently applied to the primary winding 9a, a voltage corresponding to the DC voltage is obtained in the secondary winding 11a, and is rectified and smoothed by the diode 12a and the capacitor 13a to become a DC output voltage. The output voltage is compared with the reference voltage by the error amplifier (op amp) 17a, an output corresponding to the difference between the two is generated, and the light emitting diode 19a emits light in response to this, the resistance value of the phototransistor 20a changes, and the output The width of the PWM pulse changes so as to keep the voltage constant. The second DC-DC converter 2 is also the first
The DC-DC converter 1 operates in exactly the same manner.
【0011】第1のDC−DCコンバータ1に対して第
2のDC−DCコンバータ2が並列接続されていない時
即ち単独運転時には、バランス制御端子32aに第2の
DC−DCコンバータ2の基準電圧源18bに基づく電
圧が印加されないために、第1のDC−DCコンバータ
1の基準電圧源18aの電圧を打ち消す成分が無く、コ
ンパレータ27aの正入力端子には基準電圧源18aか
らコンデンサ26aの電圧よりも高い電圧から成る参照
信号が入力し、コンパレータ27aの出力は高レベル状
態に保たれ、ダイオード30aはオフ状態に保たれる。
これにより、コンパレータ27aに無関係に単独運転が
行われる。When the second DC-DC converter 2 is not connected in parallel to the first DC-DC converter 1, that is, when operating independently, the reference voltage of the second DC-DC converter 2 is applied to the balance control terminal 32a. Since the voltage based on the source 18b is not applied, there is no component that cancels the voltage of the reference voltage source 18a of the first DC-DC converter 1, and the positive input terminal of the comparator 27a has a higher voltage than the voltage of the capacitor 26a from the reference voltage source 18a. Also, the reference signal having a high voltage is input, the output of the comparator 27a is kept in the high level state, and the diode 30a is kept in the off state.
As a result, the islanding operation is performed regardless of the comparator 27a.
【0012】図1に示すように、第1及び第2のDC−
DCコンバータ1、2が並列接続されている時には、第
1及び第2の電流検出器21a、21bによる検出電流
値に対応するコンデンサ26a、26bの電圧を互いに
等しくするようなバランス制御動作が生じる。今、第1
及び第2のスイッチ素子10a、10bに流れる電流が
同一であると仮定すると、コンデンサ26a、26bの
電圧も同一になり、コンデンサ26a、26bの相互間
に電流が流れない。また、コンパレータ27a、27b
の出力は高レベルに保たれる。As shown in FIG. 1, the first and second DC-
When the DC converters 1 and 2 are connected in parallel, a balance control operation is performed to make the voltages of the capacitors 26a and 26b corresponding to the current values detected by the first and second current detectors 21a and 21b equal to each other. Now the first
Assuming that the currents flowing through the second switch elements 10a and 10b are the same, the voltages of the capacitors 26a and 26b are also the same, and no current flows between the capacitors 26a and 26b. In addition, the comparators 27a and 27b
The output of is kept high.
【0013】スイッチ素子10a、10bの電流のアン
バランスのために、第1のDC−DCコンバータ1のコ
ンデンサ26aの電圧が第2のDC−DCコンバータ2
のコンデンサ26bの電圧よりも例えば高くなると、第
1のコンデンサ26aと抵抗28aとバランス制御端子
32a、32bと、抵抗28bと、第2のコンデンサ2
6bとから成る回路に電流が流れる。この時、第1の抵
抗28aには単独運転時とは逆の向きの電流が流れ、第
2の抵抗28bには単独運転時と同一の向きの電流が流
れる。第1のコンパレータ27aにおいては参照信号が
コンデンサ26aの電圧(検出電圧)よりも低くなるた
め、第1のコンパレータ27aの出力は低レベルにな
る。なお、第2のコンパレータ27bの出力はバランス
時と同様に高レベルに保たれる。第1のコンパレータ2
7aの出力が低レベルになると、ダイオード30aがオ
ンになって発光ダイオード19aの電流がここを通って
流れる。これにより、発光ダイオード19aの発光量が
多くなり、出力電圧が上昇した場合と同様な状態にな
り、第1のPWMパルス形成回路16aはPWMパルス
の幅を狭くする。これにより、第1のDC−DCコンバ
ータ1の出力電圧が低下し、この出力電流も減少し、ス
イッチ素子10a、10bの電流がバランスする。Due to the imbalance of the currents of the switch elements 10a and 10b, the voltage of the capacitor 26a of the first DC-DC converter 1 is changed to the second DC-DC converter 2.
When it becomes higher than the voltage of the capacitor 26b, the first capacitor 26a, the resistor 28a, the balance control terminals 32a and 32b, the resistor 28b, and the second capacitor 2a.
An electric current flows in the circuit composed of 6b. At this time, a current flows in the first resistor 28a in a direction opposite to that in the single operation, and a current flows in the second resistor 28b in the same direction as in the single operation. Since the reference signal in the first comparator 27a becomes lower than the voltage (detection voltage) of the capacitor 26a, the output of the first comparator 27a becomes low level. The output of the second comparator 27b is maintained at the high level as in the balance. First comparator 2
When the output of 7a goes low, diode 30a turns on and the current of light emitting diode 19a flows through it. As a result, the amount of light emitted from the light emitting diode 19a increases and the same state as when the output voltage rises is reached, and the first PWM pulse forming circuit 16a narrows the width of the PWM pulse. As a result, the output voltage of the first DC-DC converter 1 decreases, this output current also decreases, and the currents of the switch elements 10a and 10b are balanced.
【0014】[0014]
【発明が解決しようとする課題】図1の様に構成された
並列接続状態では、電流バランスをとるために、CTト
ランスから成る電流検出器21a、21bが必要にな
り、必然的に装置のコストの上昇を招いた。また、CT
トランスの電流検出器21a、21bの代りに電流検出
抵抗をスイッチ素子10a、10bに直列接続するか又
は整流平滑回路のコンデンサ13a、13bの出力ライ
ンに直列に接続する方式もあるが、この方式においても
電流検出用抵抗の他に電流検出用のオペアンプ等が必要
になってコスト高になるばかりでなく電流検出用抵抗に
よる電力損失のために効率の低下を招く。In the parallel connection state configured as shown in FIG. 1, current detectors 21a and 21b composed of CT transformers are necessary for balancing the currents, which inevitably results in cost of the device. Led to a rise. Also, CT
There is a method in which a current detection resistor is connected in series to the switch elements 10a and 10b instead of the current detectors 21a and 21b of the transformer or in series to the output lines of the capacitors 13a and 13b of the rectifying and smoothing circuit. In addition to the current detection resistor, an operational amplifier for current detection is required, which not only increases the cost but also lowers the efficiency due to the power loss due to the current detection resistor.
【0015】そこで、本発明の目的は電流バランスの制
御を簡単な回路によって達成することができる直流−直
流変換器(DC−DCコンバータ)の並列接続装置を提
供することにある。Therefore, an object of the present invention is to provide a parallel connection device of a DC-DC converter (DC-DC converter) capable of achieving control of current balance by a simple circuit.
【0016】[0016]
【課題を解決するための手段】上記目的を達成するため
の本発明は、直流電源の一端と他端との間に接続された
トランスの1次巻線とスイッチ素子との直列回路と、前
記トランスの1次巻線または2次巻線に接続された整流
平滑回路と、前記整流平滑回路の出力電圧を一定にする
ように前記スイッチ素子をオン・オフ制御するための制
御回路とをそれぞれ有する少なくとも第1及び第2の直
流−直流変換器を並列接続した装置において、前記第1
及び第2の直流−直流変換器の前記制御回路が相互に関
連付けられ、且つ前記第1及び第2の直流−直流変換器
の前記スイッチ素子に流れる電流をほぼ平衡させるため
に前記第1及び第2の直流−直流変換器の前記スイッチ
素子のオン・オフ制御信号が実質的に同一になるように
前記制御回路が構成されている直流−直流変換器の並列
接続装置に係わるものである。なお、請求項2に示すよ
うに、第1及び第2の直流−直流変換器のオン・オフ制
御信号の平均値信号に基づいて電流バランスの制御を行
うことが望ましい。The present invention for achieving the above object comprises a series circuit of a primary winding of a transformer and a switch element connected between one end and the other end of a DC power source, and A rectifying / smoothing circuit connected to the primary winding or the secondary winding of the transformer, and a control circuit for controlling ON / OFF of the switch element so as to keep the output voltage of the rectifying / smoothing circuit constant. In a device in which at least first and second DC-DC converters are connected in parallel, the first
And the control circuits of the second DC / DC converters are associated with each other, and the first and the first and second DC / DC converters are substantially balanced to balance the currents flowing through the switch elements of the first and second DC / DC converters. The present invention relates to a DC-DC converter parallel connection device in which the control circuit is configured so that the ON / OFF control signals of the switching elements of the DC-DC converter of No. 2 are substantially the same. As described in claim 2, it is desirable to control the current balance based on the average value signal of the ON / OFF control signals of the first and second DC-DC converters.
【0017】[0017]
【発明の作用及び効果】本発明においては、電流検出器
の出力に頼らないで、並列運転時のスイッチ素子の電流
を平衡させるための制御を実行することができる。従っ
て、回路構成が簡略化され且つ電力損失も少なくなる。According to the present invention, control for balancing the currents of the switch elements during parallel operation can be executed without depending on the output of the current detector. Therefore, the circuit configuration is simplified and the power loss is reduced.
【0018】[0018]
【実施例】次に、図4及び図5を参照して本発明の実施
例に係わるDC−DCコンバータの並列接続装置を説明
する。但し、図4において、図1及び図2と共通する部
分には同一の符号を付してその説明を省略する。DESCRIPTION OF THE PREFERRED EMBODIMENTS Next, a parallel connection device for a DC-DC converter according to an embodiment of the present invention will be described with reference to FIGS. However, in FIG. 4, portions common to FIGS. 1 and 2 are denoted by the same reference numerals, and description thereof will be omitted.
【0019】図1及び図2と図4との対比から明らかな
ように、図4の回路は、図1及び図2の電流検出器21
a、21bに相当するものを具備していない。この代り
にPWMパルス形成回路16a、16bの出力ラインに
平滑回路即ち平均値信号形成回路41a、41bが接続
されている。平均値信号形成回路41a、41bは抵抗
43a、43b、44a、44bとコンデンサ45a、
45bとから成り、図1及び図2のコンデンサ26a、
26bと同様な情報を含む平均値信号(平均電圧)を発
生する。即ち、平均値信号形成回路41a、41bは、
図5の前半分に示すようにPWMパルスの幅が広い時に
は点線で示すような高いレベルの平均値電圧を出力し、
図5の後半分に示すようにPWMパルスの幅が狭い時に
は点線で示すように低いレベルの平均値電圧を出力す
る。平均値信号形成回路41a、41bを構成するため
に、抵抗43a、43bと抵抗44a、44bとの直列
回路がPWMパルス形成回路16a、16bの出力ライ
ンとグランドとの間に接続され、抵抗44a、44bに
対して並列にコンデンサ45a、45bが接続されてい
る。平均値信号形成回路41a、41bの出力ラインは
コンパレータ27a、27bの負の入力端子に接続され
ている。コンパレータ27a、27bの出力端子はOR
ゲート用ダイオード46a、46bを介してPWMパル
ス形成回路16a、16bの入力端子に接続されてい
る。なお、ホトトランジスタ20a、20bとPWMパ
ルス形成回路16a、16bの入力端子との間にもOR
ゲート用ダイオード47a、47bが接続されている。
図4におけるその他の構成は図1及び図2と同一であ
る。As is clear from the comparison between FIGS. 1 and 2 and FIG. 4, the circuit of FIG.
It does not have the equivalent of a and 21b. Instead, smoothing circuits, that is, average value signal forming circuits 41a and 41b are connected to the output lines of the PWM pulse forming circuits 16a and 16b. The average value signal forming circuits 41a and 41b include resistors 43a, 43b, 44a and 44b and a capacitor 45a,
45b, and the capacitor 26a of FIG. 1 and FIG.
An average value signal (average voltage) containing the same information as 26b is generated. That is, the average value signal forming circuits 41a and 41b are
When the width of the PWM pulse is wide as shown in the first half of FIG. 5, a high level average value voltage as shown by the dotted line is output,
When the width of the PWM pulse is narrow as shown in the latter half of FIG. 5, a low level average value voltage is output as shown by the dotted line. In order to configure the average value signal forming circuits 41a and 41b, a series circuit of resistors 43a and 43b and resistors 44a and 44b is connected between the output lines of the PWM pulse forming circuits 16a and 16b and the ground, and the resistors 44a and Capacitors 45a and 45b are connected in parallel with 44b. The output lines of the average value signal forming circuits 41a and 41b are connected to the negative input terminals of the comparators 27a and 27b. The output terminals of the comparators 27a and 27b are OR
It is connected to the input terminals of the PWM pulse forming circuits 16a and 16b via the gate diodes 46a and 46b. An OR is provided between the phototransistors 20a and 20b and the input terminals of the PWM pulse forming circuits 16a and 16b.
The gate diodes 47a and 47b are connected.
Other configurations in FIG. 4 are the same as those in FIGS. 1 and 2.
【0020】[0020]
【動作】図4の並列接続装置の基本的動作は図1と同一
である。即ち、単独運転の場合はバランス制御端子32
a、32b間の接続が解かれるので、参照信号が高いレ
ベルになり、コンパレータ27a、27bの出力は図1
及び図2と同様に高レベルになり、ダイオード46a、
46bがオフになり、PWMパルス形成回路16a、1
6bはコンパレータ27a、27bと無関係に動作す
る。なお、単独運転時に基準電圧源18a、18bから
コンパレータ27a、27bに与えられる電圧は平均値
信号形成回路41a、41bの出力電圧よりも高い。[Operation] The basic operation of the parallel connection device of FIG. 4 is the same as that of FIG. That is, in the case of an independent operation, the balance control terminal 32
Since the connection between a and 32b is released, the reference signal becomes a high level, and the outputs of the comparators 27a and 27b are shown in FIG.
And becomes high level as in FIG. 2, and the diode 46a,
46b is turned off, the PWM pulse forming circuits 16a, 1
6b operates independently of the comparators 27a and 27b. The voltage applied to the comparators 27a and 27b from the reference voltage sources 18a and 18b during the isolated operation is higher than the output voltage of the average value signal forming circuits 41a and 41b.
【0021】図4におけるコンデンサ45a、45bの
電圧は図1及び図2のコンデンサ26a、26bの電圧
と同様にスイッチ素子10a、10bの電流に応じて変
化するので、電流がバランスしている時にはコンデンサ
45a、45bの電圧が同一となり、コンパレータ27
a、27bの出力は高レベルに保たれる。第1のDC−
DCコンバータ1のスイッチ素子10aの電流が例えば
第2のDC−DCコンバータ2のそれよりも大きくなっ
たと仮定すれば、図1の場合と同様に、コンデンサ45
a、抵抗28a、端子32a、32b、抵抗28b、コ
ンデンサ45bの回路に電流が流れる。この時抵抗28
aを流れる電流は図1の場合と同様に単独運転時と逆向
きになるので、第1のコンパレータ27aの参照信号が
コンデンサ45aの電圧よりも低くなり、コンパレータ
27aの出力が低レベルになり、ダイオード46bがオ
ンになり、PWMパルス形成回路16aの入力電圧が低
くなり、PWMパルスの幅が狭くなり、出力電圧が低下
し、出力電流も減少する。第2のPWMパルス形成回路
16bにおいてはパルス幅の修正動作が発生せず、第1
及び第2のPWMパルス形成回路16a、16bの出力
パルス幅が同一に近づき、出力電圧及び電流がバランス
する。Since the voltages of the capacitors 45a and 45b in FIG. 4 change in accordance with the currents of the switch elements 10a and 10b like the voltages of the capacitors 26a and 26b in FIGS. 1 and 2, the capacitors are balanced when the currents are balanced. Since the voltages of 45a and 45b become the same, the comparator 27
The outputs of a and 27b are kept at a high level. First DC-
Assuming that the current of the switch element 10a of the DC converter 1 becomes larger than that of the second DC-DC converter 2, for example, the capacitor 45 is similar to the case of FIG.
A current flows through the circuit of a, the resistor 28a, the terminals 32a and 32b, the resistor 28b, and the capacitor 45b. Resistance 28 at this time
As in the case of FIG. 1, the current flowing through a is in the opposite direction to that during islanding, so the reference signal of the first comparator 27a becomes lower than the voltage of the capacitor 45a, and the output of the comparator 27a becomes low level. The diode 46b is turned on, the input voltage of the PWM pulse forming circuit 16a is lowered, the width of the PWM pulse is narrowed, the output voltage is lowered, and the output current is also reduced. In the second PWM pulse forming circuit 16b, the pulse width correcting operation does not occur,
The output pulse widths of the second PWM pulse forming circuits 16a and 16b approach the same, and the output voltage and the current are balanced.
【0022】フライバック型のDC−DCコンバータに
おいて、同一の複数コンバータのチョークとしてのトラ
ンスを不連続モードで用いると、同一周波数の同一オン
幅で使用するかぎり、出力電流が同一となる。これは同
一のインダクタンスLに同一の電圧Eを同一の時間T印
加した場合の変化電流△Iは△I=E・T/Lと成り、
変化電流は同一となる。ここでの変化電流は出力電流と
比例関係にあるから、変化電流が等しければ出力電流も
等しく、出力電流が平衡することがわかる。従って、従
来必要としていた電流検出手段が不要となり、平衡運転
が可能となる。In the flyback type DC-DC converter, when the transformers as chokes of the same plurality of converters are used in the discontinuous mode, the output currents are the same as long as they are used with the same ON width of the same frequency. This is because the change current ΔI when the same voltage E is applied to the same inductance L for the same time T is ΔI = E · T / L,
The changing current is the same. Since the change current here is proportional to the output current, it can be seen that if the change currents are equal, the output currents are also equal and the output currents are balanced. Therefore, the current detecting means, which has been conventionally required, becomes unnecessary, and balanced operation becomes possible.
【0023】上述から明らかなように図4の装置は電流
検出器を持たないので、コストアップを招かず、また効
率低下を招かない。As is clear from the above, since the device of FIG. 4 does not have a current detector, it does not cause an increase in cost and a decrease in efficiency.
【0024】[0024]
【変形例】本発明は上述の実施例に限定されるものでな
く、例えば次の変形が可能なものである。 (1) DC−DCコンバータ1、2をフォワード型コ
ンバータに構成する場合においても実質的に出力電流を
バランスさせることができる。 (2) PWMパルス形成回路16a、16bを種々変
形することができる。 (3) 発光ダイオード19a、19bとホトトランジ
スタ20a、20bとから成るホトカプラを使用しない
で直接接続することもできる。 (4) 誤差増幅器17a、17bの入力段に出力電圧
検出用の分圧抵抗を設けることができる。 (5) 図4においてコンパレータ27a、27bの出
力を図1と同様に発光ダイオード19a、19bの前段
に与えることができる。 (6) 2次巻線11a、11bに整流平滑回路を接続
しないで、1次巻線9a、9bに昇圧又は降圧タップを
設けてここに接続することができる。MODIFICATION The present invention is not limited to the above-mentioned embodiments, and the following modifications are possible. (1) The output current can be substantially balanced even when the DC-DC converters 1 and 2 are configured as forward converters. (2) The PWM pulse forming circuits 16a and 16b can be variously modified. (3) The light-emitting diodes 19a and 19b and the phototransistors 20a and 20b may be directly connected without using a photocoupler. (4) A voltage dividing resistor for detecting the output voltage can be provided at the input stage of the error amplifiers 17a and 17b. (5) In FIG. 4, the outputs of the comparators 27a and 27b can be given to the preceding stage of the light emitting diodes 19a and 19b as in the case of FIG. (6) Without connecting a rectifying / smoothing circuit to the secondary windings 11a and 11b, it is possible to provide a step-up or step-down tap on the primary windings 9a and 9b and connect them here.
【図面の簡単な説明】[Brief description of drawings]
【図1】従来のDC−DCコンバータの並列接続装置を
示す回路図である。FIG. 1 is a circuit diagram showing a parallel connection device for a conventional DC-DC converter.
【図2】図1の第2のDC−DCコンバータを詳しく示
す回路図である。FIG. 2 is a circuit diagram showing in detail the second DC-DC converter of FIG.
【図3】図1及び図2のPWMパルス形成回路を示すブ
ロック図である。FIG. 3 is a block diagram showing the PWM pulse forming circuit of FIGS. 1 and 2.
【図4】本発明の実施例のDC−DCコンバータの並列
接続装置を示す回路図である。FIG. 4 is a circuit diagram showing a parallel connection device for a DC-DC converter according to an embodiment of the present invention.
【図5】図4の回路におけるPWMパルスのパルス幅の
変化と平均値信号形成回路の出力との関係を示す波形図
である。5 is a waveform chart showing the relationship between the change in the pulse width of the PWM pulse and the output of the average value signal forming circuit in the circuit of FIG.
1、2 第1及び第2のDC−DCコンバータ 41a、41b 平均値信号形成回路 1, 2 First and second DC-DC converters 41a, 41b Average value signal forming circuit
Claims (2)
たトランスの1次巻線とスイッチ素子との直列回路と、
前記トランスの1次巻線又は2次巻線に接続された整流
平滑回路と、前記整流平滑回路の出力電圧を一定にする
ように前記スイッチ素子をオン・オフ制御するための制
御回路とをそれぞれ有する少なくとも第1及び第2の直
流−直流変換器を並列接続した装置において、 前記第1及び第2の直流−直流変換器の前記制御回路が
相互に関連付けられ、且つ前記第1及び第2の直流−直
流変換器の前記スイッチ素子に流れる電流をほぼ平衡さ
せるために前記第1及び第2の直流−直流変換器の前記
スイッチ素子のオン・オフ制御信号が実質的に同一にな
るように前記制御回路が構成されていることを特徴とす
る直流−直流変換器の並列接続装置。1. A series circuit of a primary winding of a transformer and a switch element connected between one end and the other end of a DC power supply,
A rectifying / smoothing circuit connected to the primary winding or the secondary winding of the transformer, and a control circuit for controlling ON / OFF of the switching element so as to keep the output voltage of the rectifying / smoothing circuit constant. In a device having at least first and second DC-DC converters connected in parallel, the control circuits of the first and second DC-DC converters are associated with each other, and the first and second The ON / OFF control signals of the switch elements of the first and second DC-DC converters are substantially the same so as to substantially balance the currents flowing through the switch elements of the DC-DC converter. A parallel connection device for a DC-DC converter, wherein a control circuit is configured.
制御回路は、前記スイッチ素子を制御するためのPWM
パルスを形成するPWMパルス形成回路と、前記PWM
パルスの列の平均値を示す信号を形成するための平均値
信号形成回路と、参照信号発生手段と、前記平均値信号
形成回路の出力と前記参照信号発生手段の参照信号との
比較出力を発生する比較回路とをそれぞれ有し、前記第
1及び第2の直流−直流変換器の前記参照信号発生手段
は相互に関連付けられ、前記比較回路の出力が前記第1
及び第2の直流−直流変換器の前記スイッチ素子の制御
信号をバランスさせるように前記PWMパルス形成回路
に作用することを特徴とする請求項1記載の直流−直流
変換器の並列接続装置。2. The control circuit of the first and second DC-DC converters is a PWM for controlling the switch element.
PWM pulse forming circuit for forming a pulse, and the PWM
An average value signal forming circuit for forming a signal indicating the average value of the pulse train, a reference signal generating means, and a comparison output of the output of the average value signal forming circuit and the reference signal of the reference signal generating means. Respectively, the reference signal generating means of the first and second DC-DC converters are associated with each other, and the output of the comparison circuit is the first
2. The DC / DC converter parallel connection device according to claim 1, wherein the PWM pulse forming circuit operates so as to balance the control signals of the switching elements of the second DC / DC converter.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5220611A JP3000829B2 (en) | 1993-08-11 | 1993-08-11 | DC-DC converter parallel connection device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5220611A JP3000829B2 (en) | 1993-08-11 | 1993-08-11 | DC-DC converter parallel connection device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0759348A true JPH0759348A (en) | 1995-03-03 |
JP3000829B2 JP3000829B2 (en) | 2000-01-17 |
Family
ID=16753688
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5220611A Expired - Fee Related JP3000829B2 (en) | 1993-08-11 | 1993-08-11 | DC-DC converter parallel connection device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3000829B2 (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009089593A (en) * | 2007-09-28 | 2009-04-23 | Enphase Energy Inc | Method and apparatus for providing power conversion using interleaved flyback converter with automatic balancing |
JP2014099995A (en) * | 2012-11-14 | 2014-05-29 | Cosel Co Ltd | Switching power supply device and power supply system using the same |
US9325244B2 (en) | 2011-10-21 | 2016-04-26 | Denso Corporation | Power supply system |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2468120A1 (en) * | 2009-08-19 | 2012-06-27 | Showa Glove Co. | Work glove |
-
1993
- 1993-08-11 JP JP5220611A patent/JP3000829B2/en not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009089593A (en) * | 2007-09-28 | 2009-04-23 | Enphase Energy Inc | Method and apparatus for providing power conversion using interleaved flyback converter with automatic balancing |
US9325244B2 (en) | 2011-10-21 | 2016-04-26 | Denso Corporation | Power supply system |
JP2014099995A (en) * | 2012-11-14 | 2014-05-29 | Cosel Co Ltd | Switching power supply device and power supply system using the same |
Also Published As
Publication number | Publication date |
---|---|
JP3000829B2 (en) | 2000-01-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6269015B1 (en) | Power supply apparatus for ARC-utilizing apparatuses | |
US6845019B2 (en) | Flyback converter | |
US6091049A (en) | Power supply apparatus for use with arc utilizing device | |
US5633787A (en) | Switch-mode power supply with control of output supply voltage and overcurrent | |
JP2005300376A (en) | Voltage detection circuit, power supply device and semiconductor device | |
US6961255B2 (en) | Switching power supply using controlled negative feedback in series with a switching device and responsive to the voltage and/or current to a load | |
US7599197B2 (en) | Power supply apparatus | |
JP2001008452A (en) | Power supply device | |
CN111830424B (en) | Load state detection device | |
JP3494403B2 (en) | Switching power supply | |
JP3000829B2 (en) | DC-DC converter parallel connection device | |
TWM580684U (en) | Load status detecting device | |
JP2001016851A (en) | Switching power supply unit | |
JP6634940B2 (en) | Dimmable lighting device and lighting device | |
US6449176B1 (en) | Switching power supply having an operational amplifier control circuit | |
US20040169977A1 (en) | Overcurrent protection switched mode power supply | |
US5434769A (en) | Multi-phase adaptable AC-DC converter | |
JP3508092B2 (en) | Average value rectifier circuit and switching power supply circuit | |
JP2001178123A (en) | Stabilized dc power supply | |
JPH0654525A (en) | Dc/dc converter | |
JP3963095B2 (en) | Switching power supply | |
JPH0549258A (en) | Switching power supply | |
JPH04251558A (en) | Switching power supply | |
JP2894954B2 (en) | Multi-output power supply | |
JPH05252662A (en) | Switching power supply |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |