JPH0758688B2 - Method for forming compound semiconductor thin film - Google Patents

Method for forming compound semiconductor thin film

Info

Publication number
JPH0758688B2
JPH0758688B2 JP28010186A JP28010186A JPH0758688B2 JP H0758688 B2 JPH0758688 B2 JP H0758688B2 JP 28010186 A JP28010186 A JP 28010186A JP 28010186 A JP28010186 A JP 28010186A JP H0758688 B2 JPH0758688 B2 JP H0758688B2
Authority
JP
Japan
Prior art keywords
group
thin film
compound semiconductor
crystal
growth
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP28010186A
Other languages
Japanese (ja)
Other versions
JPS62222628A (en
Inventor
佳治 堀越
小林  直樹
英雄 杉浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP28010186A priority Critical patent/JPH0758688B2/en
Publication of JPS62222628A publication Critical patent/JPS62222628A/en
Publication of JPH0758688B2 publication Critical patent/JPH0758688B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 本発明は化合物半導体薄膜の形成方法に関する。更に詳
細には、結晶のエピタキシャル成長を利用した化合物半
導体薄膜の新規な形成方法に関する。
The present invention relates to a method for forming a compound semiconductor thin film. More specifically, it relates to a novel method for forming a compound semiconductor thin film using epitaxial growth of crystals.

従来の技術 半導体デバイスの最近の動向である超高速化、高機能化
等に最も適したものとして化合物半導体が注目されてい
る。
2. Description of the Related Art Compound semiconductors are attracting attention as the most suitable ones for the recent trend of semiconductor devices such as ultra-high speed and high functionality.

また、化合物半導体の中には、閃亜鉛鉱型結晶構造を維
持したまま種々の半導体混晶を人工的に形成できるもの
があり、異る半導体結晶間で格子整合をとることのでき
るヘテロ接合を実現することができる。そこで、これを
用いて変調ドーピングを利用した超高速電子デバイス、
LDを中心とする各種光デバイスなどが開発されている。
また、超格子構造のもつ新しい物理的性質を利用した新
デバイス、特にレーザやHEMTに代表される化合物半導体
素子の研究開発は近年急速な進歩をとげている。
In addition, there are some compound semiconductors that can artificially form various semiconductor mixed crystals while maintaining the zinc blende type crystal structure, and a heterojunction that can form a lattice match between different semiconductor crystals is formed. Can be realized. Therefore, using this, an ultrafast electronic device utilizing modulation doping,
Various optical devices such as LDs have been developed.
In recent years, research and development of new devices that utilize the new physical properties of superlattice structures, especially compound semiconductor devices such as lasers and HEMTs, have made rapid progress.

これらの素子は基板と、その上に多数積層された複雑な
組成の層をもつ薄膜とから構成される。この種の素子の
性能は薄膜中の構造、特に隣接層間のドーピングプロフ
ァイルの急峻性によって大きく左右されることが知られ
ている。従って、超格子構造を形成する上で重要な課題
は、 成長薄膜の厚さの制御性、 界面におけるドーピングプロファイルが急峻である
こと、 結晶欠陥を低減すること、 等である。このような課題を解決するために、エピタキ
シャル成長によるGaAs、AlGaAsなどの化合物半導体薄膜
の形成技術が、大面積GaAs/AlGaAs太陽電池や高性能な
電界効果トランジスタ、そのLSIおよびあるいは半導体
レーザ、EOICなどの作製を安価に行い得るものとして研
究が続いている。
These devices are composed of a substrate and a thin film having a large number of layers having a complicated composition laminated on the substrate. It is known that the performance of this type of device is greatly influenced by the structure in the thin film, especially the steepness of the doping profile between adjacent layers. Therefore, important issues in forming a superlattice structure are the controllability of the thickness of the grown thin film, the steep doping profile at the interface, and the reduction of crystal defects. In order to solve these problems, the technique of forming compound semiconductor thin films such as GaAs and AlGaAs by epitaxial growth is being used in large-area GaAs / AlGaAs solar cells, high-performance field effect transistors, their LSIs and / or semiconductor lasers, EOICs, etc. Research is continuing as to what can be manufactured at low cost.

発明が解決しようとする問題点 基板上に化合物半導体薄膜を形成する方法として、従来
から有機金属熱分解成長法(以下、MOCVDと記す)、分
子線エピタキシ法(以下、MBEと記す)等が知られてい
る。
Problems to be Solved by the Invention Conventional methods for forming a compound semiconductor thin film on a substrate include a metal organic thermal decomposition growth method (hereinafter referred to as MOCVD) and a molecular beam epitaxy method (hereinafter referred to as MBE). Has been.

有機金属熱分解気相成長法は例えばエッチ.エム.マナ
セヴイット(H.M.Manasevit)等の論文〔ジャーナル
オブ エレクトロケミカル ソサイエティー(J.Electr
ochem.Soc.),1973 120,569〕に示されている。この方
法は、有機金属化合物と水素化物キャリアガスとともに
加熱された基板上に輸送し、熱分解によって基板上に化
合物半導体薄膜を形成する方法である。
The metalorganic pyrolysis vapor deposition method is, for example, Etch. M. Papers such as HM Manasevit [Journal
Of Electrochemical Society (J. Electr
ochem.Soc.), 1973 120, 569]. This method is a method of transporting an organometallic compound and a hydride carrier gas onto a heated substrate, and forming a compound semiconductor thin film on the substrate by thermal decomposition.

しかしながら、有機金属分解気相成長では、基板表面に
形成される速度境界層を原料分子が拡散して成長が進行
するため、速度境界層の厚さの基板面内不均一が成長膜
厚の基板面内不均一につながり、基板面内の広い領域に
わたって単原子層の制御性を維持することは事実上不可
能であった。
However, in the metalorganic decomposition vapor deposition, since the raw material molecules diffuse in the velocity boundary layer formed on the surface of the substrate and the growth proceeds, the in-plane non-uniformity of the thickness of the velocity boundary layer is caused by the growth film thickness of the substrate. It was virtually impossible to maintain the controllability of the monoatomic layer over a wide area in the plane of the substrate, leading to in-plane non-uniformity.

一方、分子線エピタキシ法(以下、MBE)は、例えば、
エル.エル.チャン等(L.L.Chang etal.)がジャーナ
ル オブ ファキューム サイエンス テクノロジー
(J.Vac.Sci.Technol.),1973,10−5,11に発表している
ように、高真空中で蒸発した原料元素を、基板上に化合
物薄膜半導体薄膜として蒸着するものである。この方法
は、半島体や金属等を厚さ数十乃至数百オングストロー
ムの極薄膜として成長させるので、前述の如き人工的超
格子構造を実現し得るものとして注目されている。
On the other hand, the molecular beam epitaxy method (hereinafter, MBE) is, for example,
Elle. Elle. As published in Journal of Vacuum Science Technology (J.Vac.Sci.Technol.), 1973,10-5,11 by L. Chang et al., The raw material elements evaporated in a high vacuum are used as a substrate. A compound thin film semiconductor thin film is vapor-deposited thereon. In this method, a peninsular body, a metal, or the like is grown as an ultrathin film having a thickness of several tens to several hundreds of angstroms, and therefore, it is attracting attention as a material that can realize the artificial superlattice structure as described above.

また、最近のMBEの研究から、膜成長時の反射電子線回
折像を観測すると、電子線の反射強度が時間とともに周
期的に変動する現象が知られている。この光強度の変動
周期は、例えばGaAsが一層成長する際に要する時間に等
しいことが明らかとなっている。この振動の様子と膜の
成長課程との関係は応用物理、1985,54,698に記載され
ているが、簡単に説明しておく。
Also, from recent MBE research, it is known that when the reflected electron beam diffraction image during film growth is observed, the reflection intensity of the electron beam changes periodically with time. It has been clarified that the fluctuation period of the light intensity is equal to the time required for further growth of GaAs, for example. The relationship between the state of this vibration and the film growth process is described in Applied Physics, 1985, 54, 698, but a brief explanation will be given.

即ち、第8図はこの反射電子線強度の周期的な変動を示
すグラフであり、縦軸は回折像の光強度を、横軸は時間
を夫々表している。例えば、下地結晶にAsビームのみを
照射している状態では膜の表面は非常に平坦で、反射強
度は等しい。AsビームとGaビームとを共に照射すると下
地結晶上にGaAsが形成される。時間の経過と共にGaAsが
増加すると反射電子線強度が減少しはじめ、形成された
GaAs薄膜が表面の半分を覆った時光強度は極小となる。
更に成長が進むと反射電子線強度が増加しはじめ、GaAs
が全面を覆うに相当するGaが成長表面に供給された時に
極大となる。
That is, FIG. 8 is a graph showing the periodic fluctuation of the reflected electron beam intensity, the vertical axis represents the light intensity of the diffraction image, and the horizontal axis represents the time. For example, when the underlying crystal is irradiated with only the As beam, the surface of the film is very flat and the reflection intensity is the same. When both As beam and Ga beam are irradiated, GaAs is formed on the underlying crystal. When the amount of GaAs increased with the passage of time, the intensity of the reflected electron beam began to decrease and was formed.
When the GaAs thin film covers half of the surface, the light intensity becomes minimum.
As the growth progresses further, the intensity of the reflected electron beam begins to increase.
Is maximized when Ga corresponding to covering the entire surface is supplied to the growth surface.

しかし、第1層成長終了後の表面は、初期状態に比べて
原子的スケールでの平坦性は極めて悪く、これを反映し
てこの極大値は初期値に比べて著しく低い。更に成長を
つづけると、上記の極大(a,a′,a″・・・・)、極小
(b,b′,b″・・・・)がくり返されるが、表面の部分
的な凹凸は一層顕著になり、極大と極小との間の振幅は
しだいに小さくなる。
However, the flatness on the atomic scale of the surface after the growth of the first layer is extremely poor as compared with the initial state, and this maximum value is significantly lower than the initial value, reflecting this. As the growth continues, the maximum (a, a ′, a ″ ...) and the minimum (b, b ′, b ″ ...) are repeated, but the partial unevenness on the surface It becomes more pronounced and the amplitude between the maximum and the minimum becomes smaller and smaller.

そこで、MBE法においては成長中の反射電子線強度をモ
ニタし、強度の極大の時差でシャッタを操作することに
よって、成長層の厚さ厳密にコントロールする方法が提
案されている。
Therefore, in the MBE method, a method has been proposed in which the intensity of the backscattered electron beam during growth is monitored, and the thickness of the growth layer is strictly controlled by operating the shutter at the time difference of maximum intensity.

即ち、位相制御エピタキシー(Phase Lock Epitaxy)法
がそれである。この方法は、上記の反射電子線強度の周
期的変動を利用したものであり、ある材料例えばGaAsの
成長において極大点でGaの供給を停止し、続いて次の材
料、例えばAlAsの層を成長させるものであり、各層の厚
さを原子層のオーダでコントロールできることを特徴と
している。
That is, this is the phase control epitaxy method. This method utilizes the periodic fluctuation of the intensity of the backscattered electron beam described above, stopping the supply of Ga at the maximum point in the growth of a certain material such as GaAs, and then growing a layer of the next material such as AlAs. The feature is that the thickness of each layer can be controlled by the order of atomic layers.

しかしながら、一般に数十層成長度の表面における反射
電子線強度の極大値は、最初の反射電子線強度に比べて
非常に低く、したがって成長表面の凹凸ははなはだし
い。言い換えれば上記位相制御ピタキンでは層厚の制御
性はよいものの、ヘテロ界面の平たん性は従来のMBE法
に比べてあまり改善されていない。ところで多層成長し
た後、Gaの照射をストップすると反射電子線強度は増加
する。これは、Gaが表面を拡散して表面が平坦になるた
めであると考えられている。
However, in general, the maximum value of the intensity of backscattered electron beams on the surface having a growth rate of several tens of layers is much lower than the intensity of the backscattered electron beams at the beginning, and therefore the irregularities on the growth surface are significant. In other words, although the above-mentioned phase control Pitakin has good controllability of the layer thickness, the flatness of the hetero interface is not so much improved as compared with the conventional MBE method. By the way, when the Ga irradiation is stopped after the multi-layer growth, the intensity of the reflected electron beam increases. It is considered that this is because Ga diffuses on the surface and the surface becomes flat.

そこで、この原理を利用して一定量成長後成長を短時間
停止してヘテロ界面の平たん性を改善する方法が考えら
れた。しかしながら、数十ナノメートル以上の原子の膜
成長が終了した時点でシャッタを閉じた場合、反射電子
線強度が回復するまで、すなわち平坦性が回復するまで
に要する時間は数分〜10分以上であり、以下に述べるよ
うな問題が生じる。すなわち成長を停止している時間が
長くなると成長膜の表面が残留ガスに曝されるので、ガ
ス中に存在する水、炭素、一酸化炭素分子などが薄膜表
面に付着し、次の層が成長する際に膜内部にとりこまれ
る場合がある。このような不純物は膜の電気的・光学的
特性を著しく低下させることが知られており、この点で
ヘテロ界面の平たん性を改善するためのこの方法は極め
て不利である。
Then, using this principle, a method of improving the flatness of the hetero interface by stopping the growth after a certain amount of growth for a short time was considered. However, when the shutter is closed at the time when the film growth of atoms of several tens of nanometers or more is completed, the time required until the reflected electron beam intensity is restored, that is, the flatness is restored is several minutes to 10 minutes or more. There is a problem as described below. That is, when the growth is stopped for a long time, the surface of the grown film is exposed to residual gas, so that water, carbon, carbon monoxide molecules, etc. present in the gas adhere to the thin film surface, and the next layer grows. When doing, it may be trapped inside the membrane. It is known that such impurities significantly deteriorate the electrical and optical properties of the film, and in this respect, this method for improving the flatness of the hetero interface is extremely disadvantageous.

更に、特定の層のみドーピングを行うプレーナドーピン
グは各種素子作製に有効な方法として知られていが、プ
レーナドーピングの特質を最大限発揮させるためにはド
ープする面が極めて平坦であることが要求される。しか
し、位相制御エピタキシーでは多層積層した後の表面は
凹凸が激しく、これを除去する手段もないため、1層の
みに選択的にドーピングすることは困難である。この場
合、プレーナドーピングを行う前に十分な回復時間をと
ることにより平坦な原子面を得ることができるが、その
回復時間は極めて長いものが必要とされるのでカーボン
不純物などの吸着が発生し、特にn形ドーピングの効率
が大巾に低下するという問題が生じる。
Further, planar doping, in which only a specific layer is doped, is known as an effective method for manufacturing various devices, but it is required that the doping surface be extremely flat in order to maximize the characteristics of planar doping. . However, in phase control epitaxy, the surface after multi-layer stacking has severe irregularities, and there is no means for removing this, so it is difficult to selectively dope only one layer. In this case, it is possible to obtain a flat atomic surface by taking sufficient recovery time before performing planar doping, but since the recovery time is extremely long, adsorption of carbon impurities and the like occurs, In particular, there arises a problem that the efficiency of n-type doping is greatly reduced.

また、本発明者等は、特願昭60−185193号として、より
好ましいMEB法を提案している。
Further, the present inventors have proposed a more preferable MEB method as Japanese Patent Application No. 60-185193.

この方法は、基板上の各結晶薄膜成長操作を、成長薄膜
の反射電子像をモニタしつつ繰返し、反射電子線の強度
ピーク毎に薄膜成長操作を停止して反射電子線の強度が
初期値の少なくとも90%まで回復した時点で成長操作を
再開するという操作を特徴とするものである。これによ
って、従来問題となっていた各薄膜層間の界面の急峻
性、ドーパント濃度の急峻性あるいは多層膜形成時間の
短縮、成長薄膜の純化は大きく改善された。
In this method, each crystal thin film growth operation on the substrate is repeated while monitoring the backscattered electron image of the grown thin film, and the thin film growth operation is stopped at each intensity peak of the backscattered electron beam so that the intensity of the backscattered electron beam is at the initial value. It is characterized by the operation of restarting the growth operation when it has recovered to at least 90%. As a result, the sharpness of the interface between the thin film layers, the steepness of the dopant concentration, the shortening of the multilayer film formation time, and the purification of the grown thin film, which have been problems in the related art, have been greatly improved.

一方Si上へのIII−V族化合物半導体のエピタキシャル
成長は、電解効果トランジスタや太陽電池への応用上、
近年その重要性我拡大してきてている。この技術には基
本的に二つの課題がある。ひとつは、GaPという例外を
除いて、成長薄膜と下地結晶との格子定数に大きな差異
があることであり、もうひとつは成長薄膜と下地結晶と
の熱膨張係数が互いに大きく異ることである。
On the other hand, the epitaxial growth of III-V group compound semiconductors on Si is not suitable for field effect transistors and solar cells.
In recent years, its importance has expanded. There are basically two problems with this technology. One is that, with the exception of GaP, there is a large difference in the lattice constant between the grown thin film and the underlying crystal, and the other is that the thermal expansion coefficients of the grown thin film and the underlying crystal differ greatly from each other.

格子定数の相違は、界面近傍の化合物半導体側に生じる
ミスフィット転位の発生によって補償されるので、課題
は解消されるが、熱膨張係数の相違については補償する
ことが困難である。ところが、従来のエピタキシャル成
長を実施する方法では、成長温度が600℃〜800℃と比較
的高温になるために、第9図に示すように、成長したウ
エハが常温になったときに、エピタキシャル層の側に凹
形の反りを生じてしまう。尚、第9図は、Si基板111上
に形成されたGaAs薄膜112と、この両者の間のヘテロ界
面113を示している。
Since the difference in lattice constant is compensated by the occurrence of misfit dislocations on the compound semiconductor side near the interface, the problem is solved, but it is difficult to compensate for the difference in thermal expansion coefficient. However, in the conventional method of performing epitaxial growth, the growth temperature is relatively high at 600 ° C. to 800 ° C., and therefore, as shown in FIG. It causes a concave warp on the side. Note that FIG. 9 shows the GaAs thin film 112 formed on the Si substrate 111 and the hetero interface 113 between them.

第10図は、SiとGaAsの線膨張係数をグラフにして比較し
たものである。この図からも判るように、線膨張係数の
相違は、 Δα=(αGaAs−αSi)=3×10-6/K の程度である。
FIG. 10 is a graph comparing the linear expansion coefficients of Si and GaAs. As can be seen from this figure, the difference in linear expansion coefficient is about Δα = (α GaAs −α Si ) = 3 × 10 −6 / K.

いま、例えば厚さ200μmのSi基板上に700℃で5μmの
厚さのGaAs薄膜を形成したとすると、成長温度近傍で
は、前述のようなGaAs−Siのヘテロ界面のミスフィット
転位によって格子不整合に伴う歪は解消され、ウエハは
平坦になっている。
Now, assuming that a GaAs thin film having a thickness of 5 μm is formed at 700 ° C. on a Si substrate having a thickness of 200 μm, the lattice mismatch is caused by the misfit dislocations at the hetero interface of GaAs-Si near the growth temperature. Distortion due to is eliminated and the wafer is flat.

しかしながら、室温まで冷却するとSi基板とGaAsエピタ
キシャル層との間には0.2%に達する寸法差が発生し、
ウエハ内には大きな歪が発生する。この反りは、曲率R
が数メートル程度にまでなり、ウエハ径が大きな場合に
は基板に亀裂が発生してしまう。
However, when cooled to room temperature, a dimensional difference of up to 0.2% occurs between the Si substrate and the GaAs epitaxial layer,
Large distortion occurs in the wafer. This warp has a curvature R
Is about several meters, and if the wafer diameter is large, the substrate will crack.

この曲率のために、この構造をデバイスに応用する場合
に多くの問題を生じる。例えば、太陽電池を製作する場
合、大面積化が制約され、化合物半導体薄膜の形成にSi
基板を用いた意味が薄れてしまう。また、電解効果トラ
ンジスタの集積構造を作る場合にはフォトリソグラフの
必要が生じるが、反りのために微細なパターンが利用で
きず、集積度を上げることができない。
This curvature causes many problems when applying this structure to devices. For example, when manufacturing a solar cell, the increase in area is restricted, and Si is used to form a compound semiconductor thin film.
The meaning of using the substrate is diminished. Further, when an integrated structure of the field effect transistor is produced, a photolithography is required, but a fine pattern cannot be used due to the warp, and the degree of integration cannot be increased.

一方、上述の問題を解決する最も効果的な手段は成長温
度を低下することであるが、従来の成長技術では600℃
以上の温度が最低限必要であり、成長温度を低下すると
エピタキシャル層の結晶性が著しく劣化することが知ら
れている。即ち、良質の結晶を成長させるためには、下
地結晶の表面に供給された化合物半導体材料が、成長表
面上で均一に拡散されていることが必須である。しかし
ながら、成膜温度が低下すると、材料元素のマイグレー
トが急激に低下し、その結果表面に供給された材料が熱
力学的に安定な位置を占有できなくなり結晶生が劣化す
る。
On the other hand, the most effective way to solve the above-mentioned problem is to lower the growth temperature.
It is known that the above temperature is the minimum required, and that the crystallinity of the epitaxial layer is significantly deteriorated when the growth temperature is lowered. That is, in order to grow a good quality crystal, it is essential that the compound semiconductor material supplied to the surface of the underlying crystal is uniformly diffused on the growth surface. However, when the film forming temperature is lowered, the migration of the material element is drastically lowered, and as a result, the material supplied to the surface cannot occupy a thermodynamically stable position and the crystal growth is deteriorated.

GaAsを例にとって言えば、従来の分子線エピタキシ法
(MBE法)、有機金属気相成長法(MOCVD法)では、As安
定化条件下で結晶成長をおこなうため、表面に供給され
る物質はGa−As分子に近い形をしており、このような分
子の成長表面での移動能力はきわめて小さい。このため
この移動能力を上昇させるため高温での処理が必須とさ
れていた。
Taking GaAs as an example, in the conventional molecular beam epitaxy method (MBE method) and metal-organic vapor phase epitaxy method (MOCVD method), crystal growth is performed under As-stabilizing conditions, so the substance supplied to the surface is Ga. It has a shape close to that of the −As molecule, and the mobility of such molecules on the growth surface is extremely small. For this reason, treatment at high temperature is essential in order to increase this moving ability.

以上の如く、レーザやHEMTなどの素子を実現し得る化合
物半導体の有利な特徴を活かすには、いくつかの解決す
べき課題があった。
As described above, there are some problems to be solved in order to take advantage of the advantageous features of compound semiconductors that can realize devices such as lasers and HEMTs.

即ち、超格子構造を実現するためには単原子層程度の厚
さの層を多数積層する必要があるが、これらの素子の性
能は各層間の成分、組成の急峻性、ドーピング濃度の急
峻性等により決定付けられる。そこで、MBE法が注目さ
れ、この種の目的のために広く用いられてきたが、従来
提案されていた方法では、充分な効果を挙げられない場
合が多い。また、下地結晶と成長膜との熱膨張率差等に
起因する物理的な問題に対しても、従来の方法では基本
的な改善はなされていなかった。
That is, in order to realize a superlattice structure, it is necessary to stack a large number of layers having a thickness of about a monoatomic layer, but the performance of these elements is that the components between layers, the composition steepness, and the doping concentration steepness. Etc. Therefore, the MBE method has attracted attention and has been widely used for this kind of purpose, but the methods proposed hitherto cannot often give sufficient effects. Further, even with respect to a physical problem caused by a difference in coefficient of thermal expansion between the base crystal and the grown film, the conventional method has not been basically improved.

そこで、本発明は、上記従来法の諸欠点を解決し、原子
層レベルでより一層平坦かつ急峻な界面を有する超格子
構造を形成し得、且つ実用になる大面積の化合物半導体
薄膜を形成し得る新規な化合物半導体薄膜の形成方法を
提供することを目的としている。
Therefore, the present invention solves the above-mentioned drawbacks of the conventional method, can form a superlattice structure having an even flatter and steeper interface at the atomic layer level, and can form a practical large-area compound semiconductor thin film. It is an object of the present invention to provide a method for forming a novel compound semiconductor thin film to be obtained.

問題点を解決するための手段 即ち、本発明に従い、II族およびVI族の元素ビーム、あ
るいはIII族およびV族の元素ビームを、それぞれ下地
結晶表面に供給し、前記下地結晶上にII−VI族またはII
I−V族の化合物半導体薄膜を成長させる化合物半導体
薄膜の形成方法においてV族またはVI族元素が前記下地
結晶表面上で膜成長を生じるに必要な量に満たない供給
量で、V族またはVI族元素ビームを下地結晶表面に供給
する第1操作と、V族またはVI族元素が前記下地結晶表
面上で膜成長するに充分な供給量で、V族またはVI族元
素ビームを下地結晶表面に供給する第2操作と、II族ま
たはIII族元素が前記下地結晶表面上で膜成長するに充
分な供給量で、II族またはIII族元素ビームを下地結晶
表面に供給する第3操作と、を含み、前記第1操作を薄
膜形成処理の全期間を通じて定常的に行いながら、前記
第2操作と前記第3操作とを交互に行ってII−VI族また
はIII−V族の化合物半導体薄膜を下地結晶上に形成す
ることを特徴とする化合物半導体薄膜の形成方法が提供
される。
Means for Solving the Problems That is, according to the present invention, group II and VI element beams or group III and V element beams are supplied to the surface of the underlayer crystal, respectively, and II-VI is formed on the underlayer crystal. Tribe or II
In the method of forming a compound semiconductor thin film for growing a compound semiconductor thin film of group IV, a group V or VI element is supplied in an amount less than the amount necessary to cause film growth on the surface of the underlying crystal, and the group V or VI element is supplied. The first operation for supplying the group V element beam to the underlying crystal surface, and the group V or VI element beam to the underlying crystal surface with a sufficient supply amount of the group V or VI element to grow the film on the underlying crystal surface. A second operation of supplying, and a third operation of supplying a group II or group III element beam to the surface of the underlayer crystal in a supply amount sufficient for film growth of the group II or group III element on the surface of the underlayer crystal. The second operation and the third operation are alternately performed while the first operation is constantly performed throughout the thin film formation process, and the II-VI group or III-V group compound semiconductor thin film is used as a base. Compound semiconductors characterized by being formed on crystals The thin film forming method is provided.

本発明の方法は、化合物半導体全般に応用でき、界面の
急峻な原子層レベルの厚さの薄膜からなる化合物半導体
の多層薄膜を効率良く量産することができる。また、材
料元素が、高い解離圧平衡蒸気圧を有する成分を含む場
合でも、その成分の抜け等に起因する欠陥を生じること
がない。
INDUSTRIAL APPLICABILITY The method of the present invention can be applied to compound semiconductors in general, and can efficiently mass-produce a compound semiconductor multilayer thin film including a thin film having an atomic layer level with a sharp interface. Further, even when the material element contains a component having a high dissociation pressure equilibrium vapor pressure, no defect due to loss of the component or the like is caused.

上記本発明の方法において、III族またはII族元素ビー
ムとしては種類の異る複数の成分元素ビームを同時に、
または交互に基板上に供給し、混晶またはヘテロ接合構
造の、あるいはこれらを含む多層薄膜を形成することも
可能である。
In the method of the present invention, a plurality of component element beams of different types as the group III or group II element beam are simultaneously given,
Alternatively, it is also possible to alternately supply them on the substrate to form a multi-layered thin film having a mixed crystal or a heterojunction structure, or including them.

作用 前述のように、超格子構造の形成を行う場合に特に問題
となるのは、各隣接成長層間の界面における原子の寸法
での平坦性、ドーピングプロファイルの急峻性あるいは
各層間の組成急峻性の確保並びに上記界面における欠陥
発生の防止にある。そのためには各層毎の成長薄膜表面
の平坦性を確保すること並びに成長中の薄膜からの高解
離蒸気圧成分の抜けを防止することが重要である。
Action As described above, when forming a superlattice structure, a particular problem is the flatness of the atomic dimensions at the interface between adjacent growth layers, the steepness of the doping profile, or the composition steepness between the layers. This is to secure and prevent the occurrence of defects at the interface. For that purpose, it is important to secure the flatness of the surface of the grown thin film for each layer and prevent the escape of the high dissociation vapor pressure component from the growing thin film.

そこで、本発明の方法では、高解離平衡蒸気圧成分を定
常的に供給して、成長中における該成分の抜けを防止し
ながら、原料元素の原子ビームを交互に基板上に照射す
ることで上記問題を解決した。
Therefore, in the method of the present invention, the high dissociation equilibrium vapor pressure component is constantly supplied to prevent the escape of the component during the growth, and the atomic beam of the source element is alternately irradiated onto the substrate, thereby Solved the problem.

即ち、例えば、GaAs膜の成長の場合、Gaの供給がない場
合は、Asはある平均滞留時間だけ基板表面上に滞在し、
再蒸発するという変化を繰返すが、Gaが入射されると、
AsとGaが反応して膜形成が起こる。そこで、Ga供給時に
は、成長表面からのAs抜けを抑制する程度の少量のAsビ
ームのみを供給する。従って、成長表面に到達したGa原
子がAs原子と反応してGaAsとなる確率は極めて少なく、
Ga原子は成長表面を十分に拡散する。一方、少量のAs原
子の供給により、As空孔の発生が抑制されるので、不純
物が取り込まれにくい。
That is, for example, in the case of GaAs film growth, if Ga is not supplied, As stays on the substrate surface for a certain average residence time,
The change of re-evaporation is repeated, but when Ga is incident,
As and Ga react to form a film. Therefore, at the time of supplying Ga, only a small amount of As beam that suppresses As loss from the growth surface is supplied. Therefore, the probability that Ga atoms that reach the growth surface will react with As atoms to become GaAs,
Ga atoms diffuse well on the growth surface. On the other hand, the supply of a small amount of As atoms suppresses the generation of As vacancies, so that impurities are less likely to be incorporated.

続いて、Ga原子の供給を停止し、薄膜成長に必要な量の
As原子を供給することにより、成長表面に付着して拡散
したGa原子と供給されたAs原子が反応してGaAs薄膜を形
成する。
Subsequently, the supply of Ga atoms was stopped, and the amount of Ga required for thin film growth was
By supplying As atoms, the Ga atoms attached to the growth surface and diffused react with the supplied As atoms to form a GaAs thin film.

かくして、従来の方法に比べて原子層レベルで平坦で、
純度の高い成長層が得られるようになった。
Thus, it is flat at the atomic layer level compared to the conventional method,
A highly pure growth layer can be obtained.

また、GaAsの成長を例にとってすでに述べたように従来
技術(MBE、MOCVD)において成長温度を低下させると、
成長表面に供給されるGa−As分子の移動能力が急激に減
少するため、結晶品質は著しく劣化する。
In addition, when the growth temperature is lowered in the conventional technology (MBE, MOCVD) as described above using the growth of GaAs as an example,
The crystal quality is significantly deteriorated because the mobility of Ga-As molecules supplied to the growth surface is sharply reduced.

ところが、本発明者等は、成長表面におけるGaAs分子の
表面移動に比べ、Ga原子の表面移動の速度が200倍以上
速いことを見出した。即ち、本発明はこの知見に基くも
のであり、成長表面にGaとAsを時間的に交互に供給する
ことによってGa原子の表面移動を促進し、低温成長を可
能としたものである。
However, the present inventors have found that the surface movement speed of Ga atoms is 200 times or more faster than the surface movement of GaAs molecules on the growth surface. That is, the present invention is based on this finding and promotes surface migration of Ga atoms by alternately supplying Ga and As to the growth surface over time, thereby enabling low temperature growth.

Ga原子の表面移動速度が、例えば700℃におけるGaAs分
子の移動速度と同程度となるのは成長温度が100℃程度
の時である。従って、本発明の方法に従えば、GaAsの成
長温度は原理的には100℃程度まで低減することができ
る。また、後述のように、実際にSi基板上に適用して、
150℃の成長温度まで良質な化合物半導体薄膜の成長を
実施できた。
The surface moving speed of Ga atoms becomes similar to the moving speed of GaAs molecules at 700 ° C., for example, when the growth temperature is about 100 ° C. Therefore, according to the method of the present invention, the growth temperature of GaAs can be reduced to about 100 ° C. in principle. Also, as described later, by actually applying it on the Si substrate,
We were able to grow high-quality compound semiconductor thin films up to a growth temperature of 150 ° C.

実施例 以下に、図面を参照して本発明をより具体的に詳述する
が、以下に示すものは本発明の一実施例に過ぎず、本発
明の技術的範囲を何等制限するものではない。
EXAMPLES Hereinafter, the present invention will be described in more detail with reference to the drawings. However, the following are merely examples of the present invention, and do not limit the technical scope of the present invention. .

実施例I 第1図は、本発明の方法の一実施例における装置の構成
を概略的に示す図である。
Example I FIG. 1 is a diagram schematically showing the configuration of an apparatus in one example of the method of the present invention.

同図に示すように、真空容器1の略中央には、下地結晶
として基板5を保持する基板ホルダ6が設置されてい
る。また、この基板ホルダ6は、加熱手段とその加熱手
段に接続された温度調節器24に接続されており、保持し
た基板を所定の温度に保持する機能を有している。
As shown in the figure, a substrate holder 6 for holding a substrate 5 as a base crystal is installed at a substantially center of the vacuum container 1. Further, the substrate holder 6 is connected to a heating means and a temperature controller 24 connected to the heating means, and has a function of holding the held substrate at a predetermined temperature.

また、真空チャンバ1の基板5と対向する側壁に開口を
持つ分子線源3−1乃至3−4が設けられている。分子
線源3−1乃至3−4は、それぞれAs、Ga、Al、Asを供
給することのできるセルであり、セル3−1以外のセル
には外部から開閉を制御することのできるシャッタ4が
設けられている。
Further, molecular beam sources 3-1 to 3-4 having openings on the side wall of the vacuum chamber 1 facing the substrate 5 are provided. The molecular beam sources 3-1 to 3-4 are cells capable of supplying As, Ga, Al, and As, respectively, and the cells other than the cell 3-1 can be controlled to open / close from the outside by a shutter 4. Is provided.

また、本実施例では、これらMBE装置の動作をモニタす
るために、基板5の表面に2〜3°の角度で電子線を照
射し、その反射を測定するための手段が設けられてい
る。測定手段は、反射電子線を受ける蛍光スクリーン8
と、スクリーン8の蛍光パターンを観測するテレビカメ
ラ9と、更にこのテレビカメラ9の得た情報を目視でき
るように設けたCRTモニタ10とから構成されている。
Further, in the present embodiment, in order to monitor the operation of these MBE devices, means for irradiating the surface of the substrate 5 with an electron beam at an angle of 2 to 3 and measuring the reflection thereof is provided. The measuring means is a fluorescent screen 8 which receives a reflected electron beam.
A television camera 9 for observing the fluorescence pattern on the screen 8 and a CRT monitor 10 for visually observing the information obtained by the television camera 9.

更に、後述する自動制御等のために、このCRTモニタ10
の出力を観測する太陽電池21とこの太陽電池21から得た
情報によって、シャッタコントローラ23を介して前述の
シャッタ4の開閉を制御するコンピュータ22を設けた。
尚、このコンピュータ22は、前述の温度調節器24の制御
にも関与している。2はイオンポンプなどの超高真空ポ
ンプである。
Furthermore, this CRT monitor 10 is used for automatic control and the like described later.
A solar cell 21 for observing the output of the computer and a computer 22 for controlling the opening and closing of the shutter 4 described above are provided via a shutter controller 23 based on information obtained from the solar cell 21.
The computer 22 is also involved in controlling the temperature controller 24 described above. 2 is an ultrahigh vacuum pump such as an ion pump.

上記制御系によるシャッタの開閉は、薄膜成長中の反射
電子線回折像をモニタしつつ実施することもできるが、
電子ビームの照射により成長薄膜が損傷を受けることが
あり、従って実際には予め反射電子線回折によるモニタ
を行いつつ予備実験を行い、添付第2図または第4図に
示すような目的とする層構成の多数膜につきタイムチャ
ートを求めてコンピュータ22に入力しておき、これに応
じて分子線源3のシャッタ4の開閉を自動的に行い、目
的とする膜構成の超格子、多層膜を得ることが好まし
い。
The opening and closing of the shutter by the control system can be performed while monitoring the backscattered electron diffraction image during thin film growth,
The grown thin film may be damaged by electron beam irradiation. Therefore, actually, a preliminary experiment is performed while monitoring by reflection electron beam diffraction in advance, and the target layer as shown in FIG. 2 or FIG. 4 is attached. A time chart is obtained for a large number of films of the configuration and input to the computer 22, and the shutter 4 of the molecular beam source 3 is automatically opened / closed in accordance with the time chart to obtain a superlattice or a multilayer film having a desired film configuration. It is preferable.

また、ドーピングが必要な場合には更に別の分子線源を
設けシャッタを開閉することによって、所定の層内に選
択ドーピングすることができる。本発明によれば、層間
界面の急峻性、表面の平坦性が保証されるのでドーパン
トの濃度の急峻性を十分に確保できる。
When doping is required, another molecular beam source is provided and the shutter is opened / closed, whereby selective doping can be performed in a predetermined layer. According to the present invention, since the steepness of the interlayer interface and the flatness of the surface are guaranteed, the steepness of the dopant concentration can be sufficiently ensured.

第1図に示したような4つの分子源を備えた本発明の装
置を用いて、本発明の方法に従い、GaAs基板上にGaAs薄
膜層およびGaAs/AlAs超格子を作製した。
A GaAs thin film layer and a GaAs / AlAs superlattice were formed on a GaAs substrate according to the method of the present invention by using the apparatus of the present invention provided with four molecular sources as shown in FIG.

第2図(a)乃至(c)は、第1図に示した上述の装置
を用いて、基板5上にGaAs薄膜を形成する場合の各分子
線源の制御を示すものであり、第2図(a)はAsセル3
−1の制御を、第2図(b)はGaセル3−2の制御を、
第2図(c)はAsセル3−4の制御をそれぞれ示してい
る。
2 (a) to 2 (c) show control of each molecular beam source when a GaAs thin film is formed on the substrate 5 using the apparatus shown in FIG. Figure (a) shows As cell 3
-1 control, FIG. 2 (b) controls the Ga cell 3-2,
FIG. 2 (c) shows the control of the As cell 3-4, respectively.

まず、真空容器1内の圧力をイオンポンプ2で10-10Tor
r以下の超高真空に排気した後、約630℃に加熱した上記
GaAs基板5に対して、第2図(a)に示すように、Asセ
ル3−1からAsビームの照射を開始し、成膜操作中定常
的に照射した。Asビームの強度は約0.5×1014個/cm2
secに設定した。尚、この強度では、AsビームはGaAs薄
膜の成長には寄与しないが、成長したGaAs結晶層からの
As抜けを効果的に抑制する。
First, the pressure inside the vacuum container 1 is adjusted to 10 -10 Tor by the ion pump 2.
After evacuating to an ultra-high vacuum of r or less, heating to about 630 ° C above
As shown in FIG. 2A, the GaAs substrate 5 was irradiated with the As beam from the As cell 3-1 and was constantly irradiated during the film forming operation. The intensity of As beam is about 0.5 × 10 14 / cm 2 ·
Set to sec. At this intensity, the As beam does not contribute to the growth of the GaAs thin film, but the As beam does not contribute to the growth of the GaAs crystal layer.
As effectively suppresses omission.

次いで、第2図(b)および(c)に示すようなタイム
チャートに従ってシャッタ4を開閉し、分子線源3−2
からGaビーム(第2図(b))を、分子線源3−4から
Aaビーム(第2図(c))を、基板5に照射してGaAs薄
膜を成長させた。
Then, the shutter 4 is opened and closed according to the time charts shown in FIGS. 2B and 2C, and the molecular beam source 3-2
Ga beam (Fig. 2 (b)) from the molecular beam source 3-4
The substrate 5 was irradiated with an Aa beam (FIG. 2 (c)) to grow a GaAs thin film.

一方、上記の分子ビームに対してほぼ垂直の方向から約
10KeVに加速された電子ビームを膜面に対し2〜3°の
角度で照射し、電子回折されたパターンを蛍光スクリー
ン8で受けた。このパターンをテレビカメラ9で撮影し
てCRTモニタ10に写した。更に、このCRTモニタ10の光強
度を太陽電池21によって検出し、出力をプロットした結
果を第3図に示す。
On the other hand, from the direction almost perpendicular to the above molecular beam,
An electron beam accelerated to 10 KeV was irradiated to the film surface at an angle of 2 to 3 °, and the electron diffraction pattern was received by the fluorescent screen 8. This pattern was photographed by the TV camera 9 and was photographed on the CRT monitor 10. Further, the light intensity of the CRT monitor 10 is detected by the solar cell 21, and the output is plotted. The results are shown in FIG.

第3図を、第2図と併せて検討すると、分子線源3−2
のGaビームの照射を開始すると反射電子線強度は急激に
低下している。次に、Gaビームの照射を停止して分子線
源3−4からAsビームの照射を開始すると、反射電子線
強度は成長開始の位置まで回復する。
Considering FIG. 3 together with FIG. 2, the molecular beam source 3-2
The intensity of the backscattered electron beam drops sharply when the irradiation of Ga beam is started. Next, when the irradiation of the Ga beam is stopped and the irradiation of the As beam is started from the molecular beam source 3-4, the intensity of the reflected electron beam is restored to the position where the growth started.

次に、GaAs/AlAs超格子の形成を、第4図に示すような
タイムチャートに従って同じ装置を操作することによっ
て実施した。尚、セル3−3はAlビームの照射に用い、
第4図(a)はAsはセル3−1の制御を、第4図(b)
はGaセル3−2の制御を、第4図(c)はAlセル3−3
の制御を、第4図(d)はAsセル3−4の制御を示して
いる。
The formation of GaAs / AlAs superlattice was then carried out by operating the same device according to the time chart as shown in FIG. In addition, the cell 3-3 is used for irradiation of the Al beam,
FIG. 4 (a) shows As controlling the cell 3-1 and FIG. 4 (b).
Is for controlling the Ga cell 3-2, and FIG. 4 (c) is for the Al cell 3-3.
4 (d) shows the control of the As cell 3-4.

即ち、前述のGaAs薄膜の形成と同様に、セル3−1から
はAsビームを定常的に照射しながら、まずセル3−2に
よりGaビームを照射する。続いてセル3−4によって、
高強度のAsビームによって基板5上にGaAs薄膜を形成す
る。次に、セル3−3によってAlビームを照射した後、
セル3−4によって再び充分な強度のAsビームを照射し
てAlAs薄膜を形成する。
That is, as in the case of forming the GaAs thin film described above, the Ga beam is first irradiated from the cell 3-2 while the As beam is constantly irradiated from the cell 3-1. Then, by cell 3-4,
A GaAs thin film is formed on the substrate 5 with a high intensity As beam. Next, after irradiating the Al beam with the cell 3-3,
The cell 3-4 again irradiates an As beam having sufficient intensity to form an AlAs thin film.

このような手順を繰返して作製した超格子と位相制御エ
ピタキシー法で作製したものについてフォトルミネッセ
ンスを比較すると、後者では欠陥に起因するピークが多
数見られたのに対し、前者ではそれらのピークの数が激
減すると共に残ったピークについてはそのピーク高さが
大巾に減少していることがわかった。
Comparing the photoluminescence of the superlattice prepared by repeating this procedure and the one prepared by the phase-controlled epitaxy method, many peaks due to defects were observed in the latter, while the number of those peaks was found in the former. It was found that the peak height of the remaining peaks was drastically reduced as the peak value was drastically reduced.

また、こうして得たタイムチャートに従って自動的にシ
ャッタの開閉を行って同様な薄膜を形成し、得られた薄
膜につきフォトルミネッセンス測定を実施したところ、
上記同様な優れた効果が略完全に再現されていることが
わかった。
In addition, according to the time chart obtained in this way, the shutter is automatically opened and closed to form a similar thin film, and the photoluminescence measurement is performed on the obtained thin film.
It was found that the same excellent effect as above was almost completely reproduced.

また、同様の方法をZnS、ZnSeなどのII−VI族化合物半
導体薄膜の形成にも適用したが、前記と同様に従来の方
法に比べ、得られる薄膜層の光学特性は著しく改善され
ることが確認された。
Further, the same method was also applied to the formation of II-VI group compound semiconductor thin films such as ZnS and ZnSe, but similarly to the conventional method, the optical characteristics of the obtained thin film layer are significantly improved as described above. confirmed.

尚、定常的に照射するV族あるいはVI族元素のビームが
有効にV族あるいはVI族元素の“抜け”を防止するに
は、少なくとも下地結晶のV族またはVI族元素の平衡解
離蒸気圧よりも高く、その10倍以下の範囲と定められ
る。例えば、700℃のGaAs薄膜についていえば0.5×1014
個cm2・sec〜5×1014個cm2・secとする必要がある。
In addition, in order to prevent the beam of the V or VI element that is steadily irradiated from effectively "leaving" the V or VI element, at least the equilibrium dissociation vapor pressure of the V or VI element of the underlying crystal It is also high, and is set to be less than 10 times that range. For example, for a GaAs thin film at 700 ° C, 0.5 × 10 14
Is required to be pieces cm 2 · sec~5 × 10 14 atoms cm 2 · sec.

一方第2のビーム強度はこの値よりも大きな強度で照射
しなければならない。尚、第2のビーム強度も、高すぎ
る場合には欠陥密度が増大するため、例えばGaAsでは上
限は3×1015個/cm2・sec程度であり、化合物半導体全
般に、15×1014個/cm2・sec程度を上限とすることが好
ましい。
On the other hand, the second beam intensity must be emitted with an intensity higher than this value. The second beam intensity, since the defect density increases when too high, the upper limit in the example GaAs is 3 × 10 15 pieces / cm 2 · about sec, the compound semiconductor in general, 15 × 10 14 pieces It is preferable that the upper limit is about / cm 2 · sec.

なお、上記実施例においては、Asセル3−1から定常的
にAsビームを供給しているが、Asビームの供給をAsセル
3−1にのみとし、そのシャッタを閉じてもAsビームが
まわり込み等によりもれる構造にしておけば下地結晶表
面上で膜成を生ずるに必要な量に満たないAs元素が供給
されるので、このような構造のAsセルシャッタを用いて
もよい。
Although the As beam is constantly supplied from the As cell 3-1 in the above embodiment, the As beam is supplied only to the As cell 3-1 and the As beam is rotated even if the shutter is closed. If a structure that causes leakage is provided, the As element is supplied in an amount less than that required to form a film on the surface of the underlying crystal, so an As cell shutter having such a structure may be used.

実施例2 第1の実施例では、本発明の方法を、従来の分子線エピ
タキシ法と略同様の温度下で実施したが、本実施例で
は、本発明のもうひとつの特徴である低温下での化合物
半導体薄膜の形成を実施した。即ち、、以下の実施例で
は、100℃〜400℃という低温でSi基板上にGaAs/AlAs薄
膜を形成した。
Example 2 In the first example, the method of the present invention was carried out at a temperature substantially similar to that of the conventional molecular beam epitaxy method. However, in the present example, under the low temperature which is another feature of the present invention. The compound semiconductor thin film was formed. That is, in the following examples, a GaAs / AlAs thin film was formed on a Si substrate at a low temperature of 100 ° C to 400 ° C.

第5図は、本発明を分子線エピタキシ法(MBE法)に応
用した場合の装置の構成を概略的に示すものである。即
ち、この装置は、一般的なMBE装置と同様の構成を有し
ており、2基の超高真空ポンプ14−1、14−2を備えた
高真空チャンバ11内に収容された液体チッソシュラウド
12の内部に対して原料元素ビームを照射することのでき
る3基の分子線セル13−1、13−2、13−3を備えてい
る。ここでは、セル13−1がAsビームを、セル13−2が
Gaビームを、セル13−3がAlビームを供給するように構
成している。また、各分子線セル13−1、13−2、13−
3はビームの照射を断続するために独立して制御される
シャッタ18を各々備えている。また、下地結晶となる基
板17は、加熱手段を備えた基板ホルダ16によってチッソ
シュラウド12内に支持されている。
FIG. 5 schematically shows the configuration of an apparatus when the present invention is applied to the molecular beam epitaxy method (MBE method). That is, this device has the same structure as a general MBE device, and is a liquid chisso shroud housed in a high vacuum chamber 11 equipped with two ultra-high vacuum pumps 14-1 and 14-2.
The inside of 12 is provided with three molecular beam cells 13-1, 13-2 and 13-3 capable of irradiating the source element beam. Here, cell 13-1 is the As beam and cell 13-2 is the
The Ga beam is configured so that the cell 13-3 supplies the Al beam. In addition, each molecular beam cell 13-1, 13-2, 13-
Each of the shutters 3 is provided with a shutter 18 that is independently controlled to interrupt the irradiation of the beam. Further, the substrate 17, which is the base crystal, is supported in the chisso shroud 12 by the substrate holder 16 having a heating means.

Si基板17の表面酸化膜を除去した後、基板ホルダ16に固
定して、超高真空ポンプ14−1、14−2によってチッソ
シュラウド12内を5×10-8Torr〜1×10-7Torr程度まで
排気した。また、同時に、Si基板17を100〜400℃の適当
な温度に加熱した。
After removing the surface oxide film of the Si substrate 17, the Si substrate 17 is fixed to the substrate holder 16 and the inside of the chisso shroud 12 is 5 × 10 −8 Torr to 1 × 10 −7 Torr by the ultra-high vacuum pumps 14-1 and 14-2. Exhausted to a degree. At the same time, the Si substrate 17 was heated to an appropriate temperature of 100 to 400 ° C.

続いて、Ga原子が閃亜鉛鉱形結晶構造の原子配位則にし
たがって基板結晶上に一原子層を形成するに必要な原子
数、すなわち成長面が〔001〕面の場合6.4×1014個/cm
2の原子を供給した。
Next, the number of Ga atoms required to form one atomic layer on the substrate crystal according to the atomic coordination rule of the zinc blende crystal structure, that is, 6.4 × 10 14 when the growth surface is the [001] surface. /cm
Supplied 2 atoms.

次に、Ga原子の供給を停止し、高い強度のAsビームを基
板上に照射した。このときの真空度は、基板温度400℃
では1〜2×10-6Torr、100℃では0.5〜1×10-6Torr程
度とする。
Next, the supply of Ga atoms was stopped, and the substrate was irradiated with a high intensity As beam. The degree of vacuum at this time is a substrate temperature of 400 ° C.
1 to 2 × 10 −6 Torr, and at 100 ° C., 0.5 to 1 × 10 −6 Torr.

前述のGaビームと反応するだけのAsビームを供給したな
らば、Asビームの強度を低下して、基板上に形成された
GaAs薄膜のAs抜けが生じない程度の強度とする一方、II
I族元素として、今度はAlビームを、Al原子が基板結晶
上に一原子層を形成するに必要な原子数だけ供給した。
この後、Asビームの強度を増加する操作から先は、既に
述べた通りである。
If an As beam that reacts with the Ga beam described above is supplied, the intensity of the As beam will be reduced and it will be formed on the substrate.
While the strength should be such that As does not escape from the GaAs thin film, II
As a group I element, Al beams were supplied as many times as the number of atoms required for Al atoms to form one atomic layer on the substrate crystal.
After that, the operation from increasing the intensity of the As beam is as described above.

このような操作を繰返すことにより、GaAs(またはAlA
s)の成長をおこなうが、Ga(またはAl)の供給時に
は、膜形成に寄与しない量のAsを供給するので、成長表
面ではGa(またはAl)原子が高速で移動でき、均一な薄
膜の低温成長が実現される。
By repeating such operations, GaAs (or AlA
s) is grown, but when Ga (or Al) is supplied, the amount of As that does not contribute to film formation is supplied, so Ga (or Al) atoms can move at high speed on the growth surface, and a uniform thin film at low temperature can be obtained. Growth is realized.

第6図(a)および(c)は、上述の操作におけるビー
ム供給のタイミングを示したものである。
FIGS. 6 (a) and 6 (c) show the timing of beam supply in the above operation.

第6図(a)はAsセル14−1のビーム供給量を、第6図
(b)はGaセル14−2のビーム供給量を、第6図(c)
はAlセル14−3のビーム供給量を、それぞれ示してい
る。
FIG. 6 (a) shows the beam supply amount of the As cell 14-1, and FIG. 6 (b) shows the beam supply amount of the Ga cell 14-2.
Indicates the beam supply amount of the Al cell 14-3.

尚、III族元素、即ちこの場合はGaまたはAlは、その供
給サイクル毎に一原子層を形成するに必要な原子数が供
給されるように調節しなければならないが、これには高
い精度は必ずしも必要ではなく一原子層相当量の90%〜
110%の範囲に入っていれば、きわめて良質の結晶を得
ることができた。従って、この制御は、上述のタイミン
グをプログラムした通常のコンピュータによるシャッタ
駆動制御で十分に達成できる。
Incidentally, the group III element, that is, Ga or Al in this case, must be adjusted so that the number of atoms necessary for forming one atomic layer is supplied in each supply cycle, but this is not highly accurate. 90% of one atomic layer equivalent ~
If it was in the range of 110%, extremely good quality crystals could be obtained. Therefore, this control can be sufficiently achieved by the shutter drive control by a normal computer in which the above timing is programmed.

本実施例における具体的なGaビーム並びにAlビームの供
給量は、Gaセル温度970℃では1秒、Alセル温度1100℃
では1.2秒である。また、Asビームに関してはGa、Alな
どのIII族元素との、イオン化ゲージの読みで見た場合
の圧力比で PAS/PGa(Al)=1〜50 の範囲で供給し、その時間は1〜2秒であった。
The specific Ga beam and Al beam supply amounts in this example are 1 second at a Ga cell temperature of 970 ° C. and 1100 ° C. at an Al cell temperature of
Then it is 1.2 seconds. As for the As beam, the pressure ratio with Ga and Al group III elements such as Ga and Al is supplied in the range of P AS / P Ga (Al) = 1 to 50, and the time is It was 1-2 seconds.

従って、GaAs並びにAlAsの成長速度は0.5μm/時間程度
と、充分に実用的な成長速度であった。
Therefore, the growth rate of GaAs and AlAs was about 0.5 μm / hour, which was a sufficiently practical growth rate.

第7図は、本実施例の方法によって、基板温度200℃で
成長したGaAs/Siヘテロウエハであり、200μm厚のSi基
板71上に5μm厚のGaAs成長層72と、ヘテロ界面のGaAs
側に生じるミスフィット転位73である。このような低温
における成長のため、曲率半径は数10〜100m近くまで大
きくなり、きわめて平坦なウエハが得られた。同様な低
温成長はGaAsを基板結晶として用いた場合についてもお
こなわれ、良質の結晶が得られる事が確認された。
FIG. 7 shows a GaAs / Si heterowafer grown at a substrate temperature of 200 ° C. by the method of the present embodiment, in which a 5 μm thick GaAs growth layer 72 and a heterointerface GaAs are formed on a 200 μm thick Si substrate 71.
Misfit dislocation 73 occurs on the side. Due to the growth at such a low temperature, the radius of curvature increased to several tens to 100 m, and a very flat wafer was obtained. Similar low temperature growth was also performed when GaAs was used as a substrate crystal, and it was confirmed that a good quality crystal was obtained.

発明の効果 以上詳述の如く、本発明の化合物半導体の多層薄膜形成
法によれば、例えばIII−V族化合物半導体の場合、成
長表面からV族元素原子の蒸発を防ぐために必要で、成
長に寄与しないV族原子ビームを照射しながら、III族
原子ビームと上記V族ビームよりも強度の大きいV族原
子ビームを交互に照射することにより、原子層レベルで
平坦でかつ界面に欠陥を含まない薄膜の作製が可能にな
った。
EFFECTS OF THE INVENTION As described above in detail, according to the method for forming a multilayer thin film of a compound semiconductor of the present invention, in the case of a III-V group compound semiconductor, for example, it is necessary to prevent vaporization of group V element atoms from the growth surface, and By irradiating the group V atomic beam that does not contribute and the group V atomic beam and the group V atomic beam having a higher intensity than the above group V beam alternately, the surface is flat at the atomic layer level and no defect is included in the interface. It became possible to fabricate thin films.

更に、上記III−V族に限らず、その結晶、ヘテロ接合
構造を含む様々な膜構成の多層膜、超格子構造を有利に
得ることができ、またII−VI族についても同様に応用で
き、優れた効果を与えることがわかった。
Furthermore, not only the above-mentioned III-V group, but also its crystal, a multi-layered film of various film configurations including a heterojunction structure, a superlattice structure can be advantageously obtained, and the same can be applied to the II-VI group. It turned out to give an excellent effect.

また、本発明の方法に従えば、III族原子と反応するに
十分なV族原子のない状態で下地結晶上にIII族原子を
供給するので、これらの原子は低温の表面でもきわめて
活発に拡散しIII−V族化合物半導体の低温成長が可能
となる。このため、この方法によって製作した(III−
V)/Siヘテロエピタキシャルウエハには、III−V材料
とSiの熱膨張率の違いによるそりは、実質的に発生しな
い。
Further, according to the method of the present invention, since the group III atoms are supplied onto the underlying crystal in the state where there are not enough group V atoms to react with the group III atoms, these atoms are extremely actively diffused even on the surface at low temperature. It is possible to grow a III-V compound semiconductor at low temperature. Therefore, it was manufactured by this method (III-
In the (V) / Si heteroepitaxial wafer, the warpage due to the difference in the thermal expansion coefficient between the III-V material and Si does not substantially occur.

従って、本発明の方法は、超高速化、高機能化等に最も
適した材料であるとして期待されているIII−V族化合
物半導体等の超格子構造などを高品位、高信頼度で得る
ことを可能とし、更に大面積化にも寄与するものであ
る。
Therefore, according to the method of the present invention, a superlattice structure such as a III-V group compound semiconductor, which is expected to be the most suitable material for ultra-high speed and high functionality, can be obtained with high quality and high reliability. It also makes it possible to increase the area.

【図面の簡単な説明】[Brief description of drawings]

第1図は、本発明をMEB法によって実施する場合に用い
た装置の構成を概略的に示すものであり、 第2図(a)乃至(c)は、第1図に示した装置を用い
て、本発明の方法に従ってGaAs多層膜を形成する際の各
原子ビームの供給タイミングを示すグラフであり、 第3図は、第2図のタイムチャートに従って実施したGa
As多層膜の成長過程を、反射電子線回折により観察した
際の回折像の光強度変化を時間に対してプロットしたグ
ラフであり、 第4図(a)〜(d)は、第1図に示した装置を用い
て、本発明の方法に従ってGaAs/AlAs超格子を作製する
際の各原子ビームの供給タイミングを示すグラフであ
り、 第5図は、本発明の方法をMEB法に適用した第2の実施
例に用いた装置の構成を概略的に示すものであり、 第6図(a)乃至(c)は、第5図に示した装置を用い
て、本発明の方法に従ってGaAs多層膜を形成する際の各
原子ビームの供給タイミングを示すグラフであり、 第7図は、本発明の第2実施例において製作したGaAs/S
iウエハの形態を示すものであり、 第8図は従来の位相制御エピタキシ法により多層膜を形
成した場合に観測された反射電子回折像の光強度の時間
変化を模式的に示した図であり、 第9図は、従来のMBE法によって成長したGaAs/Si構造ウ
エハの断面を示すものであり、 第10図は、GaとSiとの線膨張率の温度依存性を比較して
示したグラフである。 〔主な参照番号〕 1、11…真空チャンバ、2、14−1、14−2…真空ポン
プ、3−1、13−1…As分子線セル、3−2、13−2…
Ga分子線セル、3−3、13−3…Al分子線セル、3−4
…As分子線セル、4、18…セルシャッタ 5、17、84…下地結晶基板、6、16…基板加熱ホルダ、
7…電子銃、8…蛍光スクリーン、9…テレビカメラ、
10…CRTモニタ、12…液体チッソシュラウド、15…ゲー
トバルブ、21…太陽電池、22…コンピュータ、23…シャ
ッタコントローラ、24…温度調節器 71、111…Si基板結晶、72、112…GaAsエピタキシャル
層、73、113…ミスフィット転位層 90…観察窓用水素ガス供給口
FIG. 1 schematically shows the configuration of an apparatus used when the present invention is carried out by the MEB method, and FIGS. 2 (a) to 2 (c) show the apparatus shown in FIG. FIG. 3 is a graph showing the supply timing of each atomic beam when forming a GaAs multilayer film according to the method of the present invention. FIG.
FIG. 4 (a) to FIG. 4 (d) are graphs in which changes in the light intensity of the diffraction image when the growth process of the As multilayer film is observed by reflection electron beam diffraction are plotted against time. FIG. 5 is a graph showing the supply timing of each atomic beam when a GaAs / AlAs superlattice is manufactured according to the method of the present invention using the apparatus shown in FIG. 5. FIG. 2 schematically shows the structure of the device used in the second embodiment, and FIGS. 6 (a) to 6 (c) show a GaAs multilayer film according to the method of the present invention using the device shown in FIG. FIG. 7 is a graph showing the supply timing of each atomic beam when forming the GaAs, and FIG. 7 is a GaAs / S fabricated in the second embodiment of the present invention.
FIG. 8 is a view showing a form of an i-wafer, and FIG. 8 is a view schematically showing a temporal change in the light intensity of a backscattered electron diffraction image observed when a multilayer film is formed by a conventional phase control epitaxy method. , FIG. 9 shows a cross section of a GaAs / Si structure wafer grown by the conventional MBE method, and FIG. 10 is a graph showing the temperature dependence of the linear expansion coefficient of Ga and Si. Is. [Main Reference Numbers] 1, 11 ... Vacuum chamber, 2, 14-1, 14-2 ... Vacuum pump, 3-1, 13-1 ... As molecular beam cell, 3-2, 13-2 ...
Ga molecular beam cell, 3-3, 13-3 ... Al molecular beam cell, 3-4
... As molecular beam cell, 4, 18 ... Cell shutter 5, 17, 84 ... Base crystal substrate, 6, 16 ... Substrate heating holder,
7 ... Electron gun, 8 ... Fluorescent screen, 9 ... TV camera,
10 ... CRT monitor, 12 ... Liquid nitrogen shroud, 15 ... Gate valve, 21 ... Solar cell, 22 ... Computer, 23 ... Shutter controller, 24 ... Temperature controller 71,111 ... Si substrate crystal, 72,112 ... GaAs epitaxial layer , 73, 113… Misfit dislocation layer 90… Hydrogen gas supply port for observation window

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】II族およびVI族の元素ビーム、あるいはII
I族およびV族の元素ビームを、それぞれ下地結晶表面
に供給し、前記下地結晶上にII−VI族またはIII−V族
の化合物半導体薄膜を成長させる化合物半導体薄膜の形
成方法において、 V族またはVI族元素が前記下地結晶表面上で膜成長を生
ずるに必要な量に満たない供給量で、V族またはVI族元
素ビームを下地結晶表面に供給する第1操作と、 V族またはVI族元素が前記下地結晶表面上で膜成長する
に充分な供給量で、V族またはVI族元素ビームを下地結
晶表面に供給する第2操作と、 II族またはIII族元素が前記下地結晶表面上で膜成長す
るに充分な供給量で、II族またはIII族元素ビームを下
地結晶表面に供給する第3操作と、 を含み、 前記第1操作を薄膜形成処理の全期間を通じて定常的に
行いながら、前記第2操作と前記第3操作とを交互に行
ってII−VI族またはIII−V族の化合物半導体薄膜を下
地結晶上に形成することを特徴とする化合物半導体薄膜
の形成方法。
1. Group II and VI elemental beams, or II
A method for forming a compound semiconductor thin film, comprising supplying group I and group V element beams to a surface of a base crystal and growing a compound semiconductor thin film of group II-VI or group III-V on the base crystal. A first operation of supplying a group V or group VI element beam to the surface of the underlayer crystal in a supply amount that is less than the amount necessary for the group VI element to cause film growth on the surface of the underlayer crystal; A second operation of supplying a group V or VI group element beam to the underlayer crystal surface at a supply amount sufficient for the film growth on the underlayer crystal surface, and a group II or III element film forming on the underlayer crystal surface. A third operation of supplying a group II or group III element beam to the underlying crystal surface in a supply amount sufficient for growth, and while the first operation is constantly performed during the entire thin film formation process, Alternate the second operation and the third operation A method for forming a compound semiconductor thin film, comprising forming a II-VI group or III-V group compound semiconductor thin film on a base crystal.
【請求項2】前記第3操作において前回供給した元素と
相違するII族またはIII族元素を供給して、前記第2操
作と前記第3操作とを順次行って、前回と別違の化合物
半導体薄膜を形成することを特徴とする特許請求の範囲
第1項に記載の化合物半導体薄膜の形成方法。
2. A compound semiconductor different from the previous one by supplying a group II or group III element different from the element previously supplied in the third operation and sequentially performing the second operation and the third operation. A method of forming a compound semiconductor thin film according to claim 1, wherein a thin film is formed.
【請求項3】前記第3操作において、1原子層相当量の
II族あるいはIII族元素ビームを供給することを特徴と
する特許請求の範囲第1項または第2項に記載の化合物
半導体薄膜の形成方法。
3. In the third operation, one atomic layer equivalent
The method for forming a compound semiconductor thin film according to claim 1 or 2, wherein a group II or group III element beam is supplied.
【請求項4】前記第1、第2並びに第3の操作が、高真
空中において供給元素を蒸発させて原子ビームあるいは
分子ビームとして下地結晶に供給する分子線エピタキシ
ャル法であることを特徴とする特許請求の範囲第1項乃
至第3項のいずれか1項に記載の化合物半導体薄膜の形
成方法。
4. The first, second and third operations are a molecular beam epitaxial method in which a supply element is vaporized in a high vacuum and supplied to a base crystal as an atomic beam or a molecular beam. The method for forming a compound semiconductor thin film according to any one of claims 1 to 3.
【請求項5】前記下地結晶が、表面を清浄にされたSi単
結晶基板であることを特徴とする特許請求の範囲第1項
乃至第4項のいずれか1項に記載の化合物半導体薄膜の
形成方法。
5. The compound semiconductor thin film according to any one of claims 1 to 4, wherein the underlying crystal is a Si single crystal substrate whose surface is cleaned. Forming method.
JP28010186A 1985-12-09 1986-11-25 Method for forming compound semiconductor thin film Expired - Fee Related JPH0758688B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28010186A JPH0758688B2 (en) 1985-12-09 1986-11-25 Method for forming compound semiconductor thin film

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP27641785 1985-12-09
JP60-276417 1985-12-09
JP28010186A JPH0758688B2 (en) 1985-12-09 1986-11-25 Method for forming compound semiconductor thin film

Publications (2)

Publication Number Publication Date
JPS62222628A JPS62222628A (en) 1987-09-30
JPH0758688B2 true JPH0758688B2 (en) 1995-06-21

Family

ID=26551891

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28010186A Expired - Fee Related JPH0758688B2 (en) 1985-12-09 1986-11-25 Method for forming compound semiconductor thin film

Country Status (1)

Country Link
JP (1) JPH0758688B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH056907A (en) * 1991-06-27 1993-01-14 Mitsubishi Electric Corp Manufacture of semiconductor device

Also Published As

Publication number Publication date
JPS62222628A (en) 1987-09-30

Similar Documents

Publication Publication Date Title
JPS63132421A (en) Epitaxial growth method for compound semiconductor
EP0576566A1 (en) A method for the preparation and doping of highly insulating monocrystalline gallium nitride thin films
JP2008004962A (en) Method for producing iii-v/ii-vi semiconductor interface
JPH0360171B2 (en)
US6419742B1 (en) method of forming lattice matched layer over a surface of a silicon substrate
JPH0758688B2 (en) Method for forming compound semiconductor thin film
JPS59148325A (en) Method and device for growing single crystal thin film of compound semiconductor
JPS6245107A (en) Formation of semiconductor thin-film
Kasper et al. Molecular beam epitaxy of silicon, silicon alloys, and metals
JP2587624B2 (en) Epitaxial crystal growth method for compound semiconductor
JPS61260622A (en) Growth for gaas single crystal thin film
JP2753832B2 (en) III-V Vapor Phase Growth of Group V Compound Semiconductor
Murali Dilute Nitride Materials for High Efficiency Si-Based Multi-Junction Solar Cells
JPH0787179B2 (en) Method for manufacturing superlattice semiconductor device
JP2661216B2 (en) Method for manufacturing compound semiconductor thin film
JP2533501B2 (en) Semiconductor epitaxial growth method
JP3121945B2 (en) Semiconductor crystal growth method
JP2793939B2 (en) Method for growing compound semiconductor crystal
Teterin et al. Growth of EuO/Si and EuO/SrO/Si heteroepitaxial structures by molecular-beam epitaxy
JPH0243720A (en) Molecular beam epitaxial growth method
JPS6246993A (en) Apparatus for growing thin filmlike crystal
Park et al. New Trends in GaAs Epitaxial Techniques
JPH0728079B2 (en) Method for manufacturing semiconductor laser
JPS6369792A (en) Semiconductor epitaxy
Maung Growth and Characterisation of II-VI Semiconductors

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees