JPH0756801A - State of memory buffer confirming device controlled by chain system - Google Patents

State of memory buffer confirming device controlled by chain system

Info

Publication number
JPH0756801A
JPH0756801A JP5228053A JP22805393A JPH0756801A JP H0756801 A JPH0756801 A JP H0756801A JP 5228053 A JP5228053 A JP 5228053A JP 22805393 A JP22805393 A JP 22805393A JP H0756801 A JPH0756801 A JP H0756801A
Authority
JP
Japan
Prior art keywords
frame
address
chain
memory buffer
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5228053A
Other languages
Japanese (ja)
Other versions
JP2586799B2 (en
Inventor
Jun Suzuki
純 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP5228053A priority Critical patent/JP2586799B2/en
Publication of JPH0756801A publication Critical patent/JPH0756801A/en
Application granted granted Critical
Publication of JP2586799B2 publication Critical patent/JP2586799B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Abstract

PURPOSE:To easily confirm the state of the memory buffer of a target machine which controls the empty frames of the memory buffer composed of plural frames by making them into a chain. CONSTITUTION:A storage part 14 holds parameters such as the address of the leading frame of a memory buffer 20 or the address of the leading frame of the idle chain required for processing at a copy part 10 and a sort part 13. The copy part 10 reads out the respective frames constituting the memory buffer 20, and those frames are copied to a work memory 11 while adding addresses on a target machaine 2. The sort part 13 retrieves the frames from the leading frame to the ending frame of the idle chain on the work memory 1, stores them in a storage area 15a of a memory 15 in the order of arrangement on the idle chain, also retrieves the frame not linked to the idle chain and stores it in a storage area 15b as well. According to the contents in the storage areas 15a and 15b, a control part 16 displays the conditions of the idle chain and the frames under use or the like on the screen of a display device 17.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、複数のフレームから構
成されるメモリバッファの空きフレームをポインタによ
りチェーン化して管理している情報処理装置をターゲッ
トマシンとし、そのメモリバッファの状態を簡便に確認
することができる、チェーン方式で管理されたメモリバ
ッファの状態確認装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention makes a target machine an information processing apparatus that manages empty frames in a memory buffer composed of a plurality of frames by chaining them with pointers, and simply checks the state of the memory buffer. The present invention relates to a device for checking the status of a memory buffer managed by a chain method.

【0002】[0002]

【従来の技術】メモリバッファの空きフレームをチェー
ン方式で管理している情報処理装置においては、そのシ
ステムダウン時等に、そのデバッグの一環として、メモ
リバッファの使用状態、特に空きフレームの存在の有無
や空きフレームが存在する場合にはどういう順序でチェ
ーン化されているかといったメモリバッファの状態を確
認する作業が行われる。
2. Description of the Related Art In an information processing device that manages empty frames in a memory buffer by a chain method, when the system is down, as a part of debugging, the usage status of the memory buffer, in particular, the presence or absence of empty frames If there are empty frames or empty frames, work is performed to check the state of the memory buffer, such as the order in which they are chained.

【0003】従来、このような作業は、メモリバッファ
の内容をそのままプリントアウトするかディスプレイに
表示し、空きフレームのチェーン状態等を作業者がチェ
ーンポインタをたどりながら目視でチェックすることで
行っていた。
Conventionally, such work has been performed by printing out the contents of the memory buffer as they are or displaying them on a display and visually checking the chain status of empty frames by the operator while tracing the chain pointer. .

【0004】[0004]

【発明が解決しようとする課題】しかしながら、このよ
うな方法では、フレーム数が多いメモリバッファの場
合、空きチェーンのつながり状態等をチェックするのに
慣れと時間を必要とし、これがデバッグ作業の遅延化の
一因となっていた。
However, in such a method, in the case of a memory buffer having a large number of frames, it takes time and time to check the connection state of empty chains, which delays the debugging work. Was one of the causes.

【0005】本発明はこのような事情に鑑みて提案され
たものであり、その目的は、チェーン方式で管理される
メモリバッファの状態を簡便に確認することができる状
態確認装置を提供することにある。
The present invention has been proposed in view of the above circumstances, and an object thereof is to provide a state confirmation device capable of easily confirming the state of a memory buffer managed by a chain method. is there.

【0006】[0006]

【課題を解決するための手段】本発明のチェーン方式で
管理されたメモリバッファの状態確認装置は上記の目的
を達成するために、複数のフレームから構成されるメモ
リバッファの空きフレームをポインタにてチェーン化し
て管理しているターゲットマシンにおける前記メモリバ
ッファの先頭フレームのアドレス,最終フレームのアド
レス,1フレームのサイズ,空きチェーンの先頭フレー
ムのアドレスおよび空きチェーンの終了コードを格納す
るパラメータ格納手段と、該パラメータ格納手段に格納
された情報に基づき、前記メモリバッファを構成する各
フレームを前記ターゲットマシンから読み出し、前記タ
ーゲットマシン上の各フレームのアドレスをカレントア
ドレスとして付加してワークメモリにコピーするコピー
手段と、前記パラメータ格納手段に格納された情報に基
づき、前記ワークメモリ上において空きチェーンの先頭
フレームから最終フレームまでを検索して空きチェーン
上の並び順にソート結果格納メモリの空きチェーン格納
域に格納すると共に、空きチェーンにつながれていない
フレームを前記ソート結果格納メモリの使用中フレーム
格納域に格納するソート手段と、前記ソート結果格納メ
モリの空きチェーン格納域および使用中フレーム格納域
の内容を表示装置の画面に表示する制御手段とを備えて
いる。
In order to achieve the above-mentioned object, a memory buffer state confirmation device managed by a chain method of the present invention uses a pointer to indicate an empty frame of a memory buffer composed of a plurality of frames. Parameter storage means for storing the address of the first frame of the memory buffer, the address of the last frame, the size of one frame, the address of the first frame of the empty chain, and the end code of the empty chain in the target machine that is chained and managed. Copying means for reading each frame constituting the memory buffer from the target machine based on the information stored in the parameter storage means, adding the address of each frame on the target machine as a current address, and copying the work memory. And the para Based on the information stored in the data storage means, searches the work memory from the first frame to the last frame of the empty chain and stores them in the empty chain storage area of the sort result storage memory in the order of arrangement on the empty chain, Sorting means for storing frames not connected to an empty chain in the used frame storage area of the sorting result storage memory, and contents of the empty chain storage area and the used frame storage area of the sorting result storage memory on the screen of the display device. And display control means.

【0007】[0007]

【作用】本発明のチェーン方式で管理されたメモリバッ
ファの状態確認装置においては、パラメータ格納手段
が、複数のフレームから構成されるメモリバッファの空
きフレームをポインタにてチェーン化して管理している
ターゲットマシンにおける前記メモリバッファの先頭フ
レームのアドレス,最終フレームのアドレス,1フレー
ムのサイズ,空きチェーンの先頭フレームのアドレスお
よび空きチェーンの終了コードを保持し、コピー手段
が、このパラメータ格納手段に格納された情報に基づ
き、メモリバッファを構成する各フレームをターゲット
マシンから読み出してターゲットマシン上の各フレーム
のアドレスをカレントアドレスとして付加してワークメ
モリにコピーし、ソート手段が、前記パラメータ格納手
段に格納された情報に基づき、ワークメモリ上において
空きチェーンの先頭フレームから最終フレームまでを検
索して空きチェーン上の並び順にソート結果格納メモリ
の空きチェーン格納域に格納すると共に、空きチェーン
につながれていないフレームをソート結果格納メモリの
使用中フレーム格納域に格納し、制御手段が、ソート結
果格納メモリの空きチェーン格納域および使用中フレー
ム格納域の内容を表示装置の画面に表示する。
In the state confirmation device for the memory buffer managed by the chain method of the present invention, the parameter storage means is a target in which empty frames of the memory buffer composed of a plurality of frames are chained and managed by pointers. The copy means is stored in this parameter storage means, holding the address of the first frame of the memory buffer in the machine, the address of the last frame, the size of one frame, the address of the first frame of the empty chain and the end code of the empty chain. Based on the information, each frame constituting the memory buffer is read from the target machine, the address of each frame on the target machine is added as a current address and copied to the work memory, and the sorting means is stored in the parameter storage means. Based on information In the work memory, search from the first frame to the last frame of the empty chain, and sort them in the order in which they are stored in the empty chain.Store them in the empty chain storage area of the memory and store the frames that are not connected to the empty chain. The contents are stored in the used frame storage area of the memory, and the control means displays the contents of the free chain storage area and the used frame storage area of the sort result storage memory on the screen of the display device.

【0008】[0008]

【実施例】次に本発明の実施例について図面を参照して
詳細に説明する。
Embodiments of the present invention will now be described in detail with reference to the drawings.

【0009】図1を参照すると、本発明の一実施例のチ
ェーン方式で管理されたメモリバッファの状態確認装置
(以下、単に状態確認装置という)1は、コピー部1
0,ワークメモリ11,パラメータ抽出部12,ソート
部13,パラメータ格納部14,ソート結果格納メモリ
15,制御部16,これらを相互に接続するバス19,
表示装置17,キーボード18およびコネクタCN1を
備え、このコネクタCN1につながるケーブルKによっ
てターゲットマシン2のコネクタCN2に接続されてい
る。
Referring to FIG. 1, a state confirmation device (hereinafter, simply referred to as a state confirmation device) 1 of a memory buffer managed by a chain method according to an embodiment of the present invention includes a copy unit 1.
0, work memory 11, parameter extraction unit 12, sort unit 13, parameter storage unit 14, sort result storage memory 15, control unit 16, bus 19 interconnecting these,
A display device 17, a keyboard 18, and a connector CN1 are provided and are connected to a connector CN2 of the target machine 2 by a cable K connected to this connector CN1.

【0010】また、ターゲットマシン2は、メモリバッ
ファ20および図示しないCPU等の他の構成部品とメ
モリバッファ20とを接続するバス21を有し、更に、
メモリバッファ20の内容をバス21を介して読み出し
てコネクタCN2を通じて外部に出力する読み出し部2
2を有している。
The target machine 2 has a memory buffer 20 and a bus 21 for connecting the memory buffer 20 to other components such as a CPU (not shown).
A reading unit 2 for reading the contents of the memory buffer 20 via the bus 21 and outputting the contents to the outside through the connector CN2.
Have two.

【0011】図2はメモリバッファ20の構成例を示
す。メモリバッファ20は、ヘッダ領域200とフレー
ム領域201とで構成される。
FIG. 2 shows an example of the structure of the memory buffer 20. The memory buffer 20 is composed of a header area 200 and a frame area 201.

【0012】ヘッダ領域200には、ターゲットマシン
2上のOSがメモリバッファ20を管理するために必要
な種々の情報として、メモリバッファ20の先頭フレー
ムのアドレス,最終フレームのアドレス,1フレームの
サイズ,空きチェーンの先頭フレームのアドレス,OS
が認識している空きチェーンにつながるフレームの数等
の情報が格納されている。
In the header area 200, various information necessary for the OS on the target machine 2 to manage the memory buffer 20 includes the address of the first frame of the memory buffer 20, the address of the last frame, the size of one frame, Address of the first frame of the empty chain, OS
Stores information such as the number of frames connected to the empty chain recognized by.

【0013】フレーム領域201は、複数のフレームF
1〜F7で構成される。なお、フレーム領域201の左
横に記載した「4010」等の数値は各フレームF1〜
F7の先頭位置のアドレス(カレントアドレス)であ
る。各フレームF1〜F7にはチェーン化するためのポ
インタ領域PTがあり、空きフレームはポインタ領域P
Tに設定されたポインタによって一つながりに連結され
て管理される。図示の場合、ヘッダ領域200の空きチ
ェーンの先頭フレームのアドレスに「4010」が設定
されているため、空きチェーンの先頭のフレームはフレ
ームF1であり、フレームF1のポインタ領域PTには
アドレス「4070」が設定されているため、フレーム
F1にチェーンされる空きフレームはフレームF7であ
る。
The frame area 201 includes a plurality of frames F.
1 to F7. Numerical values such as “4010” described on the left side of the frame area 201 are for each frame F1 to F1.
This is the address (current address) of the start position of F7. Each frame F1 to F7 has a pointer area PT for chaining, and an empty frame has a pointer area P.
The pointers set to T are connected and managed in series. In the illustrated case, since "4010" is set in the address of the first frame of the empty chain in the header area 200, the first frame of the empty chain is the frame F1, and the address "4070" is set in the pointer area PT of the frame F1. Is set, the empty frame chained to the frame F1 is the frame F7.

【0014】図3はメモリバッファ20の状態を確認す
る際の状態確認装置1の処理例を示すフローチャートで
あり、S1〜S5は各ステップを示す。また、図4およ
び図5は図3のステップS4の詳細なフローチャートで
ある。更に、図6はワークメモリ11に格納される内容
の一例を、図7は表示装置7に表示されるメモリバッフ
ァ状態表示画面の一例を示す。以下、各図を参照して本
実施例の動作を説明する。
FIG. 3 is a flow chart showing an example of processing of the state confirmation device 1 when confirming the state of the memory buffer 20, and S1 to S5 indicate respective steps. 4 and 5 are detailed flowcharts of step S4 of FIG. 6 shows an example of contents stored in the work memory 11, and FIG. 7 shows an example of a memory buffer status display screen displayed on the display device 7. The operation of this embodiment will be described below with reference to the drawings.

【0015】状態確認装置1をケーブルKによってター
ゲットマシン2に接続した後、利用者がキーボード18
を操作して、メモリバッファ20のヘッダ領域200の
アドレスと空きチェーンの終了コードとを入力して処理
の開始を指示すると、状態確認装置1は図3に示す処理
を開始する。なお、空きチェーンの終了コードとは、空
きチェーンの最後尾のフレームのポインタ領域PTに設
定されるコード(ストッパ)のことであり、本実施例で
は「0000」になっている。
After connecting the status confirmation device 1 to the target machine 2 by the cable K, the user operates the keyboard 18
Is operated to input the address of the header area 200 of the memory buffer 20 and the end code of the empty chain to instruct the start of the process, the state confirmation device 1 starts the process shown in FIG. The end code of the empty chain is a code (stopper) set in the pointer area PT of the last frame of the empty chain, and is "0000" in this embodiment.

【0016】状態確認装置1の制御部16は、キーボー
ド18から入力されたヘッダ領域200のアドレスと空
きチェーンの終了コードとを入力し、空きチェーンの終
了コードは1つのパラメータとしてパラメータ格納部1
4に格納する(S1)。そして、ヘッダ領域200のア
ドレスを通知してパラメータ抽出部12を起動する。
The control unit 16 of the status confirmation apparatus 1 inputs the address of the header area 200 and the end code of the empty chain input from the keyboard 18, and the end code of the empty chain is one parameter and is stored in the parameter storage unit 1.
4 (S1). Then, the address of the header area 200 is notified and the parameter extraction unit 12 is activated.

【0017】パラメータ抽出部12は、ケーブルKで接
続されたターゲットマシン2の読み出し部22に対して
上記ヘッダ領域200のアドレスを通知して、そのアド
レス以降の内容を読み出すよう指示を出し、読み出し部
22がこの指示に応答してバス21を介してメモリバッ
ファ20のヘッダ領域200の内容を読み出してケーブ
ルKを通じて送り返してくると、受信したデータのうち
の予め定められた箇所から、図2に示したヘッダ領域2
00中のメモリバッファ20の先頭フレームのアドレ
ス,最終フレームのアドレス,1フレームのサイズ,空
きチェーンの先頭フレームのアドレス,空きチェーンに
つながるフレームの数を検出して、それらを各々1つの
パラメータとしてパラメータ格納部14に格納する(S
2)。そして、必要なデータの読み出しを終えた時点で
読み出し部22に読み出しを停止させる。
The parameter extracting unit 12 notifies the reading unit 22 of the target machine 2 connected by the cable K of the address of the header area 200, gives an instruction to read the contents after the address, and the reading unit In response to this instruction, 22 reads out the contents of the header area 200 of the memory buffer 20 via the bus 21 and sends it back through the cable K. From a predetermined portion of the received data, as shown in FIG. Header area 2
The address of the first frame of the memory buffer 20 in 00, the address of the last frame, the size of one frame, the address of the first frame of the empty chain, and the number of frames connected to the empty chain are detected, and each of them is used as a parameter for parameters. Stored in the storage unit 14 (S
2). Then, when the reading of the necessary data is completed, the reading unit 22 is caused to stop the reading.

【0018】以上のパラメータ抽出部12の処理によ
り、図2の状態のメモリバッファ20の場合、以下のよ
うなパラメータがパラメータ格納部14に追加される。 メモリバッファ20の先頭フレームのアドレス=401
0 メモリバッファ20の最終フレームのアドレス=407
0 1フレームのサイズ=10(バイト) 空きチェーンの先頭フレームのアドレス=4010 空きチェーンにつながるフレームの数=5
By the processing of the parameter extraction unit 12 described above, the following parameters are added to the parameter storage unit 14 in the case of the memory buffer 20 in the state shown in FIG. Address of the first frame of the memory buffer 20 = 401
0 Address of last frame of memory buffer 20 = 407
0 1 frame size = 10 (bytes) Address of first frame of empty chain = 4010 Number of frames connected to empty chain = 5

【0019】次に、制御部16はコピー部10を起動す
る。
Next, the control unit 16 activates the copy unit 10.

【0020】コピー部10は、パラメータ格納部14に
格納されているメモリバッファ20の先頭フレームのア
ドレス「4010」をケーブルKを介して読み出し部2
2に通知して、そのアドレス以降の内容を読み出すよう
指示を出し、読み出し部22がこの指示に応答してメモ
リバイト20のアドレス「4010」以降の内容を読み
出してケーブルKを通じて送り返してくると、パラメー
タ格納部14に格納されている1フレームのサイズ「1
0」に基づいて各フレームの切り出しを行う。そして、
切り出した各フレームにそのフレームの先頭位置のアド
レス(最初のフレームは「4010」,以降は1フレー
ムのサイズをアドレスに換算した値だけ順次加算した
値)をカレントアドレスとして付加して、ワークメモリ
11に順次出力する(S3)。そして、パラメータ格納
部14に格納されているメモリバッファ20の最終フレ
ームのアドレス「4070」のフレームの切り出しを終
えた時点で、読み出し部22に読み出しの停止を指示す
る。
The copy unit 10 reads the address "4010" of the first frame of the memory buffer 20 stored in the parameter storage unit 14 via the cable K.
2 and gives an instruction to read the contents after that address, and the reading unit 22 reads the contents after the address “4010” of the memory byte 20 in response to this instruction and sends it back through the cable K. The size of one frame stored in the parameter storage unit "1
Each frame is cut out based on "0". And
An address at the beginning position of the frame (“4010” for the first frame, and a value obtained by sequentially adding the value obtained by converting the size of one frame to the address) is added to each of the cut out frames as a current address, and the work memory 11 Are sequentially output to (S3). Then, when the cutting out of the frame of the address “4070” of the final frame of the memory buffer 20 stored in the parameter storage unit 14 is completed, the reading unit 22 is instructed to stop the reading.

【0021】以上のコピー部10の処理により、ワーク
メモリ11上に、図6に示すようにメモリバッファ20
を構成する各フレームF1〜F7にカレントアドレスを
付加したフレームが格納されることになる。
As a result of the processing of the copying section 10 as described above, the memory buffer 20 as shown in FIG.
A frame to which a current address is added is stored in each of the frames F1 to F7 constituting the.

【0022】次に制御部16は、ソート部13を起動
し、ソート処理S4を行わせる。
Next, the control unit 16 activates the sorting unit 13 to perform the sorting process S4.

【0023】ソート部13は、図4に示すように、内部
変数A〜Jにそれぞれ必要なパラメータ或いは初期値を
設定し(S11)、ステップS12〜S16を実行する
ことにより、空きチェーンの先頭フレームから最終フレ
ームまでを検索して空きチェーン上の並び順にソート結
果格納メモリ15の空きチェーン格納域15aに格納す
る。また、ステップS17〜S22を実行することによ
り、空きチェーンにつながれていないフレームをソート
結果格納メモリ15の使用中フレーム格納域15bに格
納し、更にステップS23を実行することにより、その
他の情報をソート結果格納メモリ15の他情報格納域1
5cに格納する。以下、これらの処理をより詳細に説明
する。
As shown in FIG. 4, the sorting unit 13 sets necessary parameters or initial values in the internal variables A to J (S11), and executes steps S12 to S16, whereby the first frame of the empty chain is processed. To the last frame are searched and stored in the empty chain storage area 15a of the sort result storage memory 15 in the order of arrangement on the empty chain. In addition, by executing steps S17 to S22, the frames that are not connected to the empty chain are stored in the in-use frame storage area 15b of the sort result storage memory 15, and by executing step S23, other information is sorted. Other information storage area 1 of result storage memory 15
Store in 5c. Hereinafter, these processes will be described in more detail.

【0024】(1)ステップS12〜S16 ソート部13は、ステップS11で変数Dに設定された
空きチェーンの先頭フレームのアドレスを、変数Eに設
定された空きチェーンの終了コードと比較する(S1
2)。一致すれば、空きフレームが1つも存在しないの
で、処理S17へ進む。
(1) Steps S12 to S16 The sorting unit 13 compares the address of the first frame of the empty chain set in the variable D in step S11 with the end code of the empty chain set in the variable E (S1).
2). If they match, there is no empty frame, so the process proceeds to step S17.

【0025】不一致の場合、ワークメモリ11からカレ
ントアドレスとして変数Dに設定されたアドレスを持つ
フレームを検索し、そのフレームをソート結果格納メモ
リ15の空きチェーン格納域15aに出力する(S1
3)。このとき、空きチェーン格納域15a内では、先
頭部分より順次書き込みを行う。
If they do not match, the work memory 11 is searched for a frame having the address set in the variable D as the current address, and the frame is output to the free chain storage area 15a of the sort result storage memory 15 (S1).
3). At this time, in the empty chain storage area 15a, writing is sequentially performed from the head portion.

【0026】1つのフレームを出力すると、現在注目し
ているカレントアドレスDを、初期値が空集合である集
合変数Jに含める(S14)。これは、後の処理のため
に当該カレントアドレスDが空きフレームにかかるアド
レスであることを記憶しておくためである。
When one frame is output, the current address D of interest is included in the set variable J whose initial value is an empty set (S14). This is to store that the current address D is an address for an empty frame for later processing.

【0027】次に、空きフレーム数の計数用の変数Gを
+1し(S15)、変数Dに、今回検索したフレーム中
のポインタ領域PTに設定されているアドレスを代入す
る(S16)。そして、ステップS12に戻る。
Next, the variable G for counting the number of empty frames is incremented by 1 (S15), and the address set in the pointer area PT in the frame searched this time is substituted into the variable D (S16). Then, the process returns to step S12.

【0028】以上のような処理がワークメモリ11中の
図6に示した内容に対して実行されることにより、フレ
ームF1,フレームF7,フレームF3,フレームF
5,フレームF6の順に検索されて出力され、フレーム
F6のポインタ領域PTが変数Eに設定されている「0
000」に等しいので、その時点でステップS12から
ステップS17へ移行することになる。なお、ステップ
S12へ移行した時点のGの値は5である。
By performing the above-described processing on the contents shown in FIG. 6 in the work memory 11, the frame F1, the frame F7, the frame F3, and the frame F are displayed.
5, the frame F6 is searched and output in order, and the pointer area PT of the frame F6 is set to the variable E "0.
Since it is equal to "000", the process shifts from step S12 to step S17 at that time. The value of G at the time of shifting to step S12 is 5.

【0029】(2)ステップS17〜S22 ソート部13は、ステップS17において、変数Aに設
定されたメモリバッファ20の先頭フレームのアドレス
「4010」を変数Iに設定する。
(2) Steps S17 to S22 The sorting unit 13 sets the variable "I" to the address "4010" of the first frame of the memory buffer 20 set to the variable A in step S17.

【0030】次に、変数Iに設定されたアドレスが集合
変数Jに含まれているか否かを判断する(S18)。含
まれている場合、変数Iに設定されたアドレスをカレン
トアドレスに持つフレームは空きフレームなので、ステ
ップS21に進む。含まれていない場合、変数Iに設定
されたアドレスをカレントアドレスに持つフレームは空
きフレームでないので、ワークメモリ11からカレント
アドレスとしてIを持つフレームを検索し、ソート結果
格納メモリ15の使用中フレーム格納域15bに出力す
る。このとき、使用中フレーム格納域15b内では、先
頭部分より順次書き込みを行う。そして、使用中フレー
ムを計数するための変数Hを+1し(S20)、ステッ
プS21へ進む。
Next, it is determined whether the address set in the variable I is included in the set variable J (S18). If it is included, the frame having the address set in the variable I as the current address is an empty frame, and thus the process proceeds to step S21. If not included, the frame having the address set in the variable I as the current address is not an empty frame. Therefore, the frame having I as the current address is searched from the work memory 11 and the used frame is stored in the sort result storage memory 15. Output to area 15b. At this time, in the in-use frame storage area 15b, writing is sequentially performed from the head portion. Then, the variable H for counting the frames in use is incremented by 1 (S20), and the process proceeds to step S21.

【0031】ステップS21では、変数Cに設定されて
いる1フレームのサイズに相当するアドレス値を、変数
Iに加算することにより、次に注目すべきカレントアド
レスを生成する。そして、このカレントアドレスを、変
数Bに設定されている最終フレームのアドレスと比較
し、I>Bならば、メモリバッファ20の最後のフレー
ムまで処理し終えたことになるので、ステップS23へ
進み、I≦BならばステップS18に戻って上述した処
理を繰り返す。
In step S21, the address value corresponding to the size of one frame set in the variable C is added to the variable I to generate the current address to be noted next. Then, this current address is compared with the address of the last frame set in the variable B, and if I> B, it means that the processing up to the last frame of the memory buffer 20 has been completed, and therefore the process proceeds to step S23. If I ≦ B, the process returns to step S18 and the above-described processing is repeated.

【0032】以上のような処理がワークメモリ11中の
図6に示した内容に対して実行されることにより、フレ
ームF2,フレームF4の順に検索されて使用中フレー
ム格納域15bに出力され、Hの値は2となる。
By performing the above-described processing on the contents shown in FIG. 6 in the work memory 11, the frames F2 and F4 are searched in order and output to the in-use frame storage area 15b. Has a value of 2.

【0033】(3)ステップS23 変数Gの値(今の場合は5)を空きチェーンに実際につ
ながるフレームの数として、変数Hの値(今の場合は
2)を使用中フレーム数として、変数Fの値(今の場合
は5)を管理上の空きチェーン・フレーム数として、そ
れぞれソート結果格納メモリ15の他情報格納域15c
へ出力する。
(3) Step S23 The value of the variable G (5 in this case) is set as the number of frames actually connected to the empty chain, and the value of the variable H (2 in this case) is set as the number of used frames. The value of F (5 in this case) is set as the number of free chain chains and frames in management, and the other information storage area 15c of the sort result storage memory 15 is used.
Output to.

【0034】制御部16は、ソート部13の処理が終わ
ると、ソート結果を出力する(S5)。即ち、ソート結
果格納メモリ15の空きチェーン格納域15aに格納さ
れた各空きフレームの内容をその格納順に、カレントア
ドレスを付記して表示装置17の画面に空きチェーン状
況として表示し、使用中フレーム格納域15bに格納さ
れた使用中フレームの内容をその格納順に、カレントア
ドレスを付記して表示装置17の画面に使用中フレーム
として表示する。また、他情報格納域15cに格納され
ている空きチェーンに実際につながるフレームの数,管
理上の空きチェーン・フレーム数,使用中フレーム数も
併せて表示する。
When the processing of the sorting unit 13 is completed, the control unit 16 outputs the sorting result (S5). That is, the contents of each empty frame stored in the empty chain storage area 15a of the sorting result storage memory 15 are displayed in the order of storage as a current address and displayed on the screen of the display device 17 as an empty chain status, and the used frame is stored. The contents of the in-use frame stored in the area 15b are displayed as the in-use frame on the screen of the display device 17 with the current address added in the order of storage. Further, the number of frames actually connected to the empty chain stored in the other information storage area 15c, the number of empty chains / frames for management, and the number of used frames are also displayed.

【0035】以上のような処理が行われることにより、
表示装置17に、図7に示すような内容のメモリバッフ
ァ状態表示画面が表示される。利用者は、この画面の空
きチェーン状況を見れば、空きフレームが存在していた
か否か、空きフレームがどのような順序でチェーンされ
ているかを直ちに認識することができる。また、空きフ
レームの数も[使用中フレーム数]の欄で直ちに認識で
きる。更に、[空きチェーンに実際につながるフレーム
の数]と[管理上の空きチェーン・フレーム数]の欄と
を比較すれば、空きフレームの個数が正しくOSで管理
されていたか否かも判断できる。勿論、各フレームF1
〜F7に格納されている情報自体も表示されているた
め、それらの内容を確認することも可能である。
By performing the above processing,
On the display device 17, a memory buffer status display screen having the contents as shown in FIG. 7 is displayed. By looking at the empty chain status on this screen, the user can immediately recognize whether or not there are empty frames and in what order the empty frames are chained. Also, the number of empty frames can be immediately recognized in the [Number of used frames] column. Further, by comparing the [number of frames actually connected to an empty chain] column and the [number of empty chains / frames in management] column, it can be determined whether the number of empty frames is correctly managed by the OS. Of course, each frame F1
Since the information itself stored in F7 to F7 is also displayed, it is possible to confirm the contents.

【0036】以上本発明の実施例について説明したが、
本発明は以上の実施例にのみ限定されず、その他各種の
付加変更が可能である。例えば、上記実施例では、コピ
ー部10およびソート部13の処理に必要なパラメータ
の一部をパラメータ抽出部12によってメモリバッファ
20のヘッダ領域200から自動的に抽出するようにし
たが、これらを利用者がキーボード18から入力するよ
うに構成しても良い。
The embodiment of the present invention has been described above.
The present invention is not limited to the above embodiments, and various other additions and changes can be made. For example, in the above embodiment, a part of the parameters necessary for the processing of the copy unit 10 and the sort unit 13 is automatically extracted from the header area 200 of the memory buffer 20 by the parameter extraction unit 12, but these are used. It may be configured such that a person inputs from the keyboard 18.

【0037】[0037]

【発明の効果】以上説明したように本発明のチェーン方
式で管理されたメモリバッファの状態確認装置によれ
ば、確認対象となるメモリバッファにおける空きチェー
ンにつながれているフレームの内容がそのカレントアド
レスと共にチェーン上の並び順に表示装置の画面に表示
され、また空きチェーンにつながれていないフレームの
内容もそのカレントアドレスと共に表示されるため、各
フレームの内容を確認することができることは勿論のこ
と、空きフレームの存在の有無や空きフレームが存在す
る場合にはどういう順序でチェーン化されているかとい
ったメモリバッファの状態を一目で確認することができ
るという効果がある。
As described above, according to the memory buffer status confirmation device managed by the chain method of the present invention, the contents of the frames connected to the empty chain in the memory buffer to be confirmed are stored together with their current addresses. It is displayed on the screen of the display device in the order of arrangement on the chain, and since the contents of the frames not connected to the empty chain are also displayed together with their current addresses, it is of course possible to check the contents of each frame. There is an effect that it is possible to check at a glance the state of the memory buffer, such as the presence / absence of a file and the order in which it is chained when there are empty frames.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例の構成図である。FIG. 1 is a configuration diagram of an embodiment of the present invention.

【図2】メモリバッファの構成例を示す図である。FIG. 2 is a diagram showing a configuration example of a memory buffer.

【図3】メモリバッファの状態を確認する際の状態確認
装置の処理例を示すフローチャートである。
FIG. 3 is a flowchart showing a processing example of a state confirmation device when confirming a state of a memory buffer.

【図4】図3のステップS4の詳細な流れの一部を示す
フローチャートである。
FIG. 4 is a flowchart showing a part of a detailed flow of step S4 of FIG.

【図5】図3のステップS4の詳細な流れの残りの部分
を示すフローチャートである。
5 is a flowchart showing the remaining part of the detailed flow of step S4 of FIG. 3. FIG.

【図6】ワークメモリに格納される内容の一例を示す図
である。
FIG. 6 is a diagram showing an example of contents stored in a work memory.

【図7】表示装置に表示されるメモリバッファ状態表示
画面の一例を示す図である。
FIG. 7 is a diagram showing an example of a memory buffer status display screen displayed on the display device.

【符号の説明】[Explanation of symbols]

1…状態確認装置 10…コピー部 11…ワークメモリ 12…パラメータ抽出部 13…ソート部 14…パラメータ格納部 15…ソート結果格納メモリ 15a…空きチェーン格納域 15b…使用中フレーム格納域 15c…他情報格納域 16…制御部 17…表示装置 18…キーボード 19…バス 2…ターゲットマシン 20…メモリバッファ 21…バス 22…読み出し部 CN1,CN2…コネクタ K…ケーブル DESCRIPTION OF SYMBOLS 1 ... Status confirmation device 10 ... Copy unit 11 ... Work memory 12 ... Parameter extraction unit 13 ... Sorting unit 14 ... Parameter storage unit 15 ... Sort result storage memory 15a ... Empty chain storage area 15b ... In-use frame storage area 15c ... Other information Storage area 16 ... Control section 17 ... Display device 18 ... Keyboard 19 ... Bus 2 ... Target machine 20 ... Memory buffer 21 ... Bus 22 ... Read-out section CN1, CN2 ... Connector K ... Cable

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 複数のフレームから構成されるメモリバ
ッファの空きフレームをポインタにてチェーン化して管
理しているターゲットマシンにおける前記メモリバッフ
ァの先頭フレームのアドレス,最終フレームのアドレ
ス,1フレームのサイズ,空きチェーンの先頭フレーム
のアドレスおよび空きチェーンの終了コードを格納する
パラメータ格納手段と、 該パラメータ格納手段に格納された情報に基づき、前記
メモリバッファを構成する各フレームを前記ターゲット
マシンから読み出し、前記ターゲットマシン上の各フレ
ームのアドレスをカレントアドレスとして付加してワー
クメモリにコピーするコピー手段と、 前記パラメータ格納手段に格納された情報に基づき、前
記ワークメモリ上において空きチェーンの先頭フレーム
から最終フレームまでを検索して空きチェーン上の並び
順にソート結果格納メモリの空きチェーン格納域に格納
すると共に、空きチェーンにつながれていないフレーム
を前記ソート結果格納メモリの使用中フレーム格納域に
格納するソート手段と、 前記ソート結果格納メモリの空きチェーン格納域および
使用中フレーム格納域の内容を表示装置の画面に表示す
る制御手段とを備えることを特徴とするチェーン方式で
管理されたメモリバッファの状態確認装置。
1. A first frame address, a last frame address, a one frame size of the memory buffer in a target machine that manages free frames of a memory buffer composed of a plurality of frames by chaining with pointers. Parameter storage means for storing the address of the first frame of the empty chain and the end code of the empty chain, and based on the information stored in the parameter storage means, each frame that constitutes the memory buffer is read from the target machine and the target machine is read. The copy means for adding the address of each frame on the machine as a current address to copy to the work memory, and the information stored in the parameter storage means based on the information stored in the parameter storage means, from the first frame of the empty chain to the last frame in the work memory. Means for searching up to the order of the free chains and storing them in the free chain storage area of the sort result storage memory in the order of arrangement on the free chain, and storing frames not connected to the free chain in the used frame storage area of the sort result storage memory. And a control means for displaying the contents of the empty chain storage area and the used frame storage area of the sort result storage memory on the screen of the display device. .
【請求項2】 前記ターゲットマシンにおける前記メモ
リバッファのヘッダ領域から前記メモリバッファの先頭
フレームのアドレス,最終フレームのアドレス,1フレ
ームのサイズ,空きチェーンの先頭フレームのアドレス
を抽出して前記パラメータ格納手段に格納するパラメー
タ抽出手段を備えることを特徴とする請求項1記載のチ
ェーン方式で管理されたメモリバッファの状態確認装
置。
2. The parameter storage means by extracting the address of the first frame of the memory buffer, the address of the last frame, the size of one frame, and the address of the first frame of the empty chain from the header area of the memory buffer in the target machine. 2. The chain buffer managed state confirmation device according to claim 1, further comprising parameter extraction means for storing the parameter in the chain.
JP5228053A 1993-08-20 1993-08-20 Memory buffer status check device managed by chain method Expired - Lifetime JP2586799B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5228053A JP2586799B2 (en) 1993-08-20 1993-08-20 Memory buffer status check device managed by chain method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5228053A JP2586799B2 (en) 1993-08-20 1993-08-20 Memory buffer status check device managed by chain method

Publications (2)

Publication Number Publication Date
JPH0756801A true JPH0756801A (en) 1995-03-03
JP2586799B2 JP2586799B2 (en) 1997-03-05

Family

ID=16870464

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5228053A Expired - Lifetime JP2586799B2 (en) 1993-08-20 1993-08-20 Memory buffer status check device managed by chain method

Country Status (1)

Country Link
JP (1) JP2586799B2 (en)

Also Published As

Publication number Publication date
JP2586799B2 (en) 1997-03-05

Similar Documents

Publication Publication Date Title
US5819024A (en) Fault analysis system
JP2586799B2 (en) Memory buffer status check device managed by chain method
JP2007047849A (en) Preparation program for screen data for programmable display unit and computer-readable recording medium and screen data preparing device
JPH0399380A (en) Method for storing collected data
JPS60122435A (en) Memory damp system
JPH06325101A (en) Electronic filing device
JP2616451B2 (en) Data check device
CN109684870B (en) Self-contained file information configuration method and system
JPH05173964A (en) History acquisition system for input/output data
JPH06161759A (en) Method and device for supporting verification of system state transition rule
JP2722684B2 (en) File system search device
JPH0816382A (en) Erroneously corrected line retrieving device
JP3143910B2 (en) File processing device
JPH04133139A (en) Information processor
JP2684965B2 (en) Microprogram patch support device
JPH0778195A (en) Data updating system in circuit design cad
JPS63204434A (en) Electronic document retrieving device
JPH0215374A (en) Image information retrieving device
JPH0642248B2 (en) Information retrieval device
JPH08101771A (en) General purpose check system for source program
JPH0594298A (en) Degrade check executing device
JPH06231200A (en) Circuit simulation device
JPH04297928A (en) Method for outputting source program list
JPH064583A (en) Read/write method for update information in data base
JPH04259058A (en) Document processor with space deleting function