JPH0756537A - Liquid crystal driving circuit - Google Patents
Liquid crystal driving circuitInfo
- Publication number
- JPH0756537A JPH0756537A JP5203399A JP20339993A JPH0756537A JP H0756537 A JPH0756537 A JP H0756537A JP 5203399 A JP5203399 A JP 5203399A JP 20339993 A JP20339993 A JP 20339993A JP H0756537 A JPH0756537 A JP H0756537A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- instruction data
- circuit
- liquid crystal
- gates
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は、液晶駆動回路に関す
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal drive circuit.
【0002】[0002]
【従来の技術】図4は従来の液晶駆動回路を示す図であ
る。図4において、(1)は制御回路であり、液晶駆動
回路の各部を制御するものである。(2)は駆動電圧発
生回路であり、液晶パネルを構成するコモン電極及びセ
グメント電極を駆動する為の点灯電圧Von及び消灯電圧
Voffを発生するものである。尚、点灯電圧Von及び消
灯電圧Voffの選択機能は、コモン電極及びセグメント
電極共に同等である為、セグメント電極を駆動する場合
について説明する。(3−1)〜(3−m)は出力端子
であり、m本のセグメント電極と接続される。(4−
1)〜(4−m)はトランスミッションゲート(第1ゲ
ート)であり、点灯電圧Vonを出力端子(3−1)〜
(3−m)から導出又は遮断するものである。(5−
1)〜(5−m)はトランスミッションゲート(第2ゲ
ート)であり、消灯電圧Voffを出力端子(3−1)〜
(3−m)から導出又は遮断するものである。(6)は
指示データ発生回路であり、トランスミッションゲート
(4−1)〜(4−m)の何れかを導通又は遮断する指
示データが制御回路(1)からセットされるものであ
る。即ち、指示データは、トランスミッションゲート
(4−1)〜(4−m)の何れかを導通する時に
「1」、遮断する時に「0」となるmビットの情報であ
る。(7)は指示データ保持回路であり、制御回路
(1)から発生するクロックCKに同期して指示データ
を保持するものである。(8−1)〜(8−m)はイン
バータであり、指示データ保持回路(7)から出力され
る指示データに応じて、トランスミッションゲート(4
−1)〜(4−m)及び(5−1)〜(5−m)を相補
的に導通又は遮断するものである。2. Description of the Related Art FIG. 4 is a diagram showing a conventional liquid crystal drive circuit. In FIG. 4, (1) is a control circuit for controlling each part of the liquid crystal drive circuit. (2) is a drive voltage generation circuit, which generates a lighting voltage Von and a turn-off voltage Voff for driving a common electrode and a segment electrode which form the liquid crystal panel. Since the selection function of the lighting voltage Von and the extinction voltage Voff is the same for both the common electrode and the segment electrode, the case of driving the segment electrode will be described. (3-1) to (3-m) are output terminals, which are connected to m segment electrodes. (4-
1) to (4-m) are transmission gates (first gates), which output the lighting voltage Von from the output terminals (3-1) to (3-1).
It is derived or blocked from (3-m). (5-
1) to (5-m) are transmission gates (second gates), which output the turn-off voltage Voff from the output terminals (3-1) to (3-1).
It is derived or blocked from (3-m). (6) is an instruction data generation circuit, and instruction data for turning on or off any of the transmission gates (4-1) to (4-m) is set from the control circuit (1). That is, the instruction data is m-bit information that becomes "1" when any of the transmission gates (4-1) to (4-m) is made conductive and becomes "0" when it is cut off. (7) is an instruction data holding circuit, which holds the instruction data in synchronization with the clock CK generated from the control circuit (1). (8-1) to (8-m) are inverters, which correspond to the instruction data output from the instruction data holding circuit (7).
-1) to (4-m) and (5-1) to (5-m) are complementarily conducted or cut off.
【0003】図5は図4の駆動電圧発生回路(2)の一
具体回路であり、1/3バイアス電圧を発生する回路で
ある。図5において、(9)〜(11)は値が等しい抵
抗であり、電源Vdd及び接地間に直列接続されている。
(12)はPチャンネル型のMOSトランジスタであ
り、電源Vdd及び抵抗(9)〜(11)を接続又は遮断
するものである。即ち、制御回路(1)から発生するL
CDonが「1」の時、電源Vdd及び抵抗(9)〜(1
1)が接続される。(13)(14)はトランスミッシ
ョンゲートであり、一端は抵抗(9)〜(11)の両端
と接続され、他端は共通接続されてセグメント電極の点
灯電圧Von-segを導出する様になっている。(15)は
インバータであり、制御回路(1)から出力されるクロ
ックTを反転するものである。即ち、点灯電圧Von-seg
はクロックTのレベルに応じてVdd又は0となる。同様
に、(16)(17)もトランスミッションゲートであ
り、一端は抵抗(9)〜(11)の両端と接続され、他
端は共通接続されてコモン電極の点灯電圧Von-comを導
出する様になっている。即ち、点灯電圧Von-comはクロ
ックTのレベルに応じてVdd又は0となる。同様に、
(18)(19)もトランスミッションゲートであり、
一端は抵抗(10)の両端と接続され、他端は共通接続
されてセグメント電極の消灯電圧Voff-segを導出する
様になっている。即ち、消灯電圧Voff-segはクロック
Tのレベルに応じてVdd・2/3又はVdd/3となる。
同様に、(20)(21)もトランスミッションゲート
であり、一端は抵抗(10)の両端と接続され、他端は
共通接続されてコモン電極の消灯電圧Voff-comを導出
する様になっている。即ち、消灯電圧Voff-comはクロ
ックTのレベルに応じてVdd・2/3又はVdd/3とな
る。そして、図4の指示データに従って点灯電圧又は消
灯電圧を適宜選択することにより、図6のコモン波形C
OM及びセグメント波形SEGを得ることができる。FIG. 5 is a specific circuit of the drive voltage generating circuit (2) shown in FIG. 4, which is a circuit for generating a ⅓ bias voltage. In FIG. 5, (9) to (11) are resistors having the same value, which are connected in series between the power supply Vdd and the ground.
(12) is a P-channel type MOS transistor for connecting or disconnecting the power supply Vdd and the resistors (9) to (11). That is, L generated from the control circuit (1)
When CDon is "1", the power supply Vdd and the resistors (9) to (1)
1) is connected. (13) and (14) are transmission gates, one end of which is connected to both ends of the resistors (9) to (11) and the other end of which is commonly connected to derive the lighting voltage Von-seg of the segment electrodes. There is. Reference numeral (15) is an inverter for inverting the clock T output from the control circuit (1). That is, the lighting voltage Von-seg
Becomes Vdd or 0 depending on the level of the clock T. Similarly, (16) and (17) are also transmission gates, one end of which is connected to both ends of the resistors (9) to (11) and the other end of which is commonly connected to derive the lighting voltage Von-com of the common electrode. It has become. That is, the lighting voltage Von-com becomes Vdd or 0 according to the level of the clock T. Similarly,
(18) and (19) are also transmission gates,
One end is connected to both ends of the resistor (10) and the other end is commonly connected to derive the extinguishing voltage Voff-seg of the segment electrode. That is, the turn-off voltage Voff-seg becomes Vdd · 2/3 or Vdd / 3 depending on the level of the clock T.
Similarly, (20) and (21) are also transmission gates, one end of which is connected to both ends of the resistor (10), and the other end of which is commonly connected to derive the turn-off voltage Voff-com of the common electrode. . That is, the turn-off voltage Voff-com becomes Vdd · 2/3 or Vdd / 3 depending on the level of the clock T. Then, by appropriately selecting the lighting voltage or the extinction voltage according to the instruction data of FIG. 4, the common waveform C of FIG.
The OM and segment waveform SEG can be obtained.
【0004】[0004]
【発明が解決しようとする課題】しかしながら、実際
は、指示データ保持回路(7)の内容をトランスミッシ
ョンゲート(4−1)〜(4−m)に伝達する時、及
び、指示データ保持回路(7)の同一内容をインバータ
(8−1)〜(8−m)を介してトランスミッションゲ
ート(5−1)〜(5−m)に伝達する時、各々異なる
遅延時間を生じている。従って、指示データ保持回路
(7)の内容を変更した時、相対するトランスミッショ
ンゲートが同時に開いてしまい、図5のセグメント電極
の点灯電圧Von-seg及び消灯電圧Voff-segが短絡する
と共にコモン電極の点灯電圧Von-com及び消灯電圧Vof
f-comが短絡し、これより、消費電流が増大する問題が
あった。However, in reality, when the contents of the instruction data holding circuit (7) are transmitted to the transmission gates (4-1) to (4-m), and the instruction data holding circuit (7). When the same contents are transmitted to the transmission gates (5-1) to (5-m) through the inverters (8-1) to (8-m), different delay times are generated. Therefore, when the contents of the instruction data holding circuit (7) are changed, the transmission gates opposite to each other are opened at the same time, and the lighting voltage Von-seg and the turning-off voltage Voff-seg of the segment electrode of FIG. Lighting voltage Von-com and turn-off voltage Vof
There was a problem that f-com was short-circuited, resulting in an increase in current consumption.
【0005】そこで、本発明は、液晶パネルの為の点灯
電圧及び消灯電圧を選択する時、消費電流を抑えること
のできる液晶駆動回路を提供することを目的とする。Therefore, it is an object of the present invention to provide a liquid crystal drive circuit capable of suppressing current consumption when selecting a turn-on voltage and a turn-off voltage for a liquid crystal panel.
【0006】[0006]
【課題を解決するための手段】本発明は、前記問題点を
解決する為に成されたものであり、その特徴とするとこ
ろは、液晶パネルを構成するコモン電極及びセグメント
電極を駆動する為の点灯電圧及び消灯電圧を発生する駆
動電圧発生回路と、前記点灯及び消灯電圧を相補的に通
過又は遮断する第1及び第2ゲートと、前記第1及び第
2ゲートを相補的に開閉する指示データを発生する指示
データ発生回路と、前記指示データをクロックに同期し
て保持し、前記指示データに応じて前記第1及び第2ゲ
ートを開閉制御する指示データ保持回路と、前記点灯及
び消灯電圧を共に通過又は遮断する第3及び第4ゲート
と、前記指示データ保持回路が指示データを更新して保
持する時、前記第3及び第4ゲートを共に遮断する遮断
データ発生回路と、を備えた点である。The present invention has been made to solve the above-mentioned problems, and is characterized in that it is for driving a common electrode and a segment electrode constituting a liquid crystal panel. A drive voltage generating circuit that generates a lighting voltage and a light-off voltage, first and second gates that complementarily pass or cut off the lighting and light-off voltage, and instruction data that complementarily open and close the first and second gates. And an instruction data holding circuit for holding the instruction data in synchronism with a clock and controlling the opening and closing of the first and second gates according to the instruction data. Third and fourth gates that both pass or shut off, and a shutoff data generation circuit that shuts off both the third and fourth gates when the instruction data holding circuit updates and holds the instruction data Is that with.
【0007】[0007]
【作用】本発明によれば、液晶パネルを構成するコモン
電極及びセグメント電極を駆動する為の点灯電圧及び消
灯電圧を選択する時、駆動電圧発生回路の出力を遮断す
る様にした為、無駄な消費電流を抑えることができる。According to the present invention, the output of the drive voltage generating circuit is cut off when selecting the lighting voltage and the extinguishing voltage for driving the common electrode and the segment electrode which compose the liquid crystal panel. The current consumption can be suppressed.
【0008】[0008]
【実施例】本発明の詳細を図面に従って具体的に説明す
る。図1は本発明の液晶駆動回路である。尚、図1及び
図4の同一素子には同一符号を付すものとする。図1に
おいて、(22)はトランスミッションゲート(第3ゲ
ート)であり、トランスミッションゲート(4−1)〜
(4−m)の前段で点灯電圧Vonを通過又は遮断するも
のである。同様に、(23)もトランスミッションゲー
ト(第4ゲート)であり、トランスミッションゲート
(5−1)〜(5−m)の前段で消灯電圧Voffを通過
又は遮断するものである。(24)は遮断データ発生回
路であり、制御回路(1)から発生するクロックCKを
遅延したクロックCK’を発生すると共に、トランスミ
ッションゲート(22)(23)を各々開閉する遮断デ
ータCVon及びCVoffを発生するものである。The details of the present invention will be described in detail with reference to the drawings. FIG. 1 shows a liquid crystal drive circuit of the present invention. The same elements in FIGS. 1 and 4 are designated by the same reference numerals. In FIG. 1, reference numeral (22) is a transmission gate (third gate), which includes transmission gates (4-1) to (4-1).
In the preceding stage of (4-m), the lighting voltage Von is passed or cut off. Similarly, (23) is also a transmission gate (fourth gate), which passes or blocks the turn-off voltage Voff before the transmission gates (5-1) to (5-m). Reference numeral (24) is a cutoff data generation circuit, which generates a clock CK 'which is a delayed version of the clock CK generated from the control circuit (1) and cutoff data CVon and CVoff for opening and closing the transmission gates (22) and (23) respectively. It occurs.
【0009】図2は図1の遮断データ発生回路(24)
の一具体回路である。図2において、(25)は遅延回
路であり、クロックCKを時間tだけ遅延し、クロック
CK’を発生するものである。同様に、(26)も遅延
回路であり、クロックCK’を時間t’だけ遅延するも
のである。(27)はインバータであり、遅延回路(2
6)の出力を反転してクロック*CK”を発生するもの
である。(28)はNANDゲートであり、クロックC
K及び*CK”を論理積演算し、遮断データCVon及び
CVoffを発生するものである。尚、時間t及びt’
は、クロックCK’の立上りで指示データ保持回路
(7)の内容を変更する前後で、遮断データCVon及び
CVoffを十分に「0」とできる値になっている。FIG. 2 shows the cutoff data generation circuit (24) of FIG.
It is a specific circuit of. In FIG. 2, reference numeral (25) is a delay circuit, which delays the clock CK by the time t to generate the clock CK ′. Similarly, (26) is also a delay circuit, which delays the clock CK 'by the time t'. (27) is an inverter, and a delay circuit (2
The output of 6) is inverted to generate a clock * CK ". (28) is a NAND gate, which is a clock C
K and * CK "are logically ANDed to generate cutoff data CVon and CVoff. At times t and t '.
Is a value that allows the cutoff data CVon and CVoff to be sufficiently "0" before and after the content of the instruction data holding circuit (7) is changed at the rising edge of the clock CK '.
【0010】以下、図1の動作を図3を基に説明する。
クロックCK’が立上ると、指示データ発生回路(6)
から発生しているmビットの指示データが指示データ保
持回路(7)に保持され、トランスミッションゲート
(4−1)〜(4−m)及び(5−1)〜(5−m)が
指示データに応じて開閉される。しかし、指示データの
変更時点において、遮断データCVon及びCVoffが共
に「0」となり、トランスミッションゲート(22)
(23)は閉じている。従って、トランスミッションゲ
ート(4−1)〜(4−m)及び(5−1)〜(5−
m)が同時に開いたとしても、点灯電圧Von及び消灯電
圧Voffが短絡することはない。これより、無駄な消費
電流を抑えることができる。The operation of FIG. 1 will be described below with reference to FIG.
When the clock CK 'rises, the instruction data generation circuit (6)
The instruction data holding circuit (7) holds the m-bit instruction data generated from the transmission gates (4-1) to (4-m) and (5-1) to (5-m). It will be opened and closed according to. However, when the instruction data is changed, the cutoff data CVon and CVoff both become “0”, and the transmission gate (22)
(23) is closed. Therefore, the transmission gates (4-1) to (4-m) and (5-1) to (5-
Even if m) is opened at the same time, the lighting voltage Von and the extinction voltage Voff are not short-circuited. As a result, useless current consumption can be suppressed.
【0011】[0011]
【発明の効果】本発明によれば、液晶パネルを構成する
コモン電極及びセグメント電極を駆動する為の点灯電圧
及び消灯電圧を選択する時、駆動電圧発生回路の出力を
強制的に遮断でき、これより、無駄な消費電流を抑える
ことができる利点が得られる。According to the present invention, the output of the drive voltage generating circuit can be forcibly cut off when selecting the lighting voltage and the extinguishing voltage for driving the common electrodes and the segment electrodes which compose the liquid crystal panel. As a result, it is possible to obtain an advantage that wasteful current consumption can be suppressed.
【図1】本発明の液晶駆動回路を示す図である。FIG. 1 is a diagram showing a liquid crystal drive circuit of the present invention.
【図2】図1の遮断データ発生回路の一具体例を示す図
である。FIG. 2 is a diagram showing a specific example of the cutoff data generation circuit of FIG.
【図3】図2の各部波形を示すタイミングチャートであ
る。FIG. 3 is a timing chart showing waveforms at various points in FIG.
【図4】従来の液晶駆動回路である。FIG. 4 is a conventional liquid crystal drive circuit.
【図5】駆動電圧発生回路の一具体例を示す図である。FIG. 5 is a diagram showing a specific example of a drive voltage generation circuit.
【図6】一般的なコモン波形及びセグメント波形を示す
図である。FIG. 6 is a diagram showing general common waveforms and segment waveforms.
(2) 駆動電圧発生回路 (4−1)〜(4−m) トランスミッションゲート (5−1)〜(5−m) トランスミッションゲート (6) 指示データ発生回路 (7) 指示データ保持回路 (22)(23) トランスミッションゲート (24) 遮断データ発生回路 (2) Drive voltage generation circuit (4-1) to (4-m) Transmission gate (5-1) to (5-m) Transmission gate (6) Instruction data generation circuit (7) Instruction data holding circuit (22) (23) Transmission gate (24) Interruption data generation circuit
Claims (1)
グメント電極を駆動する為の点灯電圧及び消灯電圧を発
生する駆動電圧発生回路と、 前記点灯及び消灯電圧を相補的に通過又は遮断する第1
及び第2ゲートと、 前記第1及び第2ゲートを相補的に開閉する指示データ
を発生する指示データ発生回路と、 前記指示データをクロックに同期して保持し、前記指示
データに応じて前記第1及び第2ゲートを開閉制御する
指示データ保持回路と、 前記点灯及び消灯電圧を共に通過又は遮断する第3及び
第4ゲートと、 前記指示データ保持回路が指示データを更新して保持す
る時、前記第3及び第4ゲートを共に遮断する遮断デー
タ発生回路と、 を備えたことを特徴とする液晶駆動回路。1. A drive voltage generating circuit for generating a lighting voltage and a non-lighting voltage for driving a common electrode and a segment electrode constituting a liquid crystal panel, and a first for complementally passing or blocking the lighting and extinguishing voltage.
And a second gate, an instruction data generating circuit for generating instruction data for opening and closing the first and second gates in a complementary manner, holding the instruction data in synchronization with a clock, and storing the instruction data according to the instruction data. An instruction data holding circuit that controls opening and closing of the first and second gates, third and fourth gates that both pass or block the lighting and extinguishing voltages, and when the instruction data holding circuit updates and holds the instruction data, A cutoff data generation circuit for cutting off both the third and fourth gates, and a liquid crystal drive circuit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5203399A JPH0756537A (en) | 1993-08-17 | 1993-08-17 | Liquid crystal driving circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5203399A JPH0756537A (en) | 1993-08-17 | 1993-08-17 | Liquid crystal driving circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0756537A true JPH0756537A (en) | 1995-03-03 |
Family
ID=16473411
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5203399A Pending JPH0756537A (en) | 1993-08-17 | 1993-08-17 | Liquid crystal driving circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0756537A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6108067A (en) * | 1995-12-27 | 2000-08-22 | Sharp Kabushiki Kaisha | Liquid crystal display element having opposite signal voltage input directions |
KR100532390B1 (en) * | 1998-08-10 | 2006-01-27 | 삼성전자주식회사 | LCD apparatus capable of providing stable display |
-
1993
- 1993-08-17 JP JP5203399A patent/JPH0756537A/en active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6108067A (en) * | 1995-12-27 | 2000-08-22 | Sharp Kabushiki Kaisha | Liquid crystal display element having opposite signal voltage input directions |
KR100532390B1 (en) * | 1998-08-10 | 2006-01-27 | 삼성전자주식회사 | LCD apparatus capable of providing stable display |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3341681B2 (en) | Semiconductor integrated logic circuit | |
KR940018718A (en) | Multiphase clock generation circuit | |
KR950004058A (en) | Pulse width modulation circuit | |
JP2000181412A (en) | Integrated circuit for driving liquid crystal | |
JPH0756537A (en) | Liquid crystal driving circuit | |
TW437169B (en) | Reset circuit for flip-flop | |
JP3466151B2 (en) | Drive circuit | |
JPH0248909B2 (en) | ||
JP2805466B2 (en) | Memory address transition detection circuit | |
US6252449B1 (en) | Clock distribution circuit in an integrated circuit | |
JPH0254698B2 (en) | ||
JPH05216558A (en) | Timer circuit | |
JP2000049584A (en) | Voltage output circuit provided with level shift circuit | |
US4173758A (en) | Driving circuit for electrochromic display devices | |
JPH0795680B2 (en) | Voltage conversion circuit | |
US4326277A (en) | Electronic timepiece | |
JP2682394B2 (en) | Multiplexer circuit | |
JP2525558B2 (en) | MOS drive circuit | |
JPH0722261B2 (en) | MOS drive circuit | |
KR100400774B1 (en) | voltage switch circuit | |
JPH05235706A (en) | Flip-flop circuit | |
KR970031856A (en) | Gm control circuit using switching pulse of NTSC / PAL | |
JPH01193795A (en) | Liquid crystal display device | |
JPH07191297A (en) | Output circuit of liquid crystal driving device | |
JPH1117525A (en) | Frequency divider and clock generating circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Effective date: 20031201 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20031225 |
|
A521 | Written amendment |
Effective date: 20040223 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040302 |
|
A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20040326 |