JPH07508624A - 通信チャネル用スイッチング装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 通信チャネル用スイッチング装置 背景技術 本発明は通信回路に関するもので、特に、電話回路で用いる保守用終端ユニット に関する。

最近、特に、多くの電話システムの規制緩和のために、個人的に所有されている 通信設備が電話システムの加入者の構内に急激に設置されるようになってきた。

この結果、故障が電話回線に発生したのか、あるいは加入者の構内、すなわち、 加入者の設備やケーブルに発生したのかを決定する必要が生じる。これによって 、この故障をどちらの責任で修理すべきかが決められる。また、適当な信号をロ ーカル交換機から回線を経て送信することによってこのような決定を遠隔より実 行して、電話会社の社員を加入者の構内へ派遣する必要を回避できるようになれ ば、経済上より非常に有利である。

故障に対して、電話回線をテストするためには、最初に、加入者の構内の回線に 所謂“保守終端ユニット（ｍａｉｎｔｅｎａｎｃｅ　ｔｅｒｍｉｎａｔｉｏｎ　 ｕｎｉｔ）″、すなわち、ＭＴＵを設置する必要がある。交換機から適切な信号 を受信するのに応じて、このＭＴＵによって、加入者の設備なラインから切断し く換言すると、ラインを区分化する（ｓｅｃｔｉｏｎａｌｉｚｅ）とも称す）、 およびチップ線（ａ線）およびリング線（ｂ線）を接続できる。ラインテスト動 作中に、一般に、ライン、すなわち線路間抵抗および第１および第２ラインの対 地抵抗を決定できる。さらにまた、ＭＴＵの存在を電子的に検出することによっ て、ラインの導通を決定することもできる。

種々の形態のＭＴＵが、例えば、米国特許第４．７１０．９４９号（Ｏｍ　Ａｈ ｕｊａ発明者）に記載されている。このデバイスは、一対の電圧感知スイッチを 有し、そのスイッチのひとつを、チップおよびリング線の各々に配置する。また 独特ないし特定の終端によって、これら電圧感知スイッチの加入者側のチップお よびリング線を接続する。これら電圧感知スイッチの各々には、約１６Ｖのスレ ッショホールド電圧が設定されており、これによって、これらスイッチは通常動 作中、４８Ｖのバッテリ電圧によって閉じられるが、約３２Ｖ以下のテスト電圧 を４８Ｖの代りに用いると開放され、これによって線路−接地間インピーダンス およびチップ−リング線間インピーダンスをテストすることができる。この独特 の終端には、例えば、同じ極性の端子同士が接続されたバックツーバック（ｂａ ｃｋ−ｔｏ−ｂａｃｋ）ダイオードおよびツェナーダイオードが設けられており 、これらダイオードは、異なった極性の大きな電圧（動作電圧以上）を印加する と非対称抵抗を呈するようになる。

通信システムにＭＴＵを設置することに加えて、通常、この通信システムは、通 信チャネル中の過電流および過電圧に対して保護される必要がある。これら過電 流および過電圧は、例えば、装置の故障、電磁的な干渉、静電的な放電、主電圧 電源への接続等によって生じる。このような保護は、通常、通信システム中にス パークギャップやトライアック等の個別の部品を組込むことによって達成できる 。

発明の要旨 本発明は、加入者を分離するための遠隔付勢スイッチ、すなわちループバックテ スト用スイッチ、および加入者設備または交換機設備を過電圧または過電流から 保護するデバイスとして同一のスイッチング回路を用いることが可能であるとい う認識に基づいている。

従って、本発明によれば、端局設備の組の間に一対の線路（ライン）を有する通 信チャネルに接続可能なスイッチング装置であって、 （ｉ）一対の直列スイッチング回路であって、これら回路の各々を前記ラインの 一方に直列接続でき、およびその関連ライン中に過電流が生じた時に開放する一 対の直列スイッチング回路および／または、（ｉｉ）これらライン間、またはこ れらラインの双方とアースとの間に接続され、その関連ライン中に過電圧が生じ た時に閉成する１つまたは２つ以上のシャントスイッチング回路を備え、 そのスイッチング回路またはその各々を、チャネルに沿って送信したテスト信号 によって遠隔より付勢できるようにしたスイッチング装置を提供する。

本発明のスイッチング装置は、（直列スイッチの場合には）単一スイッチを各信 号ライン中に設けて、２つの機能、すなわち遠隔からの切断および過電流保護を 行い、それによって、このスイッチング装置の信頼性を向上させ、ラインにおけ る挿入損を減少し、かつ、信号を伝える部品の点数を減らすことによってそのコ ストを低減するという利点がある。加えて、シャントおよび直列スイッチング回 路を意のままに作動させることができ、それによって回路保護のための遠隔テス トを実現できる。

これらスイッチの制御回路を多数の方法のいかなるやり方でも付勢でき、例えば 、ライン上に直流電圧を印加することや所定周波数の交流信号によって付勢でき る。本発明による好適な実施例では、直流電圧ウィンドウ検出回路（以下、“ウ ィンドウ検出回路“と称する）をこれらライン間に接続し、このウィンドウ検出 回路によって、ライン間の電圧が予め定められたバンド（帯域）内のときおよび そのようなときにおいてのみ、電流がその回路を流れることができるようになし 、ウィンドウ検出回路を流れる電流によってスイッチング回路を付勢する。

この直列スイッチング回路を開放し、およびシャントスイッチング回□路を閉成 するために、この装置に印加したテスト電圧は、通常、呼出しくリンギング）中 に印加されたピーク電圧よりかなり低いので、印加された電圧が予め定められた バンド内であるリンギングサイクル中の期間において、スイッチング回路はスイ ッチ動作を試みる。このようなスイッチ動作は、この装置内に、十分に低いカッ トオフ周波数を有するローパスフィルタを設けることにより防止できる。所要の カットオフ周波数は、ウィンドウ回路に電流が流れる電圧バンドの幅に依存する 。このバンドが短（なればなる程、カットオフ周波数は高くなる。この理由は、 印加した電圧が各サイクル中、予め定められたバンド内により短い時間滞在する からである０例えば、２０Ｖの電圧バンドは、約３００Ｈｚのカットオフ周波数 に相当する。

スイッチが開放／閉成する印加電圧を決定するウィンドウ検出回路は、ツェナー ダイオードを有することができ、これによって、電流を流すことができる印加電 圧の下限値を設定する。この印加電圧の上限値は、過電流スイッチング回路手段 によって好適に設定できる。この過電流スイッチング回路は、この回路を流れる 電流、従って、この回路間の電圧が予め定められた値を超える時に、開放される 。この印加電圧がこのバンド内の場合に、このウィンドウ回路によって、ある種 の信号をこれらスイッチング回路に送る。

本発明の好適実施例は、リンギング信号によりスイッチをトリガすることなく、 かつライン中にリンギングバイパス用コンデンサを設ける必要なく、通常の通信 信号の振幅とリンギング（呼出）信号の振幅との間の振幅を有する信号によって 、スイッチング装置を付勢できる利点を有する。リンギング信号の歪は、過電流 スイッチング回路を直列スイッチとして用いることによって減少する。本発明に よるスイッチング装置において用いられる回路によって、１つのｐｎ接合の電圧 降下（０，６Ｖ）程度の低い電圧を印加して、それらの導通状態にスイッチオン することができる。この電圧降下は、現存するあらゆるダイオードブリッジの両 端間の電圧降下と組合わされて、リンギングバイパス用コンデンサを設けていな い米国特許第４．７１０．９４９号に用いられている電圧感知スイッチによって 生じる約３２Ｖのクロスオーバー歪に対比して、リンギング信号中に２■より低 いクロスオーバー歪を生じる。

ラインの各々における直列スイッチング回路を通常はシリコンで形成して固体ス イッチとし、そして好適には、スイッチング回路が過電流を受けるとオンとなり 、それによりスイッチングトランジスタをオフとする過電流制御素子によって入 力電圧が制御されるスイッチングトランジスタを有する。このような回路自体は 、これと関連するライン中の過電流に応答してスイッチング動作するのみである 。しかしながら、この回路は、テスト制御素子を有し、この素子によって、スイ ッチング素子の入力電圧をも制御する。このテスト制御素子はウィンドウ回路中 に電流が流れる時にオンとなり、それにより、このスイッチングトランジスタを オフとする。従って、このようにして、直列スイッチング回路を、遠隔より、ま たはライン中の過電流によって付勢することができる。この制御素子は、多数の デバイスのうちのあるもので形成することが可能で、制御素子の選択は、ある程 度まで採用したスイッチングトランジスタの種類に依存する。また、過電流制御 素子は、例えば、スイッチングトランジスタの端子間に設けた分圧器中にベース またはゲートが配置されているトランジスタを有して、ライン中の電流の増加に 伴ってベース−エミッタ間電圧またはゲート−ソース間電圧が増大するようにし てもよい。あるいはまた、制御素子はコンパレータを有することもでき、本件出 願人のＰＣＴ出願ＰＣＴ／ＧＢ９１１０２２１５に記述されているように、この コンパレータによって、スイッチングトランジスタ間の電圧の一部分を基準電圧 と比較し、およびこの一部分の電圧が基準電圧より高い場合には、スイッチを開 放する。例えば、　ＪＦＥＴやデプレションモードのＭＯＳＦＥＴのような常時 オン型のＦＥＴをこのスイッチングトランジスタとして採用する場合には、本件 出願人の英国特許出願筒９１１４７１７．３号に記載されているように、例えば 、チャージポンプや光結合素子（オプトカブラ）のような負電圧発生器を、この 制御素子として用いることもできる。これら明細書の開示を参照することで、本 明細書の一部とする。

通常、このシャントスイッチング回路を、直列スイッチング回路とは独立してス イッチング動作できるようにすることが望ましい。例えば、シャントスイッチン グ回路をループバックテスト中に閉成してラインの導通〔この場合、直列スイッ チング回路を開放または閉成することは厳密には重要なことではない）を決定す ることが必要であり、一方、シャントスイッチング回路および直列スイッチング 回路のすべてを開放することが、ラインの絶縁抵抗（チップ線とリング線との間 の抵抗等）を決定するために必要となる。これらスイッチを独立して付勢するこ とは、例えば印加した直流信号の極性を交互に変更して異なるスイッチを付勢す ることによって達成できる。この場合に、シャントおよび直列スイッチング回路 に対する、信号入力端子を、ウィンドウ回路中の異なったラインに接続してもよ く、これらスイッチング回路の各々において、この直流付勢信号が正しい極性を 有する時のみ、電流が流れるように制限される。

付勢用直流信号を維持する必要なく、またはこの信号の極性を反転させて、ライ ン上で１つまたは２つ以上のテストを実行できるようにするためには、直列スイ ッチング回路の各々を付勢用直流信号の終了後の所定期間だけ、開放したままと することが好ましい。例λば、この回路を、１分間まで開放したままにできるが 、より一般的には、２０〜４０秒間までであり、通常は、少なくとも５秒間は開 放する。上述した回路において、このことは、ベース端子とエミッタ端子との間 、またはテスト制御素子のゲート端子とソース端子との間にコンデンサを設ける ことによって達成できる。このコンデンサは、スイッチング回路の付勢中に、直 流信号によって充電され、およびテスト制御素子をオン状態に保持し、従って、 直流信号による付勢の後の所定期間中、スイッチングトランジスタをオフにする 。

直流スイッチング回路は、バイポーラトランジスタおよび／または電界効果トラ ンジスタを用いることができる。バイポーラトランジスタを用いる場合、これら トランジスタをダーリントン構成のスイッチングトランジスタとして用いて、こ のスイッチングトランジスタをオンにスイッチした時に必要なベース電流を減少 させるのが好ましい。このベース電流は、このスイッチングトランジスタのベー スとコレクタとの間に接続した抵抗を介して供給する必要がある。この回路が阻 止状態すなわち開放状態にスイッチした場合に、スイッチングトランジスタのベ ース電流が制御トランジスタ（現在、オン状態）を介して流れて、洩れ電流とな る。しかしながら、抵抗の両端間の電圧降下は、この装置が阻止状態の場合に、 かなり大きなものとなるので、この洩れ電流はスイッチングトランジスタのベー ス電流より大きなものとなる。ダーリントン構成対、すなわちトリブレットを用 いた場合には、実効直流電流ゲインが著しく増大するので、さらに大きな抵抗値 を用いることができる。

ＦＥＴを用いる場合、ＭＯＳＦＥＴが好ましく、例えば、デプレションモードの ＭＯＳＦＥＴを用いることはできるが、特に直線性が重要である場合には、エン ハンスメントモードのＭＯＳＦＥＴが好ましい。デプレションモードのＭＯ３Ｆ ＥＴスイッチを採用した例が、本件出願人の上述した英国特許出願筒９１１４７ １７．３号に開示されている。このスイッチング回路で用いられている抵抗は、 例えばＭＯＳＦＥＴのゲートとドレインとをＮＭＯＳロジックとして接続するこ とで、ＭＯＳＦＥＴによって構成できる。あるいはまた、スイッチングトランジ スタのベースとゲート用の分圧器を一緒に構成する制御トランジスタおよび抵抗 は、ＣＭＯＳロジックの形態で接続された相補型ｎチャネルおよびｐチャネルＦ ＥＴの対によって構成することができろ。

直列スイッチング回路は、スイッチングトランジスタと直列に抵抗性部品を設け ないことが好ましい。このような装置によって、回路のラインに沿っての電圧降 下または挿入損を減少することができ、かつ加えて、この装置の集積回路設計に おいて用いる必要のあるシリコン領域を減少できるようになり、それによりコス トが低減される。

シャントスイッチング回路は、通常、チップ線とリング線との間に接続されたト ライアックを有する。このトライアックのゲートを、一対のバックツーバックツ ェナーダイオードを介して、これら線路の一方に接続して、ツェナ降伏電圧より も大きい過電圧により電流パルスがトライアックのゲートに印加されるようにな してトライアックが動作するようにする。加えて、トライアックのゲートをウィ ンドウ回路に接続してこのウィンドウ回路を流れる電流によってもこのトライア ックを作動させるようにすることができる。直列スイッチング回路と同様に、リ ンギング信号によるシャントスイッチング回路の迷惑なトリップを阻止するため に、ローパスフィルタをシャントスイッチング回路に設ける。シャントスイッチ ング回路によって２つのラインを直接にあるいは他の部品を介して接続すること ができる。例えば、これらラインを独特の終端、例えばダイオードとツェナーダ イオードとのバックツーバック接続を介して一緒に接続してその終端の抵抗値が ノンリニアであり、かつ極性に依存するようにすることができる。

ウィンドウ回路は多数の手段のどれかによってスイッチング回路に接続すること ができる。例えば、デバイスのひとつの形態では、オプトエレクトロニックカブ ラによってこれら回路を接続することができる。

他の形態のデバイスでは、これら回路をウィンドウ回路に直流結合して、例えば ウィンドウ回路中の抵抗の両端間の電圧降下からこれら回路の付勢電圧を取り出 す。

この装置のすべての部品の電力をラインの電流あるいはライン間の電圧降下から 取り出して別個の電源レールを必要としないようにするのが好適である。

それぞれ異なる直流付勢電圧ウィンドウを有する多数の装置を構成して、これら 装置を長いチャネルに沿って種々の点で接続することにより、そのチャネルを故 障の位置を決定するための複数の区間に分割することもできる。

図面の簡単な説明 本発明による２つの形態を添付の図面を参照しながら実施例により説明する。

第１図は、本発明による装置の主要部分を示すブロック線図である。

第２図は、第１図に示した装置の−の形態の回路図である。

第３図は、第２図に示した装置のリンギング信号中におけるライン電圧およびウ ィンドウ回路出力電圧を示すグラフである。

第４図は、本発明の装置の第２形態の回路図である。

実施例 添付の図面を参照するに、電話回線用“保守終端ユニット（ｍａｉｎｔｅｎａｎ ｃｅ　ｔｅｒｍｉｎａｔｉｏｎ　ｕｎｉｔ　：　ＭＴＵ）”　１は、通信チャネ ルのラインの各々に配置された一対の直列スイッチング回路２を有し、各スイッ チング回路をウィンドウ回路３によって制御する。また、このウィンドウ回路３ によって、負荷の両端間のいかなる過電圧をもシャント（分流）する過電圧シャ ントスイッチング回路４を制御する。また、別の回路では、アース接続を設ける こともでき、その場合には、アースに対する過電圧をシャントすることができる 。

日常のテストであるかもしれないし、あるいは加入者の苦情のためであるかもし れないが、電話回線上で保守テストを実行するためには、最初に８０〜１００Ｖ の正の直流電圧をライン間に印加し、そこで直ちにシャントスイッチング回路４ を閉成してこれら線を互いに接続する。これによって、回線全体の抵抗値を測定 することのできるループバックテストを実行することができる。この印加した電 圧が除去されると、直ちに、このシャントスイッチング回路は開放される。これ らチップ線とリング線との間に８０Ｖと１００ｖとの間の負電圧を印加すること によって、この直列スイッチング回路２が開放され、それにより、加入者が回線 より分離されることになる。この直流スイッチング回路は、この電圧が除去され た後、約２０秒間だけ、開放されたままとなり、これによって、ライン間の抵抗 値およびラインーアース間の抵抗値をめることができるようになる。

このＭＴＵを構成する電気回路を第２図に示す。

直列スイッチング回路２および２′の各々は、相補型ダーリントン構成の３個の トランジスタＴｌ、Ｔ２およびＴ３を有し、これらトランジスタはダイオードブ リッジＢＲＩ内で関連するラインに直列接続されて、スイッチングトランジスタ を構成する。このダーリントントリブレット（三重構成）のベース端子を、抵抗 Ｒ１および過電流制御用トランジスタＴ４によって構成された分圧器内に配置す る。この分圧器はこのダーリントントリブレットにまたがって配置されており、 制御トランジスタのベース端子自身を、抵抗Ｒ２およびＲ３によって構成された 分圧器内に配置する。この分圧器もまた、ダーリントントリブレットによるスイ ッチングトランジスタにまたがって配置されている。この回路によって、このシ ステムをチップ線またはリング線における過電流から以下のように保護する。す なわち、ライン上の電圧がゼロから増大すると、全てのトランジスタは、この回 路の両端間の電圧がダイオードブリッジの端子間の電圧降下分に、スイッチング トランジスタの単一のｐｎ接合降下分を加えた電圧を超えるまでオフとなってい る０次に、このスイッチングトランジスタがオンとなって、制御トランジスタＴ ４がオフの間に、電流が流れることができる。このライン中の電流が増大すると 、制御トランジスタＴ４のベース電圧は、抵抗Ｒ３の両端間の電圧降下に起因し て、過電流が現われる時に、トランジスタＴ４がオンとなるまで増加するように なる。このことによって、スイッチングトランジスタのベース−エミッタ端子は 短絡すると共に、このスイッチングトランジスタがオフとなり、これによって、 ライン中に電流が流れるのを阻止する。この状態において、洩れ電流が、抵抗Ｒ １，Ｒ２およびＲ３の値によって決定される。これら抵抗の値は、典型的には、 　５０にΩ〜ＩＭΩの範囲である。１００ｎＦのコンデンサＣＩを抵抗Ｒ３と並 列に接続して、トランジスタＴ１がオン状態にスイッチングされるのを禁止する 。このことによって、このシステムが最初にオンとなった時に、インダクタンス およびキャパシタンスに起因して、過渡的なサージ電流によってスイッチング回 路がトリップされるのを防止する。加えて、ツェナーダイオードｚ１をトランジ スタＴｌの端子間に接続して、トランジスタの動作電圧を超える電圧、例えば大 きな誘導性スパイクからスイッチング回路２を保護できるようにする。

過電流制御トランジスタＴ４に加えて、エンハンスメントモードのテスト制御用 ＦＥＴ　Ｔ５を、スイッチングトランジスタのベースとエミッタとの間に接続す る。このＦＥＴ　Ｔ５のゲート端子をウィンドウ回路に接続してこのスイッチン グ回路を遠隔よりオンおよびオフすることができるようにする。

このシャントスイッチング回路４は、トライアックＴＲＩを有し、このトライア ックをチップ線とリング線との間に接続し、およびそのゲート端子を、一対のバ ックツーバックのツェナーダイオードＺ５と２６およびゲート電流制限抵抗Ｒ１ ７を介してチップ線に接続する。ツェナーダイオードｚ５およびＺ６のブレーク ダウン（降伏）電圧を超える過電圧が現われると、電流パルスがトライアックの ゲートに送出されて、チップ線およびリング線を短絡する。エンハンスメントモ ードのＦＥＴ　Ｔ１４をもこのトライアックＴＲＩのゲートとチップ線との間に 接続して、シャントスイッチング回路４の遠隔スイッチングを可能とする。ダイ オードＤ５を設けて、ＦＥＴ　Ｔ１４の逆方向のブレークダウンに対する保護を 行う。

ウィンドウ回路は、電圧レベル検出器ツェナーダイオードｚ４および電流レベル 検出回路６を有し、これらをダイオードブリッジＢＲ２と直列接続し、さらにこ のブリッジＢＲ２自身をライン間に接続する。ツェナーダイオードｚ４の端子間 の電圧が、チップ線とリング線との間の電圧８０■に対応して、７５Ｖとなった 時のみ、このツェナーダイオードｚ４によってウィンドウ回路を経て電流が流れ ることができる。他方、電流レベル検出回路６によって、１００ｖを超えるチッ プ−リング間電圧に関連する電流がこのウィンドウ回路中を流れるのを停止させ る。電流レベル回路６は、直列スイッチング回路２および２′と本質的に同一の 原理で作動する。相補型ダーリントン対のトランジスタＴ７およびＴ８によって 、スイッチングトランジスタを構成し、そのベース端子を、ＩＭΩの抵抗Ｒ１１ および制御トランジスタＴ９により構成された分圧器中に配置する。このトラン ジスタＴ９のベース端子自身を、一対のＩＭΩの抵抗Ｒ１２とＲ１３とより構成 された分圧器中に配置する。このトランジスタＴ７の端子間の電圧がｐｎ接合の 電圧降下を超えるとき、抵抗Ｒ１３の端子間の電圧がトランジスタＴ９をオンす るのに十分な大きさとなるまで電流が流れる。

トランジスタＴ９がオンになると、直ちに、トランジスタＴ８のベース−エミッ タ端子は短絡し、およびこのダーリントン対はオフ状態にスイッチされる。

３個の光アイソレータ０ＰＴＯＩ〜３の入力端子を、電圧レベル検出器ツェナー ダイオードＺ４および電流レベル検出回路６に直列接続し、およびこれらの出力 端子を直列およびシャントスイッチング回路に接続する。

これら直列スイッチング回路に接続されたアイソレータ０ＰＴＯＩと０ＰＴＯ２ とを互いに直列接続すると共に、シャントスイッチング回路４に接続された光ア イソレータ０ＰＴＯ３と並列接続する。光アイソレータ０ＰＴＯ３の入力部を、 光アイソレータ０ＰＴＯ１および０ＰＴＯ２の入力部に逆極性で接続して、これ ら直列およびシャントスイッチング回路が、異なる極性の印加電圧で付勢される ようにする。ダイオードＤ３およびＤ４を設けて、大きな逆電圧を印加すること によって生じる光アイソレータ中のＬＥＤの逆方向のブレークダウンを防止する 。

正しい極性を有する８０Ｖと１００■との間の直流信号をラインに印加した場合 に、約１０ｍＡの電流が光アイソレータ０ＰＴＯＩおよび０ＰＴＯ２のＬＥＤ入 力部を通して流れるようになる。各光アイソレータの出力は抵抗Ｒ５とコンデン サＣ３とより構成されたローパスＲＣフィルタを通過するので、これによって、 スイッチング回路の擬似トリガ動作を防止でき、およびコンデンサＣ２を充電す る。このコンデンサＣ２をテスト制御用ＦＥＴ　Ｔ５のゲートとソースとの間に 接続する。ダイオードＤｉによって、０ＰＴＯＩからこのコンデンサへ電流が流 れることができるが、他の回路方向へは流れないので、このコンデンサＣＩの放 電が、ＦＥＴ　Ｔ５のゲートとソースとの間にも接続された抵抗Ｒ４によって制 御される。

従って、コンデンサＣ２を一旦、十分に充電してテスト制御用ＦＥＴ　Ｔ５のゲ ート電圧を超えると、直列スイッチング回路は開放されて加入者を切断し、およ び付勢用直流信号の除去後、コンデンサＣ２が抵抗Ｒ４を介して放電されてしま うまで、開放されたままとなる。

印加した直流信号の極性が反転すると、１０ｍＡの電流が光アイソレータ０ＰＴ Ｏ３のＬＥＤを通して流れるようになる。出力電圧は、抵抗Ｒ１４，Ｒ１５，Ｒ １６とコンデンサＣ７，Ｃ８によって構成されたローパスＲＣフィルタを通過し 、さらにＦＥＴ　Ｔ１４のゲートに印加される。これによってこのＦＥＴはオン となり、かつ、トライアックをトリガして２本の線を有効に短絡し、およびこの システムのループバックテストを実行できる。

この装置は、故障が加入者の設備における短絡の場合にも用いることができる。

このような場合には、交換機に印加されるいかなる電圧であってもこの回線に沿 って低下して、ウィンドウ回路に所要の付勢電圧を印加することができない。し かしながら、この印加電圧を約３．６Ｖ以下に減少させた場合には、各直列スイ ッチのスイッチングトランジスタの端子間の電圧降下では、スイッチを閉成した ままにするには不十分であり、従って、故障を区分化することが可能となる。

ライン上のリンギング信号に起因してシャントおよび直列スイッチング回路の擬 似トリガ動作を、第３図に示すように回避できる。第３ａ図は、リンギング信号 が送信された時に、チップおよびトリガ線上に現われる電圧を示す。この信号は ２０Ｈｚの周波数を有し、および−４８Ｖのバッテリ電圧に重畳された８０Ｖ　 ＲＭＳ振幅（２２６Ｖｐ−ｐ）の正弦波状リンギング信号より構成される。ライ ン上の瞬時電圧がテスト電圧を、かなりの長期間にわたって超えているが、ウィ ンドウ回路３にお、いて電流が生じる時間は、これらライン上の電圧が８０ｖと １００Ｖとの間の電圧で、リンギング信号の立ち上り端縁において生じる場合の みである。また第３ｂ図は、光アイソレータ（ライン１）への入力を示す、この 入力は、約１．７ｍｓ幅のパルス列から構成されており、このパルス列はリンギ ングサイクル毎に１回発生する。（開放端の）光アイソレータからの出力を線２ として示す。ＬＥＤ電流が約５ｍＡまで増加した時に、この出力は上昇を開始す る。パルスは、直列スイッチング回路中の０３とＲ５およびシャントスイッチン グ回路中（７）　Ｃ７，Ｃ８，Ｒ１４，Ｒ１５およびＲ１６によッテ構成されり Ｒｃフィルタによって容易にフィルタ処理できる。一般に、これらフィルタは、 少なくとも５０Ｈｚのカットオフ点を有しているが、通常は、５００Ｈｚを越え ることはない。

第４図は、本発明の装置の他の形態を示し、ここではウィンドウ回路を直列スイ ッチング回路に直結している。これら直列スイッチング回路２および２′は、こ れらスイッチを付勢する電圧ウィンドウを決定するための、電流レベル検出回路 ６およびツェナーダイオードｚ４の組合せのように、第２図に示した直列スイッ チング回路と大部分が同じである。

直列スイッチング回路２は、ｐチャネルエンハンスメントモードのＦＥＴ４１を 有し、他方、直列スイッチング回路２′は、テスト制御素子としての、ｎチャネ ルエンハンスメントモードのＦＥＴ４２を有する。

このウィンドウ回路は、一対の抵抗４４および４７を有し、これらの点からＦＥ Ｔ４１および４２のゲート電圧が取出される。コンデンサ９および１ｏを抵抗器 ４４および４７と並列に接続して、どのような短い擬似信号をもフィルタ処理し 、かつそれによって、これらコンデンサは、正しいテスト電圧を受取ると充電さ れ、そしてこれらコンデンサによって、ＦＥＴ４１および４２を、直流の付勢信 号の終了後、所定期間にわたって開放状態に保持する。ステアリングダイオード を設けて、２つのＦＥＴ４１および４２に悪影響を与える逆方向システム電圧を 防止している。

テスト電圧信号を受信すると、電流がウィンドウ回路３を経て流れ、および電圧 降下が抵抗４４および４７の各端子間に生じ、ＦＥＴ４１のゲートがそのソース に比べてより負となり、しかもＦＥＴ４２のゲートがそのソースに比べてより正 となり、これによってスイッチング回路２および２′が開放される。

シャントスイッチング回路を制御するために、反対極性を有する同様の追加のウ ィンドウ回路を設けることもできる。

１．７ｇｓ　１．７ｇｓ 国際調査報告　。、□７゜。。１／ｆＮ１７１

Claims (10)

【特許請求の範囲】
1. １．端局設備の組の間に一対のラインを有する通信チャネルに接続することがで きるスイッチング装置であって、 （ｉ）一対の直列スイッチング回路であって、これら直列スイッチング回路の各 々を前記ラインの一方に直列接続でき、およびその関連ライン中に過電流が発生 した時に開放する一対の直列スイッチング回路および／または、 （ｉｉ）これらライン間、またはこれらラインの双方とアースとの間に接続され 、その関連ライン中に過電圧が生じた時に閉成する１つまたは２つ以上のシャン トスイッチング回路を備え、 そのスイッチング回路またはその各々を、チャネルに沿って送信したテスト信号 によって遠隔より付勢できるようにしたことを特徴とするスイッチング装置。
2. ２．前記直列スイッチング回路は、過電流制御素子によって制御されるペース電 圧またはゲート電圧を有するスイッチングトランジスタを有し、前記過電流制御 素子を、前記スイッチング回路に過電流が流れた時にオン状態にスイッチングし 、それによって前記スイッチングトランジスタをオフ状態にスイッチングするよ うにしたことを特徴とする請求の範囲第１項に記載のスイッチング装置。
3. ３．前記過電流制御素子はトランジスタであり、該トランジスタのペースまたは ゲート端子を、前記直列スイッチング回路をまたいで配置された分圧器中に配置 して、前記トランジスタのペースーエミッタ間電圧またはゲートーソース間電圧 が前記ライン中の電流と共に増大するようにしたことを特徴とする請求の範囲第 ２項に記載のスイッチング装置。
4. ４．各直列スイッチング回路は、前記スイッチングトランジスタのペースまたは ゲート重圧を制御するテスト制御素子を有し、このテスト制御素子をこのテスト 信号に応答してオンとすることを特徴とする請求の範囲第２項または第３項に記 載のスイッチング装置。
5. ５．前記ライン間に接続した直流電圧ウインドウ検出回路を有し、この検出回路 によって、これらライン間の電圧が予め定められたバンド内にあるとき、および そのときのみ、前記ウインドウ検出回路を電流が流れることが許可され、前記ウ インドウ検出回路を流れる電流によって前記スイッチング回路を付勢するように したことを特徴とする請求の範囲第１項ないし第４項のいずれか１項に記載のス イッチング装置。
6. ６．前記テスト信号によって付勢された時に、前記シャントスイッチング回路に よって、前記ラインを所定の終端を経て接続することを特徴とする請求の範囲第 １項ないし第５項のいずれか１項に記載のスイッチング装置。
7. ７．前記シャントスイッチング回路は、前記ライン間に接続されたトライアック を備えたことを特徴とする請求の範囲第１項ないし第６項のいずれか１項に記載 のスイッチング装置。
8. ８．前記ウインドウ検出回路をオプトエレクトロニックカプラを介して前記スイ ッチング回路に結合することを特徴とする請求の範囲第５項に記載のスイッチン グ装置。
9. ９．前記直列スイッチング回路の各々は、前記テスト制御トランジスタの入力端 子に接続されたコンデンサを有し、該コンデンサを、前記スイッチング回路の付 勢中に前記直流信号によって充電し、このコンデンサによって、この付勢用直流 信号の終了後、ある期間中、前記スイッチング回路を開放状態に保つことを特徴 とする請求の範囲第１項ないし第８項のいずれか１項に記載のスイッチング装置 。
10. １０．請求の範囲第１項ないし第９項のいずれかに記載のスイッチング装置のア レイであって、前記スイッチング装置を通信チャネルに接続して、このチャネル を故障の位置決めを行うための複数の区間に分割し、各スイッチング装置は他の スイッチング装置または他の各スイッチング装置とは異なる直流重圧付勢ウイン ドウを有することを特徴とするスイッチング装置のアレイ。