JPH07506914A - 情報入力装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 情報入力装置 本発明は、情報入力装置、例えばデータ処理技術における手動情報入力装置んい 関し、この入力装置は情報を分散配置型データ処理装置に入力するために使用さ れる。

分散配置型データ処理装置の普及に関するかぎり、昨今ではデータ処理装置の種 々異なる要素間、例えば入力装置とデータ処理手段との間で経済的な接続線路を 大規模に使用したいという大きな要望がある。

広く拡張された多線式接続線路の敷設は大きな出費を必要とする。というのは、 このような接続線路は銅のような高価な電流導体材料を使用するからである。

したがって分散配置型データ処理装置の経済性を上昇させるために、この接続線 路に関連するコストを低減するという問題が非常に重要になっている。この問題 を解決するための試みの１つは接続線路の線数を低減することであり、とくに２ 線式接続線路を使用することである。しかしこのような２線式接続線路の使用は 公知の入力装置の動作速度を低下させ、入力レスポンスも低下させる。

さらに公知の入力装置は、情報が長い接続線路を通って伝送される場合に耐ノイ ズ性が不十分であり、かつエネルギー消費がはなはだ大きい。

従来の入力装置（Ｓｕ、Ａ、１０７０５３３３）はキーからなるキーボードを有 する。そして音波発生器が各キーの下に配置されている。この下には音波伝送板 が配置されており、音波伝送板は音波発生器と接触した際に超音波を接触点から 全方向に伝達する。従ってこの装置は音波受信器を有し、この受信器は、接触点 の座欅値ＸとＹを所定の矩形座標系内で検出することができるように配置構成さ れている。これにより入力情報はキーの位置を検出することなく符号化すること ができる。この技術により情報入力装置のコストを格段に低減することができる 。

しかし問題の装置は、その出力側を多線式接続線路と結合することを必要とする 。というのは、その出力信号は複数の要素を含むディジタルコードにより表され るからであるにのような信号を伝送するための接続線路の線数は要素の数により 定められ、これは通常少なくとも５である。

この技術分野の専門家は、前記情報入力装置の出力側に発生され、相応に変換さ れたディジタルコードは、線数の低減された接続線路を介してシリアル伝送する ことができるという知識を有する。しかしこのことにより入力装置の動作速度が 格段に低減され、情報に対する伝送時間が延長される。すなわち、上記の情報入 力装置の高動作速度は多線式接続線路を使用しなければ保証することができない 。

さらに上記の装置を用いて入力された情報の信頼性は、音響信号の電気信号への 変換が必要である信号処理の複雑さのため十分に高いものではない。

別の公知の情報入力装置（ＳｔＪ、Ａ　１１１５０４０）は、入力情報の信頼性 向上をその課題とするものである。この公知の入力装置は、複数の水平導体と複 数の垂直導体を備えた接続導体のマトリクスを有する。

水平導体と垂直導体の交差点は接続マトリクスのノードを形成する。さらにこの 公知の装置は、電流供給用の電流源とプローブビンを有する。プローブビンは電 流源に接続されており、また入力される情報に相応する信号を発生するため接続 マトリクスのノード点と接続可能である。

これらの信号は、接続マトリクスの相応のノード点で交差する水平導体と垂直導 体を閉成し、電流源からの励起電圧により励起することにより時間的に連続して 発生される。

２つのコード信号が有する５つの要素はエンコードユニットの出力側で連続して に発生される。エンコードユニットは接続マトリクスの水平導体および相応する 垂直導体に接続されている。このコード信号は入力される記録を識別し、信号を パルス振幅変調により表す。したがって、前記２つの連続するコード信号のパラ レルコードを５線式線路を介して伝送する必要があ上記の入力装置の欠点は、前 の場合と同じように、入力される記録の伝送のために多線式線路を使用しなけれ ば装置の高速動作を保証できないことである。

この装置の動作速度は、各記録のそれぞれの入力のために垂直導体と水平導体を 連続して閉成することが必要であるためはなはだしく低下することも述べておく 。

さらに上に述べたように、上記装置は各接続線路を介して伝送される信号のパル ス振幅変調を使用するが、パルス振幅変調は公知のようにノイズの影響を受けや すい。

ノイズの影響を受けやすいため上記入力装置の出力信号は付加的な変換なしには 長距離を伝送することができない。したがって情報入力装置とデータ処理装置と の接続線路の長さが制限される。

本発明の課題は、入力データを２線式接続線路を介して長距離伝送することがで き、一方高い動作速度と耐ノイズ性と信頼性を維持することのできる情報入力装 置を提供することである。

上記課題は本発明により入力装置が、第１の多重チャネル遅延回路と、第２の多 重チャネル遅延回路と、ＯＲ回路と、第１のパルス発生器と、第２のパルス発生 器と、第１の遅延素子と、第２の遅延素子と、マルチバイブレータと、スイッチ とを有し、前記第１の多重チャネル遅延回路において、該回路のチャネル数は少 なくとも接続マトリクスの水平導体の数の１／２より１だけ少なく、 かつ各チャネルの遅延時間は、別のチャネルの遅延時間とは異なっており、 かつ各チャネルの入力側は接続マトリクスの２つの水平導体のうちの相応する１ つと接続されており、かつチャネルの出力側は相互に接続されていて、第１の多 重チャネル遅延回路の出力側を形成し、前記第２の多重遅延回路において、該回 路のチャネル数は少なくとも接続マトリクスの垂直導体の数の１／２より１だけ 少なく、 かつ各チャネルの遅延時間は、別のチャネルの遅延時間とは異なっており、 かつ各チャネルの入力側は接続マトリクスの相応する垂直導体と接続されており 、 かつ前記チャネルの出力側は相互に接続されていて、第２の多重チャネル遅延回 路の出力側を形成し、前記ＯＲ回路は、接続マトリクスの相応する並列導体と接 続された入ツノ側を有し、 前記第１のパルス発生器は、前記ＯＲ回路の出力側と接続されたトリガ入力側と 、前記第１の多重チャネル遅延回路の出力側と接続されたリセット入力側とを有 し、これにより情報入力装置の第１の出力信号を発生し、 前記第２のパルス発生器のトリガ入力側は前記ＯＲ回路の出力側と接続されてお り、かつリセット入力側は前記第２の多重チャネル遅延回路の出力側と接続され ており、これにより情報入力装置の第２の出力信号を発生し、 前記第１の遅延素子の入力側は付加的水平導体と接続されており、かつ出力側は 第１のパルス発生器の出力側と接続されており、 前記第２の遅延素子の入力側は付加的垂直導体と接続されており、かつ出力側は 前記第２のパルス発生器の出力側と接続されており、 Ｉｌｌ記マルチパイプレークはＩＳのトリガ遅延時間を有し、該マルチバイブレ ータの入力側は前記ＯＲ回路の出力側と接続されており、かつ出力側はスイッチ の制御入力端と接続されており、 該スイッチのスイッチング入力側は励起電圧源と接続され、かつ出力側はプロー ブピンと接続されているように構成して解決される。

本発明による前記入力装置の構成では、入力すべき情報の符号化によってコード ユニットを使用せずに、大規模の２線式接続線路を介して高速度でデータ伝送を 行うことができる。本発明は、情報の符号化をデータのパルス幅変調により行う 。そのために前記２つの多重チャネル遅延回路と、前記ＯＲ回路と、出力側が入 力装置の出力側と接続された前記２つのノくルス発生器と、入力装置の出力側に 信号を発生するための前記２つの遅延素子と、前記励起電圧と、１ｓのトリガ遅 延時間を有する前記自励発振器とを用いる。その際、信号は前記水平導体と垂直 導体の交差点ノードへの記録時間に対してΔｔだけ遅延され、自励発振器はスイ ッチ手段を交互に切り替え、スイッチ手段は！ＩＩ記励起電圧を前記垂直導体と 水平導体との交差点ノードに供給することにより、入力装置の出力端子に情報の 自動コピーを形成する。本発明によれば、入力装置はデータを前記２線式接続線 路を介して伝送する。というのは、各パルス発生器は１つの出力端子だけを有す るからである。パルス幅変調によって伝送の耐ノイズ性が上昇し、したがって入 力すべき情報を長距離の接続線路を介して伝送することができる。

さらに本発明による入力装置は、次のようにして入力装置の動作速度を付加的に 上昇させることができる。

すなわち、入力すべき情報を符号化する際に、接続マトリクスの相応する垂直お よび水平導体を順次閉成するのではなく同時に閉成するのである。

本発明の有利な実施例では各多重チャネル遅延回路が複数のレジスタ素子を有し 、各レジスタは接続マトリクスの相応する導体と接続された第１の端子とコンデ ンサに接続された第２の端子を有する。

多重チャネル遅延回路の有利な構成は、入力装置を格段に簡単化し、その信頼性 を大きく向上させる。

以下、本発明を実施例と図面に基づき説明する０図１は、本発明の情報入力装置 の基本概略図を示す。

本発明の情報入力装置は導体接続マトリクス１を有し、このマトリクスは複数の 水平導体２と複数の垂直導体３からなる。垂直導体２と垂直導体３との交差点は 接続マトリクス１のノード点を形成する。

第１の多重チャネル遅延回路４は接続マトリクス１の水平導体２と接続されてい る。第１の多重チャネル遅延回路４のチャネル数は１／２−１だけ水平導体２の 数より少ない。第１の多重チャネル遅延回路４の各チャネルの入力側は相応する 水平導体２と接続されている。前記チャネルの出ノＪ側は相互に接続されており 、第１の多重チャネル遅延回路の出力側を形成する。ここにおいて、各チャネル の遅延時間は回路の他のすべてのチャネルの遅延時間から異なる。

第２の多重チャネル遅延回路５は同じように接続マトリクスの垂直導体３と接続 されている。この遅延回路のチャネル数は接続マトリクスの垂直導体３の数によ って定められる。第２の多重チャネル遅延回路５の各チャネルの入ノＪ側は相応 する垂直導体３と接続されている。該チャネルの出力側は相互に接続されており 、第２の多重チャネル遅延回路５の出力側を形成する。

この場合、各チャネルの遅延時間は回路の池のすべてのチャネルの遅延時間から 異なる。

本発明の有利な実施例では、前記多重チャネル遅延回路４と５はそれぞれ複数の 相応する抵抗６と７を有する。この抵抗の数は水平導体２および垂直導体３の数 によって定められ、各抵抗の抵抗値はこの回路のそれぞれ池の抵抗の抵抗筐から 轟なる。抵抗６および７のそれぞれ第１の端子は前記水平導体２ないし垂直導体 ３の相応する１つと接続されている。前記抵抗６の各々の第２端子は前記コンデ ンサ被覆８と接続されており、このコンデンサは前記第１の多重チャネル遅延回 路４の要素である。前記抵抗７の各々の第２端子はコンデンサ被覆９と接続され ており、このコンデンサは前記第２多重チャネル遅延回路５の要素である。コン デンサ８と９の第２被覆はアース端子と接続されている。

本発明の第２実施例では、前記多重チャネル遅延回路４と５のそれぞれが鋸波亀 圧発生器または伝送電圧発生器を各チャネルに有する。

ＯＲ回路１０は接続マトリクスの垂直導体３と接続されている。ＯＲ回路の有利 な実施例では論理ＮＯＲ回路が使用される。ＯＲ回路１０は接続マトリクスの水 平導体２とも同じように接続できることは明らかである。

ＯＲ回路１０の入力側の数を低減するために、垂直導体１３の数が水平導体の数 よりも少なければ接続マトリクスの垂直導体３にＯＲ回路１０を接続するのが有 利である。反対に、水平導体２の数が垂直導体３の数よりも少なければＯＲ回路 １ｏを水平導体２に接続するのが有利である。ＯＲ回路１ｏの出力側はパルス発 生器１１と１２のトリガ入力側に接続されている。

パルス発生器１１と１２のリセット入力側は第１および第２の多重チャネル遅延 回路４と５の出力側とそれぞれ接続されている。この出力側は本発明では入力装 置の出力側を形成する。

本発明の有利な実施例では、パルス発生器１１のリセット入力側は、抵抗６とコ ンデンサ８との接続点に接続されており、パルス発生器１２のリセット入力側は 、抵抗７とコンデンサ９との接続点に接続されている。

壜安定Ｉｓマルチバイブレータ５６３７Ｍ２型をパルス発生器１１および１２と して使用すると有利である。持続時間の制御可能なパルスを発生する他の回路形 式のパルス発生器を使用することも可能である。

本発明の入力装置はまた遅延素子１３と１４を有し、これの入力側はそれぞれ付 加的水平導体１５および付加的垂直導体１６に接続されている。またこれの出力 側は入力装置の相応の出力側と接続されている。

本発明の入力装置は、遅延されて発振開始する自励発振器１７の回路を有し、こ れの入力側はＯＲ回路１０に接続され、出力側はスイッチ１８の制御入力側に接 続されている。スイッチ入力側は励起電圧を電圧源１９から受け取り、スイッチ の出力側はプローブビン２０に接続されている。

本発明による入力装置の動作は次のとおりである。

情報の入力はプローブビン２ｏの作用によって行われる。プローブビンはスイッ チ１８によって電圧源１９および接続マトリクス１の相応のノード点に接続され る。これにより接続マトリクスの水平導体２と垂直導体３が同時に相応のノード 点で閉成される。

このようにして励起電圧は電圧源１９から閉成されたスイッチ１８を介して接続 マトリクス１の相応のノード点に供給される。このようにして接続マトリクスの 水平導体２および垂直導体３は相応のノード点で同時に閉成される。

このように励起電圧は電圧源１９から接続マトリクス１の相応のノード点に供給 され、そこがら閉成された水平導体２および垂直導体３を介して第１および第２ の多重チャネル遅延回路４と５の相応するチャネルに供給される。

同時に電圧源１９からの励起電圧はＯＲ回路１ｏの相応の入力側に供給され、Ｏ Ｒ回路はその出力側にパルス発生器１１と１２に対するトリガパルスを発生する 。

第１および第２多重チャネル遅延回路４と５はその入力側に供給された信号を遅 延する。遅延された信号は第１および第２の遅延回路４と５の出力側からそれぞ れパルス発生器１１と１２の相応のリセット入方側にリセットのため供給される 。

その結果、パルス発生器１１と１２により供給されたパルスの持続時間はそれぞ れ、多重チャネル遅延回路４と５での信号の遅延時間に比例する。

接続マトリクス１の各水平導体２および各垂直導体３はそれぞれ第１および第２ の多重チャネル遅延回路４と５の１つのチャネルに相応し、このチャネルでの遅 延時間はこの回路の他のすべてのチャネルの遅延時間から異なるから、相応の水 平導体２および相応の垂直導体２により形成される接続マトリクスの各ノード点 はパルス発生器１１と１２の発生するパルスによって識別同定することができる 。

多重チャネル遅延回路４と５の各々が並列に接続された抵抗とコンデンサのセッ トを有する本発明の有利な実施例では、入力信号の遅延は以下に説明するように して行われる。

励起電圧Ｖｉｎｐが第１および第２の多重チャネル遅延回路４と５の入力側に供 給されると、コンデンサ８と９がそれぞれ抵抗６と７を介して電圧Ｖｉｎｐまで 充電される。この電圧は Ｖ＝Ｖ　ｉ　ｎ　ｐ　（１−ｅ−１／ＲＣ）に等しい。ただしｔは励起電圧の供 給から経過した時間、Ｃはコンデンサの充電容量 Ｒはコンデンサを充電する抵抗の抵抗直である。

例として、時間で＝ＲＣでコンデンサは電圧ｖ＝０゜６３２Ｖｉｎｐまで充電さ れる。

その結果、パルス発生器の出力側におけるパルス持続時間は水平導体２および垂 直導体３に接続された抵抗６と７の抵抗値に依存する。これら水平導体と垂直導 体は、接続マトリクス１のノード点を形成する交差点で同時に閉成され、励起電 圧の作用を受ける。

したがって、接続マトリクスの各ノードを発生器１１と１２の出力側に供給され るパルスによって識別同定することができる。

所定の記録は接続マトリクス１の各ノード点に相応するから、パルス発生器１１ と１２により供給されるパルスはこの時点で励起される接続マトリクス１内のノ ード点に相応する記録を識別同定する。

パルス発生器１１と１２の出力側のパルスは２線式接続線路を介して伝送され、 データ処理装置によって受信される。情報入力装置の出力側の情報は所定の持続 時間を有するパルスによって表されるから、パルス幅変調が行われる。したがっ て、接続線路に供給されるべきデータは高い耐ノイズ性を示し、非常に長い距離 にわたるデータ伝送が可能である。

本発明では入力装置への情報の入力は接続マトリクス１の水平導体２と垂直導体 ３の同時の閉成によって行われ、時間的に順次連続して行われるのではないから 、入力装置の動作速度が非常に高くなる。

水平導体２と垂直導体３が閉成され、接続マトリクス１の並列に配置された導体 １５と１６が同時に閉成されるとき、励起電圧は遅延素子１３と１４に供給され 、これらの遅延素子自体は所定の固定された時間後にその出力側に反転信号を発 生する。この反転信号はパルス発生器１１と１２からのパルスが所定のチャネル において多重チャネル遅延回路４と５の所定のチャネルに相応する持続時間を有 することを指示する。しかしこのパルスはコードの反転符号を有し、このコード はパルス発生器１１と１２の出力側で発生された遅延時間のパルス間隔の数値に 含まれるものである。これによりパルス発生器１１と１２により供給されるパル スの持続時間を二分の−に短縮することができる。

これによって、パルス発生器１１と１２により発生されたパルスの持続時間値と 、接続マトリクス１の励起されたノード点の水平導体および垂直導体のアドレス との一義的対応関係が得られる。

接続マトリクス１のノード点が連続して励起されるとき、自励発振器１７は１秒 の発振開始の遅延後に、スイッチ１８を制御する所定の周波数で発振を開始する 。すなわち、接続マトリクスのノードに供給される励起電圧は、パルス発生器１ １と１２の出力側におけるパルス発生のプロセスを周期的に反復するようになる 。したがって、接続マトリクスの励起すべきノード点の座標入力を自動的に反復 するようになる。

すなわち、上記に説明した情報入力装置は入力すべき情報を高動作速度で大規模 の２線式接続線路を介して伝送することを保証する。素子が数ＭＨｚのスイッチ ング周波数を有するマイクロ回路を使用して実現されたならば、情報入力装置の 応答時間は約１／１００ｐｓになる。

本発明は、分散配置型データ処理装置１例えばディスプレイを有するティーチン グマシン、またはそのほかのマルチユーザーマルチターミナルデータ処理装置へ の情報入力に使用することができる。

これは分散配置型コンピュータシステムで必要とされる大規模な接続線路による ものである。

国際調査報告 国際調査報告 国際調査報告 フロントページの続き （７２）発明者　ミュンカー、ミヒャエル、ドイツ連邦共和国　Ｄ　−８０００ ミュンヘン２２　エツテインゲンシュトラーセ５５（７２）発明者　シュルヒコ フ、　イゴール　オレゴピッチロシア共和国　１０１０００　モスクワ　スタロ サドスキー　ペル　１０　カーへ−１７

Claims (4)

【特許請求の範囲】
1. １．並列に延在する複数の水平導体と並列に延在する複数の垂直導体とからなる 導体接続マトリクスと、電流源と、該電流源に接続されたプローブピンとを有す る情報入力装置であって、 前記水平導体と垂直導体の交差点が接続マトリクスのノード点であリ、 前記プローブピンは、前記接続マトリクスのノード点への接点を形成するのであ る、情報入力装置において、 第１の多重チャネル遅延回路と、第２の多重チャネル遅延回路（５）と、ＯＲ回 路（１０）と、第１のパルス発生器（１１）と、第２のパルス発生器（１２）と を有し、 前記第１の多重チャネル遅延回路のチャネル数は、接続マトリクス（１）の水平 導体の数の半分から１を引いたものと少なくとも等しく、 前記多重チャネル遅延回路の各チャネルの遅延時間値は他のチャネルの遅延時間 値とは異なリ、前記各チャネルの入力側は接続マトリクス（１）の相応の水平導 体（２）と接続されておリ、前記各チャネルの出力側は相互に接続されておリ、 かつ第１の多重チャネル遅延回路（４）の出力側を形成し、 前記第２の多重チャネル遅延回路（５）のチャネル数は接続マトリクス（１）の 垂直導体の数と少なくとも等しく、 前記多重チャネル遅延回路の各チャネルの遅延時間値は他のいずれのチャネルの 遅延時間値とも異なリ、 前記各チャネルの入力側は接続マトリクス（１）の相応の垂直導体（３）と接続 されておリ、前記各チャネルの出力側は相互に接続されておリかつ第２の多重チ ャネル遅延回路の出力側を形成し、 前記ＯＲ回路（１０）の入力側は接続マトリクス（１）の相応の並列導体と接続 されておリ、前記第１のパルス発生器（１１）は、ＯＲ回路（１０）の出力側と 接続されたトリガ入力側と、第１の多重チャネル遅延回路（４）の出力側と接続 されたリセット入力側とを有し、 前記第２のパルス発生器（１２）は、ＯＲ回路（１０）の出力側と接続されたト リガ入力側と、第２の多重チャネル遅延回路（５）の出力側と接続されたリセッ ト入力側とを有することを特徴とする情報入力装置。
2. ２．第１の多重チャネル遅延回路（４）は並列に接続された複数の抵抗を有し、 当該抵抗はそれぞれ異なる抵抗値を有し、当該抵抗の数は、接続マトリクス（１ ）の水平導体（２）の数の２分の−から１を引いたものに少なくとも等しく、 少なくとも１つのコンデンサ（８）が前記抵抗（６）に接続されておリ、 前記各抵抗（６）の第１の端子は相応する水平導体（２）に接続されておリ、第 ２の端子はコンデンサ（８）に接続されておリ、 第２の多重チャネル遅延回路（５）は並列に接続された複数の抵抗を有し、 当該抵抗はそれぞれ異なる抵抗値を有し、当該抵抗の数は前記垂直導体（３）の 数と少なくとも等しく、 少なくとも１つのコンデンサ（９）が前記抵抗（７）に接続されておリ、 前記各抵抗（７）の第１の端子は相応する垂直導体（３）に接続されておリ、第 ２の端子はコンデンサ（９）に接続されている請求の範囲第１項記載の装置。
3. ３．並列に延在する付加的水平導体（１５）と並列に延在する付加的垂直導体（ １６）とが設けられておリ、 当該付加的水平導体（１５）と付加的垂直導体（１６）との交差点は導体接続ト リクス（１）のノード点を形成し、 当該付加的水平導体（１５）と付加的垂導体（１６）は相応する遅延素子（１３ ）と（１４）の入力側と接続されておリ、 当該遅延素子は所定の固定された時間後に出力側に反転信号を形成し、 該出力側は入力装置の相応する出力側に接続されておリ、 前記反転信号は、パルス発生器（１１）と（１２）のパルスが前記チャネルにお いて多量チャネル遅延回路（４）と（５）の所定のチャネルに相応する持続時間 を有することを指示し、ただし前記反転信号はコードとは反転符号を有し、 前記コードは遅延のパルス間隔の値に含まれるものである請求の範囲第１項また は第２項記載の装置。
4. ４．ＯＲ回路（１０）の出力側は自励パルス発振器（１７）の入力側と接続され ておリ、 該パルス発振器は遅延されて発振開始し、かつスイッチ（１８）の制御入力側と 接続された出力側を有し、 前記スイッチの入力側は電圧源（１９）と接続されておリ、かつ出力側はプロー ブビン（２０）と接続されておリ、 励起電圧が自励パルス発振器（１７）によリ連続的に接続マトリクス（１）のノ ードに供給される場合、遅延された発振開始と共に、接続マトリクスの励起され たノードの座標入力の自動反復が行われる請求の範囲第１項から第３項までのい ずれか１項記載の装置。