JPH0750404A - Optoelectronic integrated circuit - Google Patents

Optoelectronic integrated circuit

Info

Publication number
JPH0750404A
JPH0750404A JP5194531A JP19453193A JPH0750404A JP H0750404 A JPH0750404 A JP H0750404A JP 5194531 A JP5194531 A JP 5194531A JP 19453193 A JP19453193 A JP 19453193A JP H0750404 A JPH0750404 A JP H0750404A
Authority
JP
Japan
Prior art keywords
light
layer
integrated circuit
optoelectronic integrated
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5194531A
Other languages
Japanese (ja)
Inventor
Sosaku Sawada
宗作 澤田
Goro Sasaki
吾朗 佐々木
Hiroshi Yano
浩 矢野
Kentaro Michiguchi
健太郎 道口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP5194531A priority Critical patent/JPH0750404A/en
Publication of JPH0750404A publication Critical patent/JPH0750404A/en
Pending legal-status Critical Current

Links

Landscapes

  • Light Receiving Elements (AREA)
  • Semiconductor Lasers (AREA)

Abstract

PURPOSE:To provide a high sensitive photo-receiving or photo-transmitting and receiving optoelectronic integrated circuit by reducing the generation of dark current. CONSTITUTION:A low reflectance layer 11 comprising Ti and a bonding layer 12 comprising Au are successively lamination-formed on the rear surface of a semi-insulating substrate 10 comprising InP crystal. On the other hand, a pin-PD 20 and an HBT 30 are monolithically and integrally formed on the surface of the substrate 10. In such a constitution, light is emitted by light emitting recoupling in the base layer during the operation time of the latter 30 so as to emit the incident light to the former 20 in index-functionally attenuable mode while the photocomponent in wavelength sensitive to the PD 20 is absorbed into the layer 11 on the rear surface of the substrate 10 to be reflected thereon with the photointensity thereof reduced to fractions reaching the photoabsorbent layer for reducing the dark current so that the current corresponding to externally detected photo-amount may be generated.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、光素子と電子素子とが
モノリシックに集積され、光ファイバ通信等に用いられ
る光電子集積回路(OEIC)に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an optoelectronic integrated circuit (OEIC) in which an optical element and an electronic element are monolithically integrated and used for optical fiber communication or the like.

【0002】[0002]

【従来の技術】従来、InP等からなる半絶縁性基板の
表面上に、光ファイバ通信等に用いられる受信フロント
エンドとしてpin型フォトダイオード(pin−P
D)等の受光素子が、送信フロントエンドとしてレーザ
ダイオード(LD)等の発光素子、またはヘテロ接合バ
イポーラトランジスタ(HBT)等の電子素子とモノリ
シックに集積して形成された光電子集積回路が開発され
ており、高速な通信機能を備えると共に小型化を実現し
ている。
2. Description of the Related Art Conventionally, on a surface of a semi-insulating substrate made of InP or the like, a pin type photodiode (pin-P) is used as a reception front end used for optical fiber communication.
An optoelectronic integrated circuit has been developed in which a light receiving element such as D) is monolithically integrated with a light emitting element such as a laser diode (LD) or an electronic element such as a heterojunction bipolar transistor (HBT) as a transmission front end. In addition, it has a high-speed communication function and is downsized.

【0003】なお、このような先行技術に関しては、文
献"Chandrasekhar,S.et.al.,IEEE Photon.Technol.Let
t.,vol.3,no.9,pp.823-825,1991"などに詳細に記載され
ている。
Regarding such prior art, reference is made to "Chandrasekhar, S.et.al., IEEE Photon.Technol.Let."
t., vol.3, no.9, pp.823-825, 1991 "and the like.

【0004】[0004]

【発明が解決しようとする課題】しかしながら、上記従
来の光電子集積回路では、HBTの動作時にベース層の
内部で電流に起因する発光性再結合により、光が放出さ
れる。また、LDの活性層からも光が放出される。これ
らの光は受光素子であるpin−PDの光吸収層に到達
して吸収される場合があり、この主な経路は半絶縁性基
板の裏面における反射を経由するものである。そのた
め、pin−PDにおいて暗電流の発生が増加するの
で、光電子集積回路の出力として雑音信号の発生が増大
するという問題があった。
However, in the above-mentioned conventional optoelectronic integrated circuit, light is emitted due to the radiative recombination due to the electric current inside the base layer during the operation of the HBT. Light is also emitted from the active layer of the LD. These lights may reach and be absorbed by the light absorption layer of the pin-PD that is the light receiving element, and the main path is via reflection on the back surface of the semi-insulating substrate. Therefore, since the generation of dark current increases in the pin-PD, there is a problem that the generation of noise signals increases as the output of the optoelectronic integrated circuit.

【0005】そこで、本発明は、以上の問題点に鑑みて
なされたものであり、暗電流の発生を低減することによ
り、高感度な光受信用または光送受信用の光電子集積回
路を提供することを目的とする。
Therefore, the present invention has been made in view of the above problems, and provides an optoelectronic integrated circuit for high-sensitivity optical reception or optical transmission / reception by reducing the generation of dark current. With the goal.

【0006】[0006]

【課題を解決するための手段】本発明は、上記の目的を
達成するために、基板の表面上に、第1の受光素子と、
発光素子、電子素子または第2の受光素子の少なくとも
いずれかとがモノリシックに集積して形成されている光
電子集積回路において、基板の裏面上に、第1または第
2の受光素子に感度を有する波長の光を吸収する低反射
率層が形成されていることを特徴とする。
In order to achieve the above object, the present invention provides a first light receiving element on the surface of a substrate,
In an optoelectronic integrated circuit in which at least one of a light emitting element, an electronic element, and a second light receiving element is monolithically integrated and formed, a wavelength of a wavelength having sensitivity to the first or second light receiving element is provided on a back surface of a substrate. A low reflectance layer that absorbs light is formed.

【0007】なお、上記低反射率層は、層厚10nm以
上を有するTiから形成されていることを特徴としても
よい。
The low reflectance layer may be formed of Ti having a layer thickness of 10 nm or more.

【0008】また、上記第1または第2の受光素子は、
二次元的に配列されていることを特徴としてもよい。
The first or second light receiving element is
It may be characterized by being arranged two-dimensionally.

【0009】また、上記第1または第2の受光素子は、
pin型フォトダイオード、アバランシェ・フォトダイ
オードまたは金属−半導体−金属フォトディテクタのい
ずれかであることを特徴としてもよい。
Further, the first or second light receiving element is
It may be a pin type photodiode, an avalanche photodiode, or a metal-semiconductor-metal photodetector.

【0010】また、上記発光素子は、発光ダイオードま
たはレーザダイオードのいずれかであることを特徴とし
てもよい。
The light emitting element may be either a light emitting diode or a laser diode.

【0011】また、上記電子素子は、ヘテロ接合バイポ
ーラトランジスタまたはPN接合ダイオードのいずれか
であることを特徴としてもよい。
The electronic device may be a heterojunction bipolar transistor or a PN junction diode.

【0012】さらに、上記基板は、InPから形成され
ていることを特徴としてもよい。
Further, the substrate may be made of InP.

【0013】[0013]

【作用】本発明によれば、基板の表面上に、第1の受光
素子と、発光素子、電子素子または第2の受光素子の少
なくともいずれかとがモノリシックに集積して形成され
ている光電子集積回路において、当該基板の裏面上に、
第1または第2の受光素子に感度を有する波長の光を吸
収する低反射率層が形成されている。この光電子集積回
路の内部では、電子素子から動作時の発光性再結合によ
り光が放出されたり、発光素子の発光部位から動作時に
光が放出される。また、第1または第2の受光素子から
外部の入射光が透過して放出される。
According to the present invention, an optoelectronic integrated circuit in which a first light receiving element and at least one of a light emitting element, an electronic element and a second light receiving element are monolithically integrated on the surface of a substrate. In, on the back surface of the substrate,
A low-reflectance layer that absorbs light having a wavelength having sensitivity is formed in the first or second light receiving element. Inside this optoelectronic integrated circuit, light is emitted from the electronic element due to radiative recombination during operation, or light is emitted from the light emitting portion of the light emitting element during operation. In addition, external incident light is transmitted and emitted from the first or second light receiving element.

【0014】しかしながら、この放出光は、基板の裏面
において低反射率層により第1または第2の受光素子に
感度を有する波長の光を吸収され、光強度を低減して反
射される。そのため、第1または第2の受光素子では、
この反射光が光吸収層に到達して発生する暗電流を低減
されるので、外部からの受光量に忠実な電流が発生さ
れ、外部からの受光量に対応した電気信号として光電子
集積回路から出力される。
However, this emitted light is absorbed by the low-reflectance layer on the back surface of the substrate at a wavelength having a sensitivity to the first or second light-receiving element, and is reflected with reduced light intensity. Therefore, in the first or second light receiving element,
Since the dark current generated when this reflected light reaches the light absorption layer is reduced, a current faithful to the amount of light received from the outside is generated and output from the optoelectronic integrated circuit as an electrical signal corresponding to the amount of light received from the outside. To be done.

【0015】[0015]

【実施例】以下、本発明に係る実施例の構成および作用
について、図1ないし図3を参照して説明する。なお、
図面の説明においては同一要素には同一符号を付し、重
複する説明を省略する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS The structure and operation of an embodiment according to the present invention will be described below with reference to FIGS. In addition,
In the description of the drawings, the same elements will be denoted by the same reference symbols, without redundant description.

【0016】図1に、本発明の光電子集積回路に係る第
1実施例の構成を示す。
FIG. 1 shows the configuration of a first embodiment according to the optoelectronic integrated circuit of the present invention.

【0017】InP結晶からなる半絶縁性基板10の裏
面上には、低反射率層11及びボンディング層12が順
次積層して形成されている。この半絶縁性基板10は、
波長約1.3μmの光に対して高い透過率を有してい
る。また、低反射率層11は、Tiを堆積して形成され
ており、波長約1.3μmの光に対する侵入長が約23
nmであることにより、約10nm以上の層厚で、望ま
しくは侵入長の1/2程度以上の層厚で波長約1.3μ
mの光に対して低い反射率を有するように形成されてい
る。さらに、ボンディング層12は、Au等を堆積して
形成されており、これによりダイボンディング時におい
てパッケージ等との固着性が向上されている。
On the back surface of the semi-insulating substrate 10 made of InP crystal, a low reflectance layer 11 and a bonding layer 12 are sequentially laminated. This semi-insulating substrate 10 is
It has a high transmittance for light having a wavelength of about 1.3 μm. The low-reflectance layer 11 is formed by depositing Ti and has a penetration depth of about 23 with respect to light having a wavelength of about 1.3 μm.
nm, the layer thickness is about 10 nm or more, preferably about 1/2 of the penetration length or more, and the wavelength is about 1.3 μ.
It is formed so as to have a low reflectance for the light of m. Further, the bonding layer 12 is formed by depositing Au or the like, which improves the adherence to the package or the like during die bonding.

【0018】また、半絶縁性基板10の表面上には、受
光素子であるpin−PD20が電子素子であるHBT
30と共にモノリシックに集積して形成されている。こ
のpin−PD20では、n型の不純物を高濃度に含む
カソード層、不純物の含有度が低いあるいは実質的に不
純物を含まずに波長約1.3μmの光に対して感度を有
する光吸収層、及びp型の不純物を高濃度に含むアノー
ド層が半絶縁性基板10上に順次積層し、三層構造で形
成されている。これらカソード層及びアノード層の表面
上には、部分的に電極がそれぞれ形成され、これらに接
続された配線が施されている。
On the surface of the semi-insulating substrate 10, the pin-PD 20 which is a light receiving element is an HBT which is an electronic element.
It is formed by monolithically integrating with 30. In this pin-PD 20, a cathode layer containing a high concentration of n-type impurities, a light absorption layer having a low impurity content or substantially no impurities and having sensitivity to light having a wavelength of about 1.3 μm, And an anode layer containing a high concentration of p-type impurities are sequentially laminated on the semi-insulating substrate 10 to form a three-layer structure. Electrodes are partially formed on the surfaces of the cathode layer and the anode layer, and wirings connected to these are provided.

【0019】また、HBT30では、n型の不純物を高
濃度に含むサブコレクタ層、n型の導電性を有するコレ
クタ層、p型の導電性を有するベース層、及びn型の不
純物を高濃度に含むエミッタ層が半絶縁性基板10上に
順次積層し、四層構造で形成されている。これらサブコ
レクタ層、ベース層及びエミッタ層の表面上には、部分
的に電極がそれぞれ形成され、これらに接続された配線
が施されている。
Further, in the HBT 30, the sub-collector layer containing n-type impurities in high concentration, the collector layer having n-type conductivity, the base layer having p-type conductivity, and the n-type impurities in high concentration. The included emitter layer is sequentially laminated on the semi-insulating substrate 10 to have a four-layer structure. Electrodes are partially formed on the surfaces of the subcollector layer, the base layer, and the emitter layer, and wirings connected to these are provided.

【0020】次に、上記第1実施例の作用について説明
する。
Next, the operation of the first embodiment will be described.

【0021】pin−PD20では、逆バイアス電圧が
印加されていることにより、受光していない状態で光吸
収層が空乏化している。このpin−PD20に外部の
波長約1.3μmの光が半絶縁性基板10の表面側から
照射されると、光吸収層で光キャリアが高確率で励起さ
れ、空乏層電界により加速されてカソード層からアノー
ド層へ流れる電流を発生する。
In the pin-PD 20, the reverse bias voltage is applied, so that the light absorption layer is depleted in the state where no light is received. When this pin-PD 20 is irradiated with external light having a wavelength of about 1.3 μm from the surface side of the semi-insulating substrate 10, photocarriers are excited in the light absorption layer with a high probability and accelerated by the electric field of the depletion layer to cause the cathode. Generates a current that flows from the layer to the anode layer.

【0022】このようにしてpin−PD20から出力
された電流は、HBT30のベース層に入力される。こ
のHBT30の動作時には、ベース層においてベース電
流による発光性再結合が起こることにより、ベース層の
バンドギャップ値に対応した波長を有する光が放出され
る。また、pin−PD20に入射した光は、アノード
層、光吸収層及びカソード層を通過するにしたがって、
それぞれの光吸収係数に対応して指数関数的に減衰され
ながら、pin−PD20から放出される。
The current output from the pin-PD 20 in this manner is input to the base layer of the HBT 30. During the operation of the HBT 30, radiative recombination due to the base current occurs in the base layer, so that light having a wavelength corresponding to the bandgap value of the base layer is emitted. Further, the light incident on the pin-PD 20 passes through the anode layer, the light absorption layer, and the cathode layer,
The light is emitted from the pin-PD 20 while being exponentially attenuated corresponding to each light absorption coefficient.

【0023】しかしながら、低反射率層11が、層厚約
10nm以上を有するTiから形成されている。そのた
め、pin−PD20及びHBT30からの放出光は、
半絶縁性基板10の裏面において低反射率層11により
pin−PD20に感度を有する波長の光成分を吸収さ
れ、その光成分の光強度を数分の1に低減して反射され
る。
However, the low reflectance layer 11 is formed of Ti having a layer thickness of about 10 nm or more. Therefore, the emitted light from the pin-PD20 and HBT30 is
On the back surface of the semi-insulating substrate 10, the low-reflectance layer 11 absorbs a light component having a wavelength sensitive to the pin-PD 20, and reduces the light intensity of the light component to a fraction and reflects it.

【0024】この結果、pin−PD20では、この反
射光が光吸収層に到達して発生する暗電流を低減される
ので、外部からの受光量に忠実な電流が発生される。し
たがって、この電流はHBT30で増幅及び整形され、
外部からの受光量に対応した電気信号として光電子集積
回路から出力される。
As a result, in the pin-PD 20, the dark current generated by the reflected light reaching the light absorption layer is reduced, so that a current faithful to the amount of light received from the outside is generated. Therefore, this current is amplified and shaped by the HBT 30,
It is output from the optoelectronic integrated circuit as an electric signal corresponding to the amount of light received from the outside.

【0025】図2に、本発明の光電子集積回路に係る第
2実施例の構成を示す。
FIG. 2 shows the configuration of the second embodiment of the optoelectronic integrated circuit of the present invention.

【0026】本実施例は、上記第1実施例とほぼ同様に
構成されている。ただし、半絶縁性基板10の表面上に
は、複数個の受光素子であるpin−PD20a〜20
cが二次元的に配列され、モノリシックに集積して形成
されている。各pin−PD20a〜20cは、上記第
1実施例とほぼ同様に構成されており、半絶縁性基板1
0の表面側でそれぞれ光ファイバと結合してチャネルを
形成している。
The present embodiment is constructed almost in the same way as the first embodiment. However, on the surface of the semi-insulating substrate 10, a plurality of light-receiving elements, that is, the pin-PDs 20a to 20a.
c are arranged two-dimensionally and are monolithically integrated and formed. Each of the pin-PDs 20a to 20c has substantially the same configuration as that of the first embodiment, and the semi-insulating substrate 1 is used.
Channels are formed by coupling with optical fibers on the surface side of 0, respectively.

【0027】次に、上記第2実施例の作用について説明
する。
Next, the operation of the second embodiment will be described.

【0028】各pin−PD20a〜20cでは、逆バ
イアス電圧が印加されていることにより、受光していな
い状態で光吸収層が空乏化している。各pin−PD2
0a〜20cに光ファイバから波長約1.3μmの光が
照射されると、光吸収層で光キャリアが高確率で励起さ
れ、空乏層電界により加速されてカソード層からアノー
ド層へ流れる電流を発生する。また、この入射光は、ア
ノード層、光吸収層及びカソード層を通過するにしたが
って、それぞれの光吸収係数に対応して指数関数的に減
衰されながら、各pin−PD20a〜20cから放出
される。
In each of the pin-PDs 20a to 20c, the reverse bias voltage is applied, so that the light absorption layer is depleted in the state where no light is received. Each pin-PD2
When 0a to 20c are irradiated with light having a wavelength of about 1.3 μm from the optical fiber, photocarriers are excited in the light absorption layer with high probability and are accelerated by the depletion layer electric field to generate a current flowing from the cathode layer to the anode layer. To do. Further, this incident light is emitted from each of the pin-PDs 20a to 20c while being attenuated exponentially corresponding to each light absorption coefficient as it passes through the anode layer, the light absorption layer, and the cathode layer.

【0029】しかしながら、低反射率層11が、層厚約
10nm以上を有するTiから形成されている。そのた
め、pin−PD20a〜20cからの放出光は、半絶
縁性基板10の裏面において低反射率層11によりpi
n−PD20a〜20cに感度を有する波長の光成分を
吸収され、その光成分の光強度を数分の1に低減して反
射される。
However, the low reflectance layer 11 is formed of Ti having a layer thickness of about 10 nm or more. Therefore, the emitted light from the pin-PDs 20a to 20c is pi due to the low reflectance layer 11 on the back surface of the semi-insulating substrate 10.
The n-PDs 20a to 20c absorb a light component having a wavelength having a sensitivity, reduce the light intensity of the light component to a fraction, and are reflected.

【0030】この結果、pin−PD20a〜20cで
は、この反射光が光吸収層に到達して発生する暗電流を
低減されるので、外部からの受光量に忠実な電流が発生
される。したがって、各pin−PD20a〜20cに
対応するチャネルは、相互間で電気的かつ光的に十分な
分離が施されているので、このように出力された電流
は、外部からの受光量に対応した電気信号として光電子
集積回路から出力される。
As a result, in the pin-PDs 20a to 20c, the dark current generated by the reflected light reaching the light absorption layer is reduced, so that a current faithful to the amount of light received from the outside is generated. Therefore, since the channels corresponding to the respective pin-PDs 20a to 20c are electrically and optically sufficiently separated from each other, the current thus output corresponds to the amount of light received from the outside. The electric signal is output from the optoelectronic integrated circuit.

【0031】図3に、本発明の光電子集積回路に係る第
3実施例の構成を示す。
FIG. 3 shows the configuration of a third embodiment of the optoelectronic integrated circuit of the present invention.

【0032】本実施例は、上記第1実施例とほぼ同様に
構成されている。ただし、半絶縁性基板10の表面上に
は、受光素子であるpin−PD20が発光素子である
LD40と共にモノリシックに集積して形成されてい
る。このpin−PD20は、上記第1実施例とほぼ同
様に構成されている。
This embodiment is constructed almost in the same way as the first embodiment. However, on the surface of the semi-insulating substrate 10, the pin-PD 20 which is a light receiving element is formed monolithically integrated with the LD 40 which is a light emitting element. The pin-PD 20 has a structure similar to that of the first embodiment.

【0033】また、LD40では、n型の不純物を高濃
度に含むn型クラッド層、p型の導電性を有する活性
層、及びp型の不純物を高濃度に含むp型クラッド層が
半絶縁性基板10上に順次積層し、ダブルヘテロ接合構
造で形成されている。これらn型クラッド層及びp型ク
ラッド層の表面上には、部分的に電極がそれぞれ形成さ
れ、これらに接続された配線が施されている。
In the LD 40, the n-type cladding layer containing a high concentration of n-type impurities, the active layer having p-type conductivity, and the p-type cladding layer containing a high concentration of p-type impurities are semi-insulating. The layers are sequentially stacked on the substrate 10 to have a double heterojunction structure. Electrodes are partially formed on the surfaces of the n-type clad layer and the p-type clad layer, and wirings connected to these are provided.

【0034】次に、上記第3実施例の作用について説明
する。
Next, the operation of the third embodiment will be described.

【0035】pin−PD20では、逆バイアス電圧が
印加されていることにより、受光していない状態で光吸
収層が空乏化している。このpin−PD20に外部の
波長約1.3μmの光が半絶縁性基板10の表面側から
照射されると、光吸収層で光キャリアが高確率で励起さ
れ、空乏層電界により加速されてカソード層からアノー
ド層へ流れる電流を発生する。
In the pin-PD 20, since the reverse bias voltage is applied, the light absorption layer is depleted in the state where no light is received. When this pin-PD 20 is irradiated with external light having a wavelength of about 1.3 μm from the surface side of the semi-insulating substrate 10, photo carriers are excited with high probability in the light absorption layer and accelerated by the electric field of the depletion layer to cause the cathode. Generates a current that flows from the layer to the anode layer.

【0036】一方、LD40では、順バイアス電圧がト
リガとして印加されると、n型クラッド層から注入され
た電子は活性層内に閉じ込められる。この活性層におい
て、誘導放出により発生した光は次第に増幅され、つい
にレーザ発振してLD40から放出される。また、pi
n−PD20に入射した光は、アノード層、光吸収層及
びカソード層を通過するにしたがって、それぞれの光吸
収係数に対応して指数関数的に減衰されながら、pin
−PD20から放出される。
On the other hand, in the LD 40, when a forward bias voltage is applied as a trigger, the electrons injected from the n-type cladding layer are confined in the active layer. In this active layer, the light generated by stimulated emission is gradually amplified, and finally laser-oscillates to be emitted from the LD 40. Also, pi
The light incident on the n-PD 20 is attenuated exponentially in accordance with the respective light absorption coefficients as it passes through the anode layer, the light absorption layer, and the cathode layer, and
-It is released from PD20.

【0037】しかしながら、低反射率層11が、層厚約
10nm以上を有するTiから形成されている。そのた
め、pin−PD20及びLD40からの放出光は、半
絶縁性基板10の裏面において低反射率層11によりp
in−PD20に感度を有する波長の光成分を吸収さ
れ、その光成分の光強度を数分の1に低減して反射され
る。
However, the low reflectance layer 11 is formed of Ti having a layer thickness of about 10 nm or more. Therefore, the light emitted from the pin-PD 20 and the LD 40 is p-typed by the low reflectance layer 11 on the back surface of the semi-insulating substrate 10.
The in-PD 20 absorbs a light component of a wavelength having sensitivity, reduces the light intensity of the light component to a fraction, and is reflected.

【0038】この結果、pin−PD20では、この反
射光が光吸収層に到達して発生する暗電流を低減される
ので、外部からの受光量に忠実な電流が発生される。し
たがって、pin−PD20及びLD40は、相互間で
光的に十分な分離が施されているので、このように出力
された電流は、光電子集積回路の出力として外部からの
受光量に対応した電気信号として出力される。
As a result, in the pin-PD 20, the dark current generated by the reflected light reaching the light absorption layer is reduced, so that a current faithful to the amount of light received from the outside is generated. Therefore, since the pin-PD 20 and the LD 40 are optically sufficiently separated from each other, the current output in this way is used as an output of the optoelectronic integrated circuit and an electric signal corresponding to the amount of light received from the outside. Is output as.

【0039】本発明は上記諸実施例に限られるものでは
なく、種々の変形が可能である。
The present invention is not limited to the above embodiments, but various modifications can be made.

【0040】例えば、上記諸実施例では、受光素子とし
てpin−PDを用いているが、アバランシェ・フォト
ダイオード(APD)、または金属−半導体−金属フォ
トディテクタ(MSM光検出器)を用いても同様な作用
効果が得られる。
For example, in the above-mentioned embodiments, the pin-PD is used as the light receiving element, but the same applies when an avalanche photodiode (APD) or a metal-semiconductor-metal photodetector (MSM photodetector) is used. The effect is obtained.

【0041】また、上記諸実施例では、電子素子として
HBTを用いているが、PN接合ダイオードを用いても
同様な作用効果が得られる。
Although the HBT is used as the electronic element in the above-mentioned embodiments, the same effect can be obtained by using the PN junction diode.

【0042】さらに、上記諸実施例では、発光素子とし
てLDを用いているが、発光ダイオード(LED)を用
いても同様な作用効果が得られる。
Further, although the LD is used as the light emitting element in the above-mentioned embodiments, the same effect can be obtained by using the light emitting diode (LED).

【0043】[0043]

【発明の効果】以上詳細に説明したように、本発明によ
れば、基板の表面上に、第1の受光素子と、発光素子、
電子素子または第2の受光素子の少なくともいずれかと
がモノリシックに集積して形成されている光電子集積回
路において、当該基板の裏面上に、第1または第2の受
光素子に感度を有する波長の光を吸収する低反射率層が
形成されている。この光電子集積回路の内部では、電子
素子から動作時の発光性再結合により光が放出された
り、発光素子の発光部位から動作時に光が放出される。
また、第1または第2の受光素子から外部の入射光が透
過して放出される。
As described above in detail, according to the present invention, the first light receiving element, the light emitting element, and the
In an optoelectronic integrated circuit in which at least one of an electronic element and a second light receiving element is monolithically integrated, light having a wavelength sensitive to the first or second light receiving element is provided on the back surface of the substrate. A low reflectance layer that absorbs is formed. Inside this optoelectronic integrated circuit, light is emitted from the electronic element due to radiative recombination during operation, or light is emitted from the light emitting portion of the light emitting element during operation.
In addition, external incident light is transmitted and emitted from the first or second light receiving element.

【0044】しかしながら、この放出光は、基板の裏面
において低反射率層により第1または第2の受光素子に
感度を有する波長の光を吸収され、光強度を低減して反
射される。そのため、第1または第2の受光素子では、
この反射光が光吸収層に到達して発生する暗電流を低減
されるので、外部からの受光量に忠実な電流が発生さ
れ、外部からの受光量に対応した電気信号として光電子
集積回路から出力される。したがって、雑音信号が低減
されることにより、高感度な光受信用の光電子集積回路
を提供することができるという効果がある。
However, this emitted light is absorbed by the low-reflectance layer on the back surface of the substrate at a wavelength having a sensitivity to the first or second light-receiving element, and is reflected with reduced light intensity. Therefore, in the first or second light receiving element,
Since the dark current generated when this reflected light reaches the light absorption layer is reduced, a current faithful to the amount of light received from the outside is generated and output from the optoelectronic integrated circuit as an electrical signal corresponding to the amount of light received from the outside. To be done. Therefore, by reducing the noise signal, it is possible to provide a highly sensitive optoelectronic integrated circuit for optical reception.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の光電子集積回路に係る第1実施例の構
成を示す断面図である。
FIG. 1 is a sectional view showing a configuration of a first embodiment according to an optoelectronic integrated circuit of the present invention.

【図2】本発明の光電子集積回路に係る第2実施例の構
成を示す断面図である。
FIG. 2 is a sectional view showing a configuration of a second embodiment according to the optoelectronic integrated circuit of the present invention.

【図3】本発明の光電子集積回路に係る第3実施例の構
成を示す断面図である。
FIG. 3 is a cross-sectional view showing the configuration of a third embodiment according to the optoelectronic integrated circuit of the present invention.

【符号の説明】[Explanation of symbols]

10…半絶縁性基板、11…低反射率層、12…ボンデ
ィング層、20…pin−PD、30…HBT、40…
LD。
10 ... Semi-insulating substrate, 11 ... Low reflectance layer, 12 ... Bonding layer, 20 ... Pin-PD, 30 ... HBT, 40 ...
LD.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 道口 健太郎 神奈川県横浜市栄区田谷町1番地 住友電 気工業株式会社横浜製作所内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Kentaro Michiguchi 1 Taya-cho, Sakae-ku, Yokohama-shi, Kanagawa Sumitomo Electric Industries, Ltd. Yokohama Works

Claims (7)

【特許請求の範囲】[Claims] 【請求項1】 基板の表面上に、第1の受光素子と、発
光素子、電子素子または第2の受光素子の少なくともい
ずれかとがモノリシックに集積して形成されている光電
子集積回路において、 前記基板の裏面上に、前記第1または第2の受光素子に
感度を有する波長の光を吸収する低反射率層が形成され
ていることを特徴とする光電子集積回路。
1. An optoelectronic integrated circuit in which a first light receiving element and at least one of a light emitting element, an electronic element, and a second light receiving element are monolithically integrated on a surface of a substrate, wherein the substrate An optoelectronic integrated circuit characterized in that a low-reflectance layer that absorbs light having a wavelength sensitive to the first or second light receiving element is formed on the back surface of the.
【請求項2】 前記低反射率層は、層厚10nm以上を
有するTiから形成されていることを特徴とする請求項
1記載の光電子集積回路。
2. The optoelectronic integrated circuit according to claim 1, wherein the low reflectance layer is formed of Ti having a layer thickness of 10 nm or more.
【請求項3】 前記第1または第2の受光素子は、二次
元的に配列されていることを特徴とする請求項1記載の
光電子集積回路。
3. The optoelectronic integrated circuit according to claim 1, wherein the first or second light receiving element is two-dimensionally arranged.
【請求項4】 前記第1または第2の受光素子は、pi
n型フォトダイオード、アバランシェ・フォトダイオー
ドまたは金属−半導体−金属フォトディテクタのいずれ
かであることを特徴とする請求項1記載の光電子集積回
路。
4. The first or second light receiving element is pi
2. The optoelectronic integrated circuit according to claim 1, wherein the optoelectronic integrated circuit is an n-type photodiode, an avalanche photodiode, or a metal-semiconductor-metal photodetector.
【請求項5】 前記発光素子は、発光ダイオードまたは
レーザダイオードのいずれかであることを特徴とする請
求項1記載の光電子集積回路。
5. The optoelectronic integrated circuit according to claim 1, wherein the light emitting element is one of a light emitting diode and a laser diode.
【請求項6】 前記電子素子は、ヘテロ接合バイポーラ
トランジスタまたはPN接合ダイオードのいずれかであ
ることを特徴とする請求項1記載の光電子集積回路。
6. The optoelectronic integrated circuit according to claim 1, wherein the electronic element is either a heterojunction bipolar transistor or a PN junction diode.
【請求項7】 前記基板は、InPから形成されている
ことを特徴とする請求項1記載の光電子集積回路。
7. The optoelectronic integrated circuit according to claim 1, wherein the substrate is made of InP.
JP5194531A 1993-08-05 1993-08-05 Optoelectronic integrated circuit Pending JPH0750404A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5194531A JPH0750404A (en) 1993-08-05 1993-08-05 Optoelectronic integrated circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5194531A JPH0750404A (en) 1993-08-05 1993-08-05 Optoelectronic integrated circuit

Publications (1)

Publication Number Publication Date
JPH0750404A true JPH0750404A (en) 1995-02-21

Family

ID=16326090

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5194531A Pending JPH0750404A (en) 1993-08-05 1993-08-05 Optoelectronic integrated circuit

Country Status (1)

Country Link
JP (1) JPH0750404A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100816041B1 (en) * 2006-11-28 2008-03-21 고려대학교 산학협력단 Anti-reflection coating material for metal
JP2012156391A (en) * 2011-01-27 2012-08-16 Nippon Telegr & Teleph Corp <Ntt> Optical semiconductor device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100816041B1 (en) * 2006-11-28 2008-03-21 고려대학교 산학협력단 Anti-reflection coating material for metal
JP2012156391A (en) * 2011-01-27 2012-08-16 Nippon Telegr & Teleph Corp <Ntt> Optical semiconductor device
US8704322B2 (en) 2011-01-27 2014-04-22 Nippon Telegraph And Telephone Corporation Optical semiconductor device
US8916946B2 (en) 2011-01-27 2014-12-23 Nippon Telegraph And Telephone Corporation Optical semiconductor device

Similar Documents

Publication Publication Date Title
US6037644A (en) Semi-transparent monitor detector for surface emitting light emitting devices
US6392256B1 (en) Closely-spaced VCSEL and photodetector for applications requiring their independent operation
US5281829A (en) Optical semiconductor device having semiconductor laser and photodetector
CA2331992A1 (en) High speed semiconductor photodetector
Berger MSM photodiodes
US6008917A (en) Apparatus and method for optical communication
US5569942A (en) Avalanche photo-diode for producing sharp pulse signal
JPH04111478A (en) Light-receiving element
JP4168437B2 (en) Semiconductor photo detector
JPH0750404A (en) Optoelectronic integrated circuit
JP2710070B2 (en) Semiconductor light receiving element and optical semiconductor device using this semiconductor light receiving element
CA1182200A (en) High sensitivity photon feedback photodetectors
JP2684568B2 (en) Optical integrated circuit
US20040021144A1 (en) Carrier for opto-electronic elements, an optical transmitter and an optical receiver
Lee et al. CMOS optical receiver with integrated compound semiconductor thin-film inverted MSM detector operating at 155 Mbps
JP3232998B2 (en) Optical transmission / reception module
Kito et al. High-speed flip-chip InP/InGaAs avalanche photodiodes with ultralow capacitance and large gain-bandwidth products
JPS62143486A (en) Surface light emitting type luminous element
JP3272060B2 (en) Semiconductor element
JP2733933B2 (en) Semiconductor light emitting and receiving device
JPH0480973A (en) Semiconductor photodetector
JP2570424B2 (en) Semiconductor light receiving element
JPH0427171A (en) Semiconductor device
JPS6133658Y2 (en)
JP2000269585A (en) Optical transceiver module using surface emission laser