JPH0750268B2 - 液晶素子の駆動方法 - Google Patents
液晶素子の駆動方法Info
- Publication number
- JPH0750268B2 JPH0750268B2 JP60149803A JP14980385A JPH0750268B2 JP H0750268 B2 JPH0750268 B2 JP H0750268B2 JP 60149803 A JP60149803 A JP 60149803A JP 14980385 A JP14980385 A JP 14980385A JP H0750268 B2 JPH0750268 B2 JP H0750268B2
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- period
- pulse
- voltage
- crystal element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明はメモリー性を有する液晶を用いた電気光学素子
（液晶素子）の駆動方法に関する。
（液晶素子）の駆動方法に関する。
［従来の技術］ 従来、メモリー性を有する強誘電性液晶素子のマルチプ
レッシング駆動方法としては、特願昭59−85481号の
「液晶素子の駆動方法」が提案されている。第１図
（ａ）、（ｂ）に、特願昭59−85481号の駆動波形を示
す。走査電極Vtには、所定周期毎の選択時間t0内の最初
のt1には、パルス幅t1、波高値−V0の消去パルスを印加
し、残りのt2間には、周期2t4、パルス幅t4、波高値＋2
V1で消去パルスと逆符号の選択パルス列を印加する。一
方、信号電極Vdには、周期2t4、パルス幅t4、波高値±V
1の表示パルス列を選択時間の最後のt3間だけ印加す
る。
レッシング駆動方法としては、特願昭59−85481号の
「液晶素子の駆動方法」が提案されている。第１図
（ａ）、（ｂ）に、特願昭59−85481号の駆動波形を示
す。走査電極Vtには、所定周期毎の選択時間t0内の最初
のt1には、パルス幅t1、波高値−V0の消去パルスを印加
し、残りのt2間には、周期2t4、パルス幅t4、波高値＋2
V1で消去パルスと逆符号の選択パルス列を印加する。一
方、信号電極Vdには、周期2t4、パルス幅t4、波高値±V
1の表示パルス列を選択時間の最後のt3間だけ印加す
る。
また、従来の液晶素子の駆動方法として、既に特許出願
されている他の方法を第２図に示す。走査電極X1には、
選択期間t0内の最初の期間t3にはパルス幅t3、液晶の飽
和値を超える波高値V1の消去パルスを印加し、残りの期
間t4にはパルス幅t4、液晶の飽和値を超える波高値−V2
で消去パルスV1とは逆極性のパルスを印加し、非選択期
間t1内は零Ｖを印加する。一方信号電極Y1には、光の透
過状態を消去状態のまま保つ時は、走査電極X1に印加す
る電圧パルスV1、V2とそれぞれ同一極性で波高値の絶対
値がV3、パルス幅がt3以下の正および負の電圧パルスを
選択期間t0において印加し、また光透過状態を消去状態
と別の状態にする時は、選択期間t0の間零Ｖの電圧を印
加する。
されている他の方法を第２図に示す。走査電極X1には、
選択期間t0内の最初の期間t3にはパルス幅t3、液晶の飽
和値を超える波高値V1の消去パルスを印加し、残りの期
間t4にはパルス幅t4、液晶の飽和値を超える波高値−V2
で消去パルスV1とは逆極性のパルスを印加し、非選択期
間t1内は零Ｖを印加する。一方信号電極Y1には、光の透
過状態を消去状態のまま保つ時は、走査電極X1に印加す
る電圧パルスV1、V2とそれぞれ同一極性で波高値の絶対
値がV3、パルス幅がt3以下の正および負の電圧パルスを
選択期間t0において印加し、また光透過状態を消去状態
と別の状態にする時は、選択期間t0の間零Ｖの電圧を印
加する。
これらの駆動方法は、非選択時に液晶には、他の画素の
選択内容及び多重度に関係なく液晶のしきい値以下で常
に正負電圧パルスの直流成分の平均値が零となるような
電圧が印加されるように構成されており、液晶の劣化防
止、及び、液晶のしきい値に与えるパルス幅依存性、累
積応答効果等により選択内容変化防止の特徴がある。
選択内容及び多重度に関係なく液晶のしきい値以下で常
に正負電圧パルスの直流成分の平均値が零となるような
電圧が印加されるように構成されており、液晶の劣化防
止、及び、液晶のしきい値に与えるパルス幅依存性、累
積応答効果等により選択内容変化防止の特徴がある。
また、さらに他の駆動方法として、全走査線に同時に消
去パルスを印加して、その後に線順次で全走査線を走査
することも考えられる。
去パルスを印加して、その後に線順次で全走査線を走査
することも考えられる。
［発明が解決しようとする課題］ 最初及び２番目の駆動方法においてはいずれも場合も、
消去パルスを選択期間内の最初の期間（t1又はt3）に印
加しその直後の選択期間（期間t2またはt4）内に消去パ
ルスとは逆極性のパルスを液晶に印加している。しか
し、このような方法でマルチプレックス駆動を行うと、
メモリー性の低下が起こるという問題がある。
消去パルスを選択期間内の最初の期間（t1又はt3）に印
加しその直後の選択期間（期間t2またはt4）内に消去パ
ルスとは逆極性のパルスを液晶に印加している。しか
し、このような方法でマルチプレックス駆動を行うと、
メモリー性の低下が起こるという問題がある。
最近の我々の数々の実験によれば、第３図に示すような
波形を液晶電気光学素子に印加した場合、その光透過特
性は第４図に示すようになり、メモリー性の低下現象が
認められることが判明した。ところが、第５図に示すよ
うな波形を液晶電気光学素子に印加した場合の光透過特
性は第６図のようになり、メモリー性の低下現象が認め
られない。この現象の原因については現在検討中である
が、従来の駆動方法による実際のマルチプレックス駆動
においては、メモリー性の低下が起こり好ましくない。
波形を液晶電気光学素子に印加した場合、その光透過特
性は第４図に示すようになり、メモリー性の低下現象が
認められることが判明した。ところが、第５図に示すよ
うな波形を液晶電気光学素子に印加した場合の光透過特
性は第６図のようになり、メモリー性の低下現象が認め
られない。この現象の原因については現在検討中である
が、従来の駆動方法による実際のマルチプレックス駆動
においては、メモリー性の低下が起こり好ましくない。
さらに、第３の従来の駆動方法では、最初に走査された
走査線と最後に走査された走査線とでは、走査されてか
ら消去されるまでの時間が異なるために、コントラスト
比が異なってしまう。
走査線と最後に走査された走査線とでは、走査されてか
ら消去されるまでの時間が異なるために、コントラスト
比が異なってしまう。
本発明は、このような従来の問題を解決し、一対の対向
電極間に封入したメモリー性を有する液晶素子を、線順
次走査でマルチプレッシング駆動する方法において、コ
ントラスト比を走査線毎に均一化でき、かつメモリー性
の低下をなくし良好なコントラストを長時間にわたって
維持できるようする駆動方法を提供することを目的とす
る。
電極間に封入したメモリー性を有する液晶素子を、線順
次走査でマルチプレッシング駆動する方法において、コ
ントラスト比を走査線毎に均一化でき、かつメモリー性
の低下をなくし良好なコントラストを長時間にわたって
維持できるようする駆動方法を提供することを目的とす
る。
［課題を解決するための手段］ 本発明は、互いの交差部で画素を形成する走査電極群と
信号電極群を有し、該走査電極群と信号電極群の間にメ
モリー性を有する液晶を配置してなる液晶素子を線順次
走査方式により駆動してなる液晶素子の駆動方法であっ
て、 前記各走査電極に電圧を印加する周期中に、該走査電極
を選択し、選択した走査電極に関連する画素の液晶に、
当該画素の光透過状態を設定する信号に応じた電圧を印
加する選択期間と、当該走査電極を選択せずに他の走査
電極を選択する非選択期間とを有し、 前記各走査電極の非選択期間中に、当該走査電極に関連
する画素の液晶分子を一方向に揃えるためのパルスを印
加する期間を設け、 前記パルスを印加する期間から所定期間経過後に前記画
素の光透過状態を設定する信号に応じた電圧パルスを印
加してなる ことを特徴とする。
信号電極群を有し、該走査電極群と信号電極群の間にメ
モリー性を有する液晶を配置してなる液晶素子を線順次
走査方式により駆動してなる液晶素子の駆動方法であっ
て、 前記各走査電極に電圧を印加する周期中に、該走査電極
を選択し、選択した走査電極に関連する画素の液晶に、
当該画素の光透過状態を設定する信号に応じた電圧を印
加する選択期間と、当該走査電極を選択せずに他の走査
電極を選択する非選択期間とを有し、 前記各走査電極の非選択期間中に、当該走査電極に関連
する画素の液晶分子を一方向に揃えるためのパルスを印
加する期間を設け、 前記パルスを印加する期間から所定期間経過後に前記画
素の光透過状態を設定する信号に応じた電圧パルスを印
加してなる ことを特徴とする。
［実施例］ 以下に本発明の詳細を実施例を挙げて説明する。
本発明の強誘電性液晶のマルチプレッシング駆動波形を
第７図に示す。液晶素子は一対の基板に形成された走査
電極群Ｘと信号電極群Ｙからなる対向電極間に、メモリ
ー性を有する液晶を封入して構成される。周知のよう
に、一対の対向電極の交差部に画素が形成される。走査
電極X1には、選択期間t0内では期間t3に零Ｖの電圧を印
加し、期間t4に−V2の電圧を印加する。非選択期間t1内
では、期間t5及びt7に零Ｖの電圧を印加し、期間t6にV1
の電圧を印加する。V1は選択期間に印加される波高値−
V2の電圧パルスとは逆極性で、かつメモリー性を有する
液晶素子の液晶分子を一方向に揃え、前フレームの表示
を消去するために十分な電圧パルスである。
第７図に示す。液晶素子は一対の基板に形成された走査
電極群Ｘと信号電極群Ｙからなる対向電極間に、メモリ
ー性を有する液晶を封入して構成される。周知のよう
に、一対の対向電極の交差部に画素が形成される。走査
電極X1には、選択期間t0内では期間t3に零Ｖの電圧を印
加し、期間t4に−V2の電圧を印加する。非選択期間t1内
では、期間t5及びt7に零Ｖの電圧を印加し、期間t6にV1
の電圧を印加する。V1は選択期間に印加される波高値−
V2の電圧パルスとは逆極性で、かつメモリー性を有する
液晶素子の液晶分子を一方向に揃え、前フレームの表示
を消去するために十分な電圧パルスである。
一方、信号電極Y1には消去した状態を保持するときは、
選択期間t0内に、まず、電圧パルス−V2と逆極性で、波
高値V3、パルス幅t3の電圧パルスを印加し、続いて、電
圧パルス−V2と同極性で、波高値−V3、パルス幅t4の電
圧パルスを印加する。また、光透過状態を別の状態にす
るときは、選択期間t0内に、消去状態保持の場合とは逆
極性の電圧パルスを−V3、V3の順で印加する。
選択期間t0内に、まず、電圧パルス−V2と逆極性で、波
高値V3、パルス幅t3の電圧パルスを印加し、続いて、電
圧パルス−V2と同極性で、波高値−V3、パルス幅t4の電
圧パルスを印加する。また、光透過状態を別の状態にす
るときは、選択期間t0内に、消去状態保持の場合とは逆
極性の電圧パルスを−V3、V3の順で印加する。
波高値の設定は次のように行った。合成波形XYのV1−
V3、V1＋V3の値はメモリー性を有する液晶の前フレーム
の表示を消去するために十分な電圧とし、−V2＋V3は消
去状態と同じ光透過状態とするために液晶の飽和値未満
とし、−V2−V3とは消去状態と別の光透過状態とするた
めに液晶の飽和値以上になるように設定した。
V3、V1＋V3の値はメモリー性を有する液晶の前フレーム
の表示を消去するために十分な電圧とし、−V2＋V3は消
去状態と同じ光透過状態とするために液晶の飽和値未満
とし、−V2−V3とは消去状態と別の光透過状態とするた
めに液晶の飽和値以上になるように設定した。
この合成波形を液晶素子に印加したときの光応答特性に
はメモリー性の低下は認められなかった。第７図におい
ては、消去パルス印加期間t6終了から表示に応じた電圧
パルスの印加期間t4までの間に、所定の期間を設けてい
る。期間t6では、画素の液晶に大きな電圧の消去パルス
が印加され、液晶分子を一方向に揃えるが、この直後に
光透過状態に応じた電圧パルスを印加した場合、大きな
電圧を受けた直後の液晶素子を安定したメモリー状態に
することができないからである。強誘電性液晶では、こ
のように消去パルス印加直後に光透過状態の設定信号を
印加した場合、メモリー性を非選択期間に維持できず、
光透過特性がメモリーしていた状態から他方の状態へ徐
々に変化してしまう現象が認められる。本発明では、非
選択期間において消去パルスを印加した後、一旦、所定
期間をおいてから光透過状態に応じた電圧パルスを印加
したところ、メモリー性の低減現象を改善することがで
きた。
はメモリー性の低下は認められなかった。第７図におい
ては、消去パルス印加期間t6終了から表示に応じた電圧
パルスの印加期間t4までの間に、所定の期間を設けてい
る。期間t6では、画素の液晶に大きな電圧の消去パルス
が印加され、液晶分子を一方向に揃えるが、この直後に
光透過状態に応じた電圧パルスを印加した場合、大きな
電圧を受けた直後の液晶素子を安定したメモリー状態に
することができないからである。強誘電性液晶では、こ
のように消去パルス印加直後に光透過状態の設定信号を
印加した場合、メモリー性を非選択期間に維持できず、
光透過特性がメモリーしていた状態から他方の状態へ徐
々に変化してしまう現象が認められる。本発明では、非
選択期間において消去パルスを印加した後、一旦、所定
期間をおいてから光透過状態に応じた電圧パルスを印加
したところ、メモリー性の低減現象を改善することがで
きた。
また、波高値V1±V3の消去パルスの位置を非選択期間に
移動するということは、線順次走査方式において他の走
査電極を選択している期間中（本走査電極としては非選
択期間にある）に、本走査電極に対応する画素に消去パ
ルスを印加できることなるため、フレーム周期が長くな
らない。また、各画素のコントラスト比が均一化され
る。
移動するということは、線順次走査方式において他の走
査電極を選択している期間中（本走査電極としては非選
択期間にある）に、本走査電極に対応する画素に消去パ
ルスを印加できることなるため、フレーム周期が長くな
らない。また、各画素のコントラスト比が均一化され
る。
また、消去パルスを非選択期間に設けたから、この消去
パルスを印加する期間を非選択期間内の所定の位置に選
択することによって、液晶素子の消去状態の期間を変化
させることができ、高速応答プリンターヘッドの階調表
示も可能となる。
パルスを印加する期間を非選択期間内の所定の位置に選
択することによって、液晶素子の消去状態の期間を変化
させることができ、高速応答プリンターヘッドの階調表
示も可能となる。
さらに、本発明では、選択期間における光透過状態の設
定信号は前半のt3期間と後半のt4期間で極性（位相）反
転している。これは、各画素の液晶素子に非選択期間に
印加される電圧が、他の画素への上記設定信号に応じて
片方の極性に偏らないようにするためである。これによ
り、非選択期間に一方の極性の電圧が印加され続けて、
液晶のメモリー性が低減してしまうことはなくなる。
定信号は前半のt3期間と後半のt4期間で極性（位相）反
転している。これは、各画素の液晶素子に非選択期間に
印加される電圧が、他の画素への上記設定信号に応じて
片方の極性に偏らないようにするためである。これによ
り、非選択期間に一方の極性の電圧が印加され続けて、
液晶のメモリー性が低減してしまうことはなくなる。
（実施例１） 本実施例では、液晶材料にDOBAMBC（Ｐ−decyloxybenzy
liden P′−amino−２−methylbutyl chennamate）を使
用し、液晶層厚1.0μｍ、t0＝200μｓ、t1＝3ms、t3＝t
4＝t6＝100μｓ、t5＝2.4ms、t7＝500μｓ、V1＝30V、V
2＝−23V、V3＝4Vとしたところ、1:21のコントラスト比
が得られた。
liden P′−amino−２−methylbutyl chennamate）を使
用し、液晶層厚1.0μｍ、t0＝200μｓ、t1＝3ms、t3＝t
4＝t6＝100μｓ、t5＝2.4ms、t7＝500μｓ、V1＝30V、V
2＝−23V、V3＝4Vとしたところ、1:21のコントラスト比
が得られた。
（実施例２） 本実施例では、液晶層厚0.5μｍ、t0＝400μｓ、t1＝6m
s、t3＝t4＝t6＝200μｓ、t5＝4.8ms、t7＝1ms、V1＝25
V、V2＝−18V、V3＝2Vとしたところ、1:35のコントラス
ト比が得られた。
s、t3＝t4＝t6＝200μｓ、t5＝4.8ms、t7＝1ms、V1＝25
V、V2＝−18V、V3＝2Vとしたところ、1:35のコントラス
ト比が得られた。
［発明の効果］ 本発明は、メモリー性を有する液晶を画素に有する液晶
素子を線順次走査方式で駆動する方法において、画素の
液晶分子を一方向に揃えるための電圧パルスを非選択期
間に印加することにより、選択期間に選択した走査電極
に関連する画素の液晶のメモリー状態を、他の走査電極
の選択期間中に一方向に揃えることができるので、各画
素の液晶のコントラスト比がほぼ均一となり、コントラ
ストを向上させることができる。
素子を線順次走査方式で駆動する方法において、画素の
液晶分子を一方向に揃えるための電圧パルスを非選択期
間に印加することにより、選択期間に選択した走査電極
に関連する画素の液晶のメモリー状態を、他の走査電極
の選択期間中に一方向に揃えることができるので、各画
素の液晶のコントラスト比がほぼ均一となり、コントラ
ストを向上させることができる。
さらに、画素の光透過状態の設定信号に応じた電圧パル
スは、画素の液晶分子を一方向に揃えるパルスを印加す
る期間から所定期間経過後に印加されるから、選択期間
内にこの設定信号に応じた電圧パルスを液晶に印加して
もメモリー性の低下がなくなり、良好なコントラストを
長時間にわたって維持できるようになる。
スは、画素の液晶分子を一方向に揃えるパルスを印加す
る期間から所定期間経過後に印加されるから、選択期間
内にこの設定信号に応じた電圧パルスを液晶に印加して
もメモリー性の低下がなくなり、良好なコントラストを
長時間にわたって維持できるようになる。
第１図（ａ）、（ｂ）は従来の液晶素子の駆動方法波形
図である。 第２図は従来の他の液晶素子の駆動方法の波形図であ
る。 第３図、第５図は液晶素子への印加波形図である。 第４図、第６図は液晶素子の光応答特性図である。 第７図は本発明の駆動波形図および光応答特性図であ
る。
図である。 第２図は従来の他の液晶素子の駆動方法の波形図であ
る。 第３図、第５図は液晶素子への印加波形図である。 第４図、第６図は液晶素子の光応答特性図である。 第７図は本発明の駆動波形図および光応答特性図であ
る。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭60−172029（ＪＰ，Ａ) 特開 昭60−173591（ＪＰ，Ａ) 特開 昭60−156047（ＪＰ，Ａ)
Claims (1)
- 【請求項１】互いの交差部で画素を形成する走査電極群
と信号電極群を有し、該走査電極群と信号電極群の間に
メモリー性を有する液晶を配置してなる液晶素子を線順
次走査方式により駆動してなる液晶素子の駆動方法であ
って、 前記各走査電極に電圧を印加する周期中に、該走査電極
を選択し、選択した走査電極に関連する画素の液晶に、
当該画素の光透過状態を設定する信号に応じた電圧を印
加する選択期間と、当該走査電極を選択せずに他の走査
電極を選択する非選択期間とを有し、 前記各走査電極の非選択期間中に、当該走査電極に関連
する画素の液晶分子を一方向に揃えるためのパルスを印
加する期間を設け、 前記パルスを印加する期間から所定期間経過後に前記画
素の光透過状態を設定する信号に応じた電圧パルスを印
加してなる ことを特徴とする液晶素子の駆動方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60149803A JPH0750268B2 (ja) | 1985-07-08 | 1985-07-08 | 液晶素子の駆動方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60149803A JPH0750268B2 (ja) | 1985-07-08 | 1985-07-08 | 液晶素子の駆動方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10869594A Division JPH07140443A (ja) | 1994-05-23 | 1994-05-23 | 液晶素子の駆動方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS629324A JPS629324A (ja) | 1987-01-17 |
| JPH0750268B2 true JPH0750268B2 (ja) | 1995-05-31 |
Family
ID=15483054
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60149803A Expired - Lifetime JPH0750268B2 (ja) | 1985-07-08 | 1985-07-08 | 液晶素子の駆動方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0750268B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0648333B2 (ja) * | 1985-09-06 | 1994-06-22 | 松下電器産業株式会社 | 液晶マトリツクス表示パネルの駆動法 |
| JPH01134497A (ja) * | 1987-11-20 | 1989-05-26 | Semiconductor Energy Lab Co Ltd | 液晶表示装置の電源回路 |
| JP2651204B2 (ja) * | 1988-07-14 | 1997-09-10 | キヤノン株式会社 | 液晶装置の駆動法 |
| JPH07140443A (ja) * | 1994-05-23 | 1995-06-02 | Seiko Epson Corp | 液晶素子の駆動方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4367924A (en) * | 1980-01-08 | 1983-01-11 | Clark Noel A | Chiral smectic C or H liquid crystal electro-optical device |
| GB2146473B (en) * | 1983-09-10 | 1987-03-11 | Standard Telephones Cables Ltd | Addressing liquid crystal displays |
| JPS60123825A (ja) * | 1983-12-09 | 1985-07-02 | Seiko Instr & Electronics Ltd | 液晶表示素子 |
| JPS60156047A (ja) * | 1984-01-23 | 1985-08-16 | Canon Inc | 液晶装置 |
| GB2173336B (en) * | 1985-04-03 | 1988-04-27 | Stc Plc | Addressing liquid crystal cells |
-
1985
- 1985-07-08 JP JP60149803A patent/JPH0750268B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS629324A (ja) | 1987-01-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5136282A (en) | Ferroelectric liquid crystal apparatus having separate display areas and driving method therefor | |
| US6567065B1 (en) | Ferroelectric liquid crystal display and method of driving the same | |
| KR890008595A (ko) | 액정장치 | |
| US5267065A (en) | Liquid crystal apparatus | |
| EP0479530B1 (en) | Ferroelectric liquid crystal devices | |
| US5011269A (en) | Method of driving a ferroelectric liquid crystal matrix panel | |
| US6054973A (en) | Matrix array bistable device addressing | |
| JP2652886B2 (ja) | 液晶装置の駆動方法 | |
| GB2218842A (en) | Liquid crystal cell addressing | |
| JP2524100B2 (ja) | 電気光学的表示装置の駆動方法 | |
| JPH0750268B2 (ja) | 液晶素子の駆動方法 | |
| US5815130A (en) | Chiral smectic liquid crystal display and method of selectively driving the scanning and data electrodes | |
| JPH0535848B2 (ja) | ||
| JPH0438331B2 (ja) | ||
| JPH07140443A (ja) | 液晶素子の駆動方法 | |
| JPH0758371B2 (ja) | 液晶素子の駆動方法 | |
| EP1045270B1 (en) | Ferroelectric liquid crystal display and method for driving the same | |
| JP3557488B2 (ja) | 液晶表示素子の駆動方法 | |
| JP3205766B2 (ja) | 強誘電性液晶素子の駆動方法 | |
| JP2770981B2 (ja) | マトリクス形強誘電性液晶パネルの駆動法 | |
| JPH0660978B2 (ja) | 光学変調装置 | |
| JPH08137438A (ja) | 光学変調素子の駆動方法 | |
| JP2618035B2 (ja) | 光学変調素子の駆動方法 | |
| JP2794705B2 (ja) | 液晶素子の駆動方法 | |
| JPH0242417A (ja) | 液晶素子の駆動方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |