JPH0748820B2 - Flicker removal circuit for imaging device - Google Patents

Flicker removal circuit for imaging device

Info

Publication number
JPH0748820B2
JPH0748820B2 JP1081866A JP8186689A JPH0748820B2 JP H0748820 B2 JPH0748820 B2 JP H0748820B2 JP 1081866 A JP1081866 A JP 1081866A JP 8186689 A JP8186689 A JP 8186689A JP H0748820 B2 JPH0748820 B2 JP H0748820B2
Authority
JP
Japan
Prior art keywords
flicker
video signal
signal input
field
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP1081866A
Other languages
Japanese (ja)
Other versions
JPH02260977A (en
Inventor
正 美濃部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP1081866A priority Critical patent/JPH0748820B2/en
Publication of JPH02260977A publication Critical patent/JPH02260977A/en
Publication of JPH0748820B2 publication Critical patent/JPH0748820B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Picture Signal Circuits (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、ビデオカメラに使用するフリッカー除去装
置に関するものである。この発明は、ビデオカメラにお
いて蛍光灯や水銀灯など放電灯で照明された環境下に於
いてフリッカーのない良好な画像を得るのに効果があ
る。
TECHNICAL FIELD The present invention relates to a flicker removing apparatus used in a video camera. The present invention is effective in obtaining a good image without flicker in an environment illuminated by a discharge lamp such as a fluorescent lamp or a mercury lamp in a video camera.

〔従来の技術〕[Conventional technology]

第7図は、例えばNHK技術研報、昭和59年12月号に発表
された公知のフリッカー除去回路の動作原理を示すブロ
ック図であり、図に於て(1)は入力電圧(Vi)に対す
る出力電圧(Vo)の利得を制御電圧(Vc)のレベルによ
って変化させる利得可変増幅器、(2)は前記利得可変
増幅器(1)の利得を制御する制御電圧(Vc)を求める
演算回路、(3)は映像信号入力(Vi)を1フィールド
期間にわたって積分する1フィールド積分回路、(41)
(42)(43)は前記積分回路(3)の出力を各々1フィ
ールド時間だけ遅延させる遅延回路、(5)は3フィー
ルド時間の相関がないときにフリッカーの補正動作を停
止するように制御する相関検出回路である。
FIG. 7 is a block diagram showing the operation principle of a known flicker removal circuit, which was announced in December, 1984, NHK Technical Bulletin, for example. In the figure, (1) corresponds to the input voltage (Vi). A variable gain amplifier that changes the gain of the output voltage (Vo) according to the level of the control voltage (Vc); (2) an arithmetic circuit that obtains a control voltage (Vc) that controls the gain of the variable gain amplifier (1); ) Is a 1-field integration circuit that integrates the video signal input (Vi) over a 1-field period, (41)
(42) (43) is a delay circuit for delaying the output of the integrating circuit (3) by one field time each, and (5) controls so as to stop the flicker correction operation when there is no correlation of three field times. It is a correlation detection circuit.

次に動作について説明する。NTSC方式テレビジョンにお
いては一画面について60分の1秒毎に映像信号をサンプ
ルして電気信号化していることはよく知られている。最
近テレビジョンカメラにおいて多く用いられている固体
撮像素子は、撮像管とは異なり一般に残像時間が短く、
ほぼ1フィールド即ち60分の1秒間の入射光量に比例し
た出力電圧が得られる。一方、一般家庭などで多く用い
られている蛍光灯などの放電灯照明はその電源周波数に
応じて電源周波数の2倍の周波数で発光している。即
ち、第6図(L(t))で示す様な時間変化をする光量
で発光している。例えば、我国では、商用電源として電
源周波数50Hzと60Hzの2種類が用いられているが、50Hz
の電源周波数で点灯された蛍光灯は100Hzの周波数で時
間的に明滅を繰り返しながら点灯していることになる。
テレビジョンカメラの固体撮像素子は60分の1秒毎にこ
の時間変化する光量を蓄積し平均化するので固体撮像素
子の出力する映像信号レベルは20Hzで周期的に変動し、
フリッカーが発生する。
Next, the operation will be described. It is well known that in an NTSC system television, a video signal is sampled every 60th of a second for conversion into an electric signal. Unlike image pickup tubes, solid-state image pickup devices that are often used in television cameras are generally short in afterimage time.
An output voltage proportional to the amount of incident light for almost one field, that is, 1/60 second, can be obtained. On the other hand, discharge lamp lighting such as fluorescent lamps, which are often used in general households, emit light at a frequency twice the power supply frequency according to the power supply frequency. That is, the light is emitted with a light amount that changes with time as shown in FIG. 6 (L (t)). For example, in Japan, two types of power supply frequency are used, 50Hz and 60Hz.
Fluorescent lamps lit at the power supply frequency of 100Hz will be lit while blinking repeatedly at a frequency of 100Hz.
The solid-state image sensor of the television camera accumulates and averages the light amount that changes during this time every 1/60 second, so the video signal level output by the solid-state image sensor periodically fluctuates at 20 Hz,
Flicker occurs.

第7図の従来例はこのような50Hz電源で点灯された放電
灯光源による20Hzフリッカーを補正するように構成され
ている。映像信号入力(Vi)は、50Hzで点灯された蛍光
灯などの放電灯で照明されている条件では、時間的に変
化する入射光を60分の1秒毎に平均した値に比例する出
力となる。第6図にこの時間変化の一例を示す。第6図
に於て60分の1秒毎にくぎられた(L10)、(L20)、
(L30)……の面積は、60分の1秒間の入射光量に比例
しており、映像信号入力(Vi)も1フィールド毎に(L
10)、(L20)、(L30)……の面積に比例して変動す
る。第7図に於て、1フィールド積分回路(3)は1フ
ィールド毎に映像信号入力(Vi)を積分し、(L10)、
(L20)、(L30)……の面積に比例した出力を得る。遅
延回路(41)(42)(43)(44)は各々1フィールド時
間(1V期間)だけ1フィールド積分回路(3)の出力を
遅延させるので、(a),(b),(c),(d)に
は、1フィールド積分回路(3)の出力を各々1V、2V、
3V、4V期間遅延したものが得られる。一方、利得可変増
幅器(1)に映像信号入力(Vi)が入力されているとき
1フィールド積分回路(3)はその1フィールド前の積
分結果を得ていることになり、遅延回路(41)、(42)
は各々、利得可変増幅器(1)に入力されている映像信
号入力(Vi)の2または3フィールド前の積分結果を保
持していることになる。さらに、第6図に(L11=L10
で示すように入射光量の平均値は3フィールドおきに同
じ値を繰り返すことを考え合わせると、遅延回路(42)
の出力(b)は利得可変増幅器(1)に、いままさに入
力されている映像信号入力(Vi)の大きさに比例する。
The conventional example shown in FIG. 7 is configured to correct the 20 Hz flicker due to the discharge lamp light source lit by such a 50 Hz power source. Under the condition that the video signal input (Vi) is illuminated by a discharge lamp such as a fluorescent lamp that is lit at 50 Hz, the output is proportional to the average value of the incident light that changes with time every 1/60 second. Become. FIG. 6 shows an example of this time change. In Figure 6, it was pinched every 1/60 second (L 10 ), (L 20 ),
The area of (L 30 ) ... is proportional to the amount of incident light for 1/60 second, and the video signal input (Vi) is (L) for each field.
10 ), (L 20 ), (L 30 ) ... fluctuates in proportion to the area. In FIG. 7, the 1-field integrating circuit (3) integrates the video signal input (Vi) for each field to obtain (L 10 ),
Obtain an output proportional to the area of (L 20 ), (L 30 ) ... The delay circuits (41) (42) (43) (44) delay the output of the 1-field integration circuit (3) by 1 field time (1V period), so that (a), (b), (c), In (d), the output of the 1-field integration circuit (3) is 1V, 2V,
It is possible to obtain a delayed version of 3V or 4V. On the other hand, when the video signal input (Vi) is input to the variable gain amplifier (1), the one-field integration circuit (3) has obtained the integration result one field before, and the delay circuit (41), (42)
Means that each holds the integration result 2 or 3 fields before the video signal input (Vi) input to the variable gain amplifier (1). Furthermore, in Fig. 6 (L 11 = L 10 ).
Considering that the average value of the incident light quantity repeats every 3 fields as shown in, the delay circuit (42)
(B) is proportional to the magnitude of the video signal input (Vi) that is just being input to the variable gain amplifier (1).

ここで、フリッカー分を平均化した映像信号入力(Vi)
の値は、((a+b+c)/3)として求まることから、
利得可変増幅器(1)に入力されている映像信号入力
(Vi)のフリッカー成分(fl)は、 fl=b−(a+b+c)/3 となり、映像信号入力(Vi)は、そのフリッカー成分を
平均した値に対して(1+fl)倍の電圧値となってい
る。そこで、演算回路(2)はこのフリッカー成分
(fl)を求めて、利得可変増幅器(1)にたいして利得
(Ga)を Ga=1/(1+fl) とするような制御電圧(Vc)を出力する。
Here, the video signal input (Vi) that averages the flicker
Since the value of is obtained as ((a + b + c) / 3),
Variable gain amplifier flicker component (f l) of the video signal is input to the (1) Input (Vi) is, f l = b- (a + b + c) / 3 , and the video signal input (Vi) is the flicker component The voltage value is (1 + fl ) times the averaged value. Therefore, the arithmetic circuit (2) is seeking the flicker component (f l), the gain (Ga) against the variable gain amplifier (1) Ga = 1 / ( 1 + f l) that such control voltage (Vc) output To do.

第7図の従来例では、この様にして、いままさに入力さ
れている映像信号入力(Vi)に対してその3フィールド
前のフリッカー成分(fl)を求めてこれを補正するよう
に働くので50Hz電源で点灯された放電灯光源による20Hz
フリッカーを補正する効果を持っている。
In the conventional example shown in FIG. 7, the flicker component (f l ) three fields before the video signal input (Vi) that is just being input is calculated in this manner, and the correction is performed. 20Hz with a discharge lamp light source lit by a 50Hz power supply
It has the effect of correcting flicker.

また、この従来例では、相関検出回路(5)によってシ
ーンの変わったことに依るフリッカー成分による誤動作
を防ぐように構成されている。相関検出回路(5)は遅
延回路(41)の出力(a)と遅延回路(44)の出力
(d)との差を求めこれが一定値を越えるような場合に
は利得可変増幅器(1)の利得(Ga)を1倍とし、補正
をおこなわないように制御電圧(Vc)を固定する。この
様に構成しておけば50Hz電源で点灯された放電灯光源に
よる20Hzフリッカーに対しては、(a=d)となり、利
得可変増幅器(1)の利得(Ga)が制御されて、フリッ
カーは補正され、それ以外の、シーン変化などによる映
像信号入力(Vi)の変化では、(a≠d)となるので誤
った補正信号を出力することがない。
Further, in this conventional example, the correlation detection circuit (5) is configured to prevent a malfunction due to a flicker component due to a scene change. The correlation detection circuit (5) finds the difference between the output (a) of the delay circuit (41) and the output (d) of the delay circuit (44) and when this exceeds a certain value, the gain variable amplifier (1) The gain (Ga) is set to 1 and the control voltage (Vc) is fixed so as not to perform correction. With such a configuration, for a 20Hz flicker caused by a discharge lamp light source turned on by a 50Hz power source, (a = d), and the gain (Ga) of the variable gain amplifier (1) is controlled, so that the flicker is reduced. When the video signal input (Vi) is corrected and otherwise changed due to a scene change or the like, (a ≠ d) is satisfied, so that an erroneous correction signal is not output.

また、第8図は、公開特許公報昭57−99875に示された
別の従来例の動作原理を示すブロック図であり、図に於
て(47)は映像信号を1フィールド遅延させる遅延回路
である。この実施例では、映像信号入力(Vi)そのもの
を映像信号1フィールド遅延回路(47)をもちいて1フ
ィールド遅延するように構成しているので、利得可変増
幅器(1)の入力信号の大きさは、1フィールド積分回
路(3)の出力の電圧値に対して時間差なく比例するこ
とになる。従って、1フィールド積分回路(3)の出力
(Vc)を制御電圧として利得可変増幅器(1)の利得
(Ga)を Ga=1/(Vc) となるように選んでおけば、利得可変増幅器(1)の出
力電圧(Vo)は一定に保たれる。しかし、第8図の構成
は、実際には映像信号1フィールド遅延回路(47)を構
成するために大容量のメモリ回路が必要となる問題があ
る。
FIG. 8 is a block diagram showing the operation principle of another conventional example shown in Japanese Patent Laid-Open No. 57-99875. In the figure, (47) is a delay circuit for delaying a video signal by one field. is there. In this embodiment, since the video signal input (Vi) itself is delayed by one field by using the video signal 1-field delay circuit (47), the magnitude of the input signal of the variable gain amplifier (1) is It is proportional to the output voltage value of the 1-field integration circuit (3) without any time difference. Therefore, if the gain (Ga) of the variable gain amplifier (1) is selected so that Ga = 1 / (Vc) by using the output (Vc) of the 1-field integration circuit (3) as a control voltage, the variable gain amplifier ( The output voltage (Vo) in 1) is kept constant. However, the configuration of FIG. 8 has a problem that a large capacity memory circuit is actually required to configure the video signal 1 field delay circuit (47).

〔発明が解決しようとする課題〕[Problems to be Solved by the Invention]

従来の際像装置のフリッカー除去回路は以上のように構
成されているので、例えば第7図の従来例では、電源周
波数が50Hzであって100Hzで明滅する放電灯に対しては
効果があるはずである。ところが実際の撮影において
は、電源周波数が、50Hzである場合には蛍光灯などの照
明では明るさが50Hzの周期でも変動する現象が観測され
る。この50Hzの明滅は、蛍光灯などの劣化に依って、カ
ソード両極の効率が均一でなくなることが原因となって
起こるものや、撮影する被写体が、蛍光灯等のカソード
両極から同じ光量を受けず、不均一に、言い換えれば、
片方のカソードに偏って照明されている場合に、各々の
カソードは50Hzで明滅していることが原因となって起こ
るものである。この、50Hzの明滅は、NTSCのフィールド
周波数である60Hzとの間に10Hzのフリッカーを発生す
る。この10Hzフリッカー成分は、前述した20Hzのフリッ
カー成分に比べると、程度は小さいが、周波数が低いた
め、視認性が高く、目につくため、画像の品位を著しく
劣化せしめるという問題点がある。この10Hzフリッカー
を除去するには従来の撮像装置のフリッカー除去回路を
改良して遅延回路をさらに3フィールド分設ければよい
ことは、従来のフリッカー除去回路の実施例から容易に
推測されるが、この様な方法で10Hzフリッカーを除去し
ようとすれば回路規模が大きくなるために装置が高価に
なり、また、常に、映像信号入力(Vi)をその6フィー
ルド前の値を一定にするような制御電圧で利得の補正を
行なうので20Hz成分のみのフリッカーの場合にもまた周
期的なフリッカーの無い場合にも10分の1秒前の映像信
号入力(Vi)の大きさを一定にするため被写体自体が変
わった場合に誤った補正電圧を出力することがあるた
め、かえって画質の低下をまねくといった問題が発生す
る。
Since the flicker removing circuit of the conventional image device is configured as described above, for example, in the conventional example of FIG. 7, it should be effective for a discharge lamp whose power supply frequency is 50 Hz and flickers at 100 Hz. Is. However, in actual photography, when the power supply frequency is 50 Hz, the phenomenon that the brightness fluctuates even in a cycle of 50 Hz with illumination such as a fluorescent lamp is observed. This 50 Hz blinking is caused by the deterioration of the efficiency of the cathode and cathode due to deterioration of the fluorescent lamp, and the subject to be shot does not receive the same amount of light from the cathode and cathode of the fluorescent lamp. , Unevenly, in other words,
This is caused by the fact that when one of the cathodes is biasedly illuminated, each cathode blinks at 50 Hz. This 50 Hz flicker causes a 10 Hz flicker with the NTSC field frequency of 60 Hz. The 10 Hz flicker component is smaller in degree than the 20 Hz flicker component described above, but has a problem that the visibility is high due to its low frequency and it is noticeable, and the image quality is remarkably deteriorated. To remove this 10 Hz flicker, it is easily inferred from the embodiment of the conventional flicker removing circuit that the conventional flicker removing circuit of the image pickup apparatus may be improved and a delay circuit may be provided for three fields. If the 10 Hz flicker is removed by such a method, the circuit scale becomes large and the apparatus becomes expensive. Also, the video signal input (Vi) is always controlled so that the value 6 fields before is constant. Since the gain is corrected by the voltage, the subject itself should be kept constant in the magnitude of the video signal input (Vi) one tenth of a second before and after the flicker of only 20Hz component and no periodic flicker. In some cases, a wrong correction voltage may be output when the value changes, causing a problem that the image quality is rather deteriorated.

また、第8図の従来例では、10Hzフリッカーも20Hzフリ
ッカーとまったく同一に補正される点においては効果的
ではあるが、映像信号1フィールド遅延回路を必要とす
るため、充分な画像の品位を得るためには、大容量メモ
リを必要とし、装置を安価に構成することが困難であっ
た。
Further, the conventional example of FIG. 8 is effective in that the 10 Hz flicker is corrected in exactly the same manner as the 20 Hz flicker, but since a video signal 1 field delay circuit is required, sufficient image quality is obtained. Therefore, a large-capacity memory is required, and it is difficult to configure the device at low cost.

この発明は、上記のような問題点を解消するためになさ
れたもので、10Hzフリッカーを効果的に補正して、なお
かつ装置を安価に構成できる撮像装置のフリッカー除去
回路を得ることを目的とする。
The present invention has been made to solve the above problems, and an object thereof is to obtain a flicker removing circuit for an image pickup apparatus, which can effectively correct 10 Hz flicker and can inexpensively configure the apparatus. .

〔課題を解決するための手段〕[Means for Solving the Problems]

この発明に係る撮像装置のフリッカー除去回路は、撮像
素子から出力される映像信号の1フィールドごとの平均
値(APL)を求めてこれらの平均値を量子化し、このデ
ータから20Hzのフリッカー成分と、10Hzのフリッカー成
分の有無を検出し、これらのフリッカー成分が検出され
たときは、それぞれのフリッカー成分を打ち消すように
当該映像信号を増幅する利得可変増幅器の利得を制御
し、フリッカー成分が検出されないときは利得を一定値
に保つように制御する手段を備えたものである。
The flicker removing circuit of the image pickup device according to the present invention obtains the average value (APL) of each field of the video signal output from the image pickup element, quantizes these average values, and from this data, a flicker component of 20 Hz, When the presence or absence of a 10Hz flicker component is detected, and when these flicker components are detected, the gain of the variable gain amplifier that amplifies the video signal is controlled so as to cancel each flicker component, and when no flicker component is detected. Is equipped with means for controlling the gain so as to keep it at a constant value.

〔作用〕[Action]

この発明における撮像装置のフリッカー除去回路は、映
像信号の1フィールドごとの平均値を求めて量子化した
データが、3フィールドごとの時間相関をもつときは20
Hzのフリッカー成分をもつと判断して現在よりも3フィ
ールド前のフィールドの平均値のフリッカー成分を補正
する制御電圧を利得可変増幅器に与えて20Hzのフリッカ
ー成分を打ち消し、6フィールドごとの時間相関をもつ
ときは10Hzのフリッカー成分をもつと判断して現在より
も6フィールド前のフィールドの平均値のフリッカー成
分を補正する制御電圧を利得可変増幅器に与えて10Hzの
フリッカー成分を打ち消し、3フィールドおよび6フィ
ールドごとの時間相関をもたないときは利得可変増幅器
の利得を一定値に保つように制御する。
The flicker removing circuit of the image pickup device according to the present invention is 20 when the quantized data obtained by obtaining the average value of each field of the video signal has the time correlation for every three fields.
It is judged that it has a flicker component of Hz, and a control voltage that corrects the flicker component of the average value of the field three fields before the present is given to the variable gain amplifier to cancel the flicker component of 20 Hz, and the time correlation for every six fields is calculated. If so, it is judged that the flicker component of 10 Hz is present, and a control voltage for correcting the flicker component of the average value of the field 6 fields before the present is given to the variable gain amplifier to cancel the flicker component of 10 Hz and 3 fields and 6 When there is no time correlation for each field, the gain of the variable gain amplifier is controlled to be maintained at a constant value.

〔発明の実施例〕Example of Invention

以下この発明の一実施例を図について説明する。第1図
に於て(1)は映像信号入力(Vi)に対し出力電圧(V
o)の利得を制御電圧(Vc)によって変化させる利得可
変増幅器、(3)はテレビジョン信号のフィールド周期
の始点でリセットされ映像信号入力(Vi)を1フィール
ド期間にわたって積分した結果(VA)を出力する1フィ
ールド積分回路、(6)は前記1フィールド積分回路
(3)の出力(VA)を量子化するA/D変換器、(8)は
前記A/D変換器(6)の出力(VA)をもとに制御電圧(V
c)を演算するマイクロコンピューター、(7)は前記
マイクロコンピューターの制御電圧出力を利得可変増幅
器(1)の制御電圧に変換するD/A変換器である。
An embodiment of the present invention will be described below with reference to the drawings. In Fig. 1, (1) is the output voltage (V) for the video signal input (Vi).
The variable gain amplifier which changes the gain of o) by the control voltage (Vc), (3) is reset at the beginning of the field period of the television signal, and the result of integrating the video signal input (Vi) over one field period (V A ). (6) is an A / D converter for quantizing the output (V A ) of the 1-field integration circuit (3), and (8) is for the A / D converter (6). Based on the output (V A ) the control voltage (V
A microcomputer for calculating c), and (7) is a D / A converter for converting the control voltage output of the microcomputer into the control voltage of the variable gain amplifier (1).

また、第2図はこの発明の一実施例に於けるマイクロコ
ンピューター(8)のプログラムの動作を示すフローチ
ャート、第3図は第2図のフローチャート中に(処理
1)として示した部分の詳細な動作を示すフローチャー
ト、第4図は第2図中に(処理2)として示した部分の
詳細な動作を示すフローチャート、第5図は第2図中に
(処理3)として示した部分の詳細な動作を示すフロー
チャートである。
Further, FIG. 2 is a flow chart showing the operation of the program of the microcomputer (8) in one embodiment of the present invention, and FIG. 3 is a detailed description of the portion shown as (Process 1) in the flow chart of FIG. 4 is a flowchart showing the operation, FIG. 4 is a flowchart showing the detailed operation of the portion shown as (Processing 2) in FIG. 2, and FIG. 5 is the detailed operation of the portion shown as (Processing 3) in FIG. It is a flow chart which shows operation.

次にこの発明に依る実施例の動作について説明する。第
1図に於て、第7図の従来例と同様に1フィールド積分
回路(3)は、テレビジョン信号のフィールド周期の始
点でリセットされ、映像信号入力(Vi)は1フィールド
期間にわたって積分され、その結果(VA)はA/D変換器
(6)によってA/D変換されて、マイクロコンピュータ
ー(8)にとりこまれる。
Next, the operation of the embodiment according to the present invention will be described. In FIG. 1, the 1-field integrating circuit (3) is reset at the start point of the field cycle of the television signal and the video signal input (Vi) is integrated over the 1-field period as in the conventional example of FIG. The result (V A ) is A / D converted by the A / D converter (6) and taken into the microcomputer (8).

マイクロコンピューター(8)はA/D変換器(6)の出
力(VA)の時間的な変動をもとに演算を行ない制御電圧
(Vc)を求めて出力する。制御電圧(Vc)はD/A変換器
(7)によってアナログ電圧化され、利得可変増幅器
(1)を制御する。
The microcomputer (8) performs a calculation based on the time variation of the output (V A ) of the A / D converter (6) and obtains and outputs the control voltage (Vc). The control voltage (Vc) is converted into an analog voltage by the D / A converter (7) and controls the variable gain amplifier (1).

マイクロコンピューター(8)がどの様な演算でA/D変
換器(6)からの入力(VA)から制御電圧(Vc)を求め
るかを第2図に示したフローチャートについてさらに詳
しく述べる。図において、(a)、(b)、(c)、
(d)、(e)、(f0)、(f1)は各々データーを格納
したレジスターの名称または、該レジスターに格納され
たデーターの値を示す。全体のループはVブランキング
同期処理(86)により、タイマーまたは外部同期あるい
はA/D変換器(6)からの信号により、テレビジョン信
号のフィールド周期に同期して60分の1秒毎に1回実行
される。シフト処理(82)においては(f1←e,e←d,d←
c,c←b,b←a,a←f0)なる代入がこの順序で行なわれ、
入力処理(83)においては、1フィールド積分回路
(3)の出力(VA)が量子化されたものが、(f0)に代
入される。処理(82)が1フィールド毎に1回実行さ
れ、そもそも1フィールド積分回路(3)の出力(VA
を電子化した(f0)がいままさに利得可変増幅器(1)
で処理されている映像信号入力(Vi)に対して1フィー
ルド期間分遅延していることから、各々の出力(a)
(b)(c)(d)(e)(f1)は各々、映像信号入力
(Vi)にたいして、2,3,4,5,6,7フィールド期間分遅延
しており、結局、1,2,3,4,5,6,7フィールド期間分遅延
した映像信号入力(Vi)のフィールド毎の大きさの平均
値(f0)(a)(b)(c)(d)(e)(f1)を得る
ことになる。比較分岐処理(84)では、((f1)−
(f0))と定数(K1)とを比較する。(f1)と(f0
は、各々、映像信号入力(Vi)の平均値が7フィールド
と1フィールド遅れたものであるから、この2つのデー
ター信号の間には、 (7−1)/60=1/10〔秒〕 の時間差がある。映像信号入力(Vi)の時間変動成分が
映像信号入力(Vi)に重畳する20Hzまたは10Hz周期で繰
り返すフリッカー成分のみの場合には、(f1)と(f0
は一致するので、また20Hzまたは10Hz周期で繰り返すフ
リッカー成分以外の時間変動成分が存在しても比較的小
さいばあいには、 (f1)−(f0)<K1 が成立して、比較分岐処理(85)へ処理が移される。こ
れらの場合以外、即ち20Hzまたは10Hz周期で繰り返すフ
リッカー成分以外の時間変動が映像信号入力(Vi)にあ
る程度以上含まれていれば、 (f1)−(f0)≧K1 が成立して、(処理1)が実行される。
The flow chart shown in FIG. 2 shows in more detail how the microcomputer (8) calculates the control voltage (Vc) from the input (V A ) from the A / D converter (6). In the figure, (a), (b), (c),
(D), (e), (f 0 ), and (f 1 ) indicate the name of the register storing the data or the value of the data stored in the register. The entire loop is synchronized with the field cycle of the television signal by the V blanking synchronization processing (86), by a timer or external synchronization, or by the signal from the A / D converter (6). Will be executed once. In the shift process (82), (f 1 ← e, e ← d, d ←
c, c ← b, b ← a, a ← f 0 ) are assigned in this order,
In the input process (83), the quantized output (V A ) of the one-field integration circuit (3) is substituted into (f 0 ). The process (82) is executed once for each field, and in the first place the output (V A ) of the 1-field integration circuit (3)
(F 0 ) is an electronic version of the variable gain amplifier (1)
Since each video signal input (Vi) is delayed by one field period, each output (a)
(B), (c), (d), (e), and (f 1 ) are delayed with respect to the video signal input (Vi) by 2,3,4,5,6,7 field periods, and finally, 1, Average value (f 0 ) (a) (b) (c) (d) (e) of the field size of the video signal input (Vi) delayed by 2,3,4,5,6,7 field periods (F 1 ) will be obtained. In the comparison branch processing (84), ((f 1 ) −
(F 0 )) and the constant (K 1 ) are compared. (F 1 ) and (f 0 )
, Respectively, the average value of the video signal input (Vi) is delayed by 7 fields and 1 field. Therefore, between these two data signals, (7-1) / 60 = 1/10 [sec] There is a time difference. If the time-varying component of the video signal input (Vi) is only the flicker component that repeats at a 20Hz or 10Hz cycle that is superimposed on the video signal input (Vi), then (f 1 ) and (f 0 )
Are the same, and if there are relatively small time-varying components other than the flicker component that repeats at 20 Hz or 10 Hz periods, (f 1 ) − (f 0 ) <K 1 holds, and The processing is moved to the branch processing (85). In cases other than these cases, that is, if the video signal input (Vi) includes time fluctuations other than the flicker component that repeats at a frequency of 20 Hz or 10 Hz to a certain degree or more, (f 1 ) − (f 0 ) ≧ K 1 holds. , (Processing 1) is executed.

比較分岐処理(85)では、((c)−(f0))と定数
(K2)とを比較する。(c)と(f0)は、各々、映像信
号入力(Vi)の平均値が4フィールドと1フィールド遅
れたものであるから、この2データー信号の間には、 (4−1)/60=1/20〔秒〕 の時間差がある。映像信号入力(Vi)の時間変動成分が
映像信号入力(Vi)に重畳する20Hz周期で繰り返すフリ
ッカー成分のみを場合には、(c)と(f0)は一致する
ので、また20Hz周期で繰り返すフリッカー成分以外の時
間変動成分が存在しても比較的小さいばあいには、 (c)−(f0)<K2 が成立して、(処理2)が実行される。これらの場合以
外、即ち (f1)−(f0)<K1 かつ、 (c)−(f0)≧K2 が成り立つ場合は、映像信号入力(Vi)の時間変動成分
に10Hz周期で繰り返すフリッカー成分がある程度以上含
まれており、このときは(処理3)が実行される。
In Comparative branch processing (85), - comparing the ((c) (f 0)) and the constant (K 2). (C) and (f 0 ) are obtained by delaying the average value of the video signal input (Vi) by 4 fields and 1 field, respectively. Therefore, between these two data signals, (4-1) / 60 There is a time difference of = 1/20 [seconds]. If only the flicker component that repeats at the 20Hz cycle in which the time-varying component of the video signal input (Vi) is superimposed on the video signal input (Vi) is repeated, since (c) and (f 0 ) match, repeat at the 20Hz cycle. If the time-varying component other than the flicker component is present and is relatively small, (c)-(f 0 ) <K 2 is established and (Process 2) is executed. In cases other than these cases, that is, when (f 1 ) − (f 0 ) <K 1 and (c) − (f 0 ) ≧ K 2 are satisfied, the time-varying component of the video signal input (Vi) has a frequency of 10 Hz. The repeating flicker component is included to some extent or more, and in this case, (Processing 3) is executed.

つぎに(処理1)、(処理2)、(処理3)の各々につ
いて、その詳細な内容を、第3図、第4図、第5図に示
したフローチャートについて説明する。第3図は第2図
に(処理1)で示したブロックの処理内容を示すフロー
チャートである。(処理1)では、20Hzまたは10Hz周期
で繰り返すフリッカー成分以外の時間変動が映像信号入
力(Vi)にある程度以上含まれている場合の処理を行な
う。この条件が成立する場合は、撮影している映像自体
が何らかの要因で変化しているためにおこる映像信号入
力(Vi)の時間変動があると考えられるので、この場
合、映像信号入力(Vi)の時間変動を補正して映像信号
入力(Vi)の値を一定に保つよう処理するのは合理的で
はない。そこで(処理1)では、出力処理(811)で、
単に利得可変増幅器(1)の利得(Ga)を(Ga=1)と
する制御電圧(Vc=1)を代入・出力して終了する。こ
の様に処理すれば、放電灯による20Hzまたは10Hzのフリ
ッカー以外でこのフリッカー除去回路が動作するために
かえって映像信号の不要なゆらぎをもたらすといった弊
害が発生することを防げる。
Next, the detailed contents of each of (Process 1), (Process 2), and (Process 3) will be described with reference to the flowcharts shown in FIG. 3, FIG. 4, and FIG. FIG. 3 is a flow chart showing the processing contents of the block shown in (Process 1) in FIG. In (Process 1), a process is performed in the case where the time signal other than the flicker component repeated at a cycle of 20 Hz or 10 Hz is included in the video signal input (Vi) to some extent or more. If this condition is satisfied, it is considered that there is a time variation in the video signal input (Vi) that occurs because the video itself being shot is changing for some reason. In this case, the video signal input (Vi) It is not rational to correct the time fluctuation of and to keep the value of the video signal input (Vi) constant. Therefore, in (Process 1), in the output process (811),
The control voltage (Vc = 1) that simply sets the gain (Ga) of the variable gain amplifier (1) to (Ga = 1) is simply substituted and output, and the processing ends. By carrying out such a processing, it is possible to prevent the adverse effect of causing unnecessary fluctuations of the video signal rather than being caused by the operation of the flicker removing circuit other than the 20Hz or 10Hz flicker caused by the discharge lamp.

第4図は第2図に(処理2)で示したブロックの処理内
容を示すフローチャートである。(処理2)では、20Hz
周期で繰り返すフリッカー成分による時間変動のみが映
像信号入力(Vi)に含まれている場合の処理を行なう。
この条件が成立する場合は、映像信号入力(Vi)の大き
さは20分の1秒毎すなわち3フィールド毎に同じ大きさ
となるので、映像信号入力(Vi)の時間変動を補正して
映像信号入力(Vi)の値を一定に保つよう処理するに
は、いままさに利得可変増幅器(1)に入力されている
映像信号入力(Vi)と同じ大きさである3フィールド前
の映像信号のフリッカー成分(fl3)をもとにフリッカ
ーが補正されるように利得を調整すればよい。代入処理
(812)では、3フィールド前の映像信号のフリッカー
成分(fl3)を、第3図の従来例と同様に fl3=b−(a+b+f0)/3 として求め、出力処理(813)で、利得可変増幅器
(1)の利得(Ga)を、 Ga=1/(1+fl3) とするような、制御電圧(Vc) Vc=1/(1+fl3) を出力する。この処理に依って、3フィールド毎に同じ
大きさの映像信号(Vi)を繰り返す20Hzフリッカーは、
完全に除去することが出来る。
FIG. 4 is a flow chart showing the processing contents of the block shown in (Processing 2) in FIG. In (Processing 2), 20Hz
The processing is performed when the video signal input (Vi) includes only the time variation due to the flicker component that repeats in a cycle.
If this condition is satisfied, the size of the video signal input (Vi) will be the same size every twentieth second, that is, every three fields, so the time variation of the video signal input (Vi) is corrected. In order to keep the input (Vi) value constant, the flicker component of the video signal three fields before, which is just as large as the video signal input (Vi) input to the variable gain amplifier (1) The gain may be adjusted so that the flicker is corrected based on (f l3 ). The substitution process (812), 3 flicker component of the field before the video signal (f l3), determined as in the conventional example of FIG. 3 as f l3 = b- (a + b + f 0) / 3, the output processing (813) Then, the control voltage (Vc) Vc = 1 / (1 + fl3 ) is output so that the gain (Ga) of the variable gain amplifier (1) is Ga = 1 / (1 + fl3 ). By this processing, the 20Hz flicker that repeats the same size video signal (Vi) every 3 fields
It can be completely removed.

第5図は第2図に(処理3)で示したブロックの処理内
容を示すフローチャートである。(処理3)では、10Hz
周期で繰り返すフリッカー成分による時間変動が映像信
号入力(Vi)に含まれている場合の処理を行なう。この
条件が成立する場合は、映像信号入力(Vi)の大きさは
10分の1秒毎すなわち6フィールド毎に同じ大きさとな
るので、映像信号入力(Vi)の時間変動を補正して映像
信号入力(Vi)の値を一定に保つよう処理するには、い
ままさに利得可変増幅器(1)に入力されている映像信
号入力(Vi)と同じ大きさである6フィールド前の映像
信号のフリッカー成分(fl6)をもとにフリッカーが補
正されるように利得を調整すればよい。代入処理(81
4)では、6フィールド前の映像信号のフリッカー成分
(fl6)を、 fl6=e−(a+b+c+d+e+f0)/6 として求め、出力処理(815)で、利得可変増幅器
(1)の利得(Ga)を、 Ga=1/(1+fl6) とするような、制御電圧(Vc) Vc=1/(1+fl6) を出力する。この処理に依って、6フィールド毎に同じ
大きさの映像信号(Vi)を繰り返す10Hzフリッカーは、
完全に除去することが出来る。
FIG. 5 is a flowchart showing the processing contents of the block shown in (Processing 3) in FIG. In (Process 3), 10Hz
Processing is performed when the video signal input (Vi) includes a time variation due to a flicker component that repeats in a cycle. If this condition is met, the size of the video signal input (Vi) is
Since it becomes the same size every tenth of a second, that is, every six fields, it is just now necessary to correct the time variation of the video signal input (Vi) and to process the value of the video signal input (Vi) to be constant. Adjust the gain so that the flicker is corrected based on the flicker component ( fl6 ) of the video signal 6 fields before, which is the same size as the video signal input (Vi) input to the variable gain amplifier (1). do it. Substitution process (81
In 4), the flicker component (f l6 ) of the video signal 6 fields before is obtained as f l6 = e− (a + b + c + d + e + f 0 ) / 6, and in the output processing (815), the gain (Ga) of the variable gain amplifier (1) is calculated. Output the control voltage (Vc) Vc = 1 / (1 + fl6 ) such that Ga ) becomes Ga = 1 / (1 + fl6 ). According to this processing, the 10Hz flicker that repeats the video signal (Vi) of the same size every 6 fields is
It can be completely removed.

これらの制御電圧(Vc)を演算して出力する一連の処理
は、1フィールド毎に繰り返されるので、この実施例に
おけるマイクロコピューター(8)は、映像信号入力
(Vi)に10Hzで変動する成分のフリッカーが含まれる場
合には、映像信号入力(Vi)に6フィールド毎の相関が
あることを検知してその6フィールド前のフリッカー成
分と同じ大きさのフリッカーを除去するための制御電圧
(Vc)を出力するように動作し、映像信号入力(Vi)に
10Hzで変動する成分のフリッカーを含まず20Hzで変動す
る成分のフリッカーのみが含まれる場合には、映像信号
入力(Vi)に3フィールド毎の相関があることを検知し
てその3フィールド前のフリッカー成分と同じ大きさの
フリッカーを除去するための制御電圧(Vc)を出力する
ように動作し、映像信号入力(Vi)の時間変動に10Hzお
よび20Hzで変動する成分のフリッカーが含まれない場合
には、映像信号入力(Vi)に6および3フィールド毎の
時間相関が無いことからこれを検知して、補正のための
利得変動を行なわない制御電圧(Vc)を出力するように
動作する。
Since a series of processes for calculating and outputting these control voltages (Vc) are repeated for each field, the micro computer (8) in this embodiment has a component varying in 10 Hz in the video signal input (Vi). Flicker is included, it is detected that the video signal input (Vi) has a correlation for every 6 fields, and a control voltage (Vc) for removing the flicker having the same magnitude as the flicker component 6 fields before is detected. ) To output the video signal input (Vi)
If only the flicker of the component that fluctuates at 10 Hz is not included and the flicker of the component that fluctuates at 10 Hz is included, it is detected that the video signal input (Vi) has correlation for every three fields, and the flicker of the three fields before that is detected. It operates to output the control voltage (Vc) for removing the flicker of the same magnitude as the component, and when the time fluctuation of the video signal input (Vi) does not include the flicker of the component that fluctuates at 10Hz and 20Hz. Detects that the video signal input (Vi) has no time correlation for every 6 and 3 fields, and operates so as to output a control voltage (Vc) that does not change the gain for correction.

さらに、第1図においてマイクロコンピューター(8)
の出力する制御電圧(Vc)はD/A変換器(7)によってD
/A変換され、利得可変増幅器(1)の利得(Ga)を所定
の値に制御することでフリッカー成分を除去する。その
結果、この実施例では、映像信号入力(Vi)中に含まれ
るフリッカーが、10Hz成分を含むときと、20Hz成分のみ
の時と、周期的なフリッカー成分を含まないときとで、
補正電圧を動的に切り換えることで、10Hzフリッカーも
20Hzフリッカーも同様に除去され、かつ、画像の品位に
悪影響を与えないシステムを実現している。
Further, in FIG. 1, a microcomputer (8)
The control voltage (Vc) output by the D / A converter (7)
A / A conversion is performed, and the flicker component is removed by controlling the gain (Ga) of the variable gain amplifier (1) to a predetermined value. As a result, in this embodiment, the flicker included in the video signal input (Vi) includes 10 Hz component, 20 Hz component only, and no periodic flicker component.
By switching the correction voltage dynamically, 10Hz flicker
20Hz flicker is also removed, and a system that does not adversely affect the image quality is realized.

なお上記実施例では、1フィールド積分回路(3)を電
気回路によって実現する方法を示したが映像信号入力
(Vi)を直接A/D変換して、その結果をディジタル信号
として加算する構成でもよく、また、ソフトウエアによ
って加算する構成でもよく同様の効果を奏する。さら
に、上記実施例では、利得(Ga)を可変する手段として
利得可変増幅器をD/A変換器の出力で制御するように構
成したが、D/A変換器の基準電圧として映像信号入力を
入力する方法で、利得可変増幅器を構成でもよく同様の
効果を奏する。
In the above embodiment, the method of realizing the one-field integration circuit (3) by an electric circuit has been shown, but the video signal input (Vi) may be directly A / D converted and the result may be added as a digital signal. Also, the same effect can be obtained even if the addition is performed by software. Furthermore, in the above embodiment, the variable gain amplifier is configured to be controlled by the output of the D / A converter as the means for varying the gain (Ga), but the video signal input is input as the reference voltage of the D / A converter. With the above method, a variable gain amplifier may be configured and the same effect can be obtained.

〔発明の効果〕〔The invention's effect〕

以上のようにこの発明に依れば、映像信号中の10Hzフリ
ッカーも20Hzフリッカーも同様に除去され、かつ、放電
灯光源による周期的なフリッカー以外の例えば被写体自
体の変化時などに映像信号が乱れるといった誤動作も防
ぎ、なおかつ、画像フレームメモリー等を用いることが
無いので、画像の品位に悪影響を与えず、しかも、装置
を安価に構成できる撮像装置のフリッカー除去回路が実
現できる。
As described above, according to the present invention, the 10 Hz flicker and the 20 Hz flicker in the video signal are similarly removed, and the video signal is disturbed when the subject itself changes other than the periodic flicker by the discharge light source. Such an erroneous operation is prevented, and since the image frame memory or the like is not used, the image quality is not adversely affected, and the flicker removing circuit of the image pickup apparatus can be realized at low cost.

【図面の簡単な説明】[Brief description of drawings]

第1図はこの発明の一実施例による撮像装置のフリッカ
ー除去回路を示すブロック図、第2図はこの発明の一実
施例に於けるマイクロコンピューターのプログラムの動
作を示すフローチャート、第3図は第2図のフローチャ
ート中に(処理1)として示した部分の詳細な動作を示
すフローチャート、第4図は第2図中に(処理2)とし
て示した部分の詳細な動作を示すフローチャート、第5
図は第2図中に(処理3)として示した部分の詳細な動
作を示すフローチャート、第6図は、一般家庭などで多
く用いられている蛍光灯などの放電灯照明の発光光量の
時間変化を示す模式図であって、電源周波数50Hzで点灯
されている場合の、撮像装置のフィールド周期と、発光
光量の関係を示している。第7図は従来の撮像装置のフ
リッカー除去回路の構成例を示すブロック図であり、第
8図は別の従来の撮像装置のフリッカー除去回路の構成
を示すブロック図である。 図において、(1)は利得可変増幅器、(3)は1フィ
ールド期間積分器、(6)はA/D変換器、(7)はD/A変
換器、(8)はマイクロコンピューターである。 なお、図中、同一符号は同一、または相当する機能の部
分を示している。
FIG. 1 is a block diagram showing a flicker removing circuit of an image pickup apparatus according to an embodiment of the present invention, FIG. 2 is a flow chart showing an operation of a program of a microcomputer in an embodiment of the present invention, and FIG. 2 is a flowchart showing the detailed operation of the part shown as (Process 1) in the flowchart of FIG. 2, FIG. 4 is a flowchart showing the detailed operation of the part shown as (Process 2) in FIG. 2, and FIG.
FIG. 6 is a flow chart showing the detailed operation of the portion shown as (Processing 3) in FIG. 2, and FIG. 6 is a time change of the light emission amount of discharge lamp illumination such as a fluorescent lamp which is often used in general households. FIG. 4 is a schematic diagram showing the relationship between the field period of the imaging device and the amount of emitted light when the light source is turned on at a power supply frequency of 50 Hz. FIG. 7 is a block diagram showing a configuration example of a flicker removal circuit of a conventional image pickup device, and FIG. 8 is a block diagram showing a configuration of a flicker removal circuit of another conventional image pickup device. In the figure, (1) is a variable gain amplifier, (3) is a one-field period integrator, (6) is an A / D converter, (7) is a D / A converter, and (8) is a microcomputer. In the drawings, the same reference numerals indicate parts having the same or corresponding functions.

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】撮像素子から出力される映像信号を増幅す
る利得可変増幅器、前記映像信号の1フィールド期間ご
との平均値を求める手段、これらの平均値を量子化する
A/D変換器、およびこのA/D変換器の出力から前記映像信
号に含まれている20Hzのフリッカー成分および10Hzのフ
リッカー成分の有無を検出し、これらのフリッカー成分
を検出したときこれらのフリッカー成分を打ち消すよう
に前記利得可変増幅器の利得を制御し、これらのフリッ
カー成分を検出しないときは前記利得可変増幅器の利得
を一定値に保つように制御する手段を備えた撮像装置の
フリッカー除去回路。
1. A variable gain amplifier for amplifying a video signal output from an image pickup device, means for obtaining an average value of the video signal for each field period, and quantization of these average values.
A / D converter, and detecting the presence or absence of 20Hz flicker component and 10Hz flicker component contained in the video signal from the output of this A / D converter, and when these flicker components are detected, these flicker components are detected. A flicker removing circuit for an image pickup device, comprising means for controlling the gain of the variable gain amplifier so as to cancel the component, and controlling the gain of the variable gain amplifier to maintain a constant value when these flicker components are not detected.
JP1081866A 1989-03-31 1989-03-31 Flicker removal circuit for imaging device Expired - Fee Related JPH0748820B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1081866A JPH0748820B2 (en) 1989-03-31 1989-03-31 Flicker removal circuit for imaging device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1081866A JPH0748820B2 (en) 1989-03-31 1989-03-31 Flicker removal circuit for imaging device

Publications (2)

Publication Number Publication Date
JPH02260977A JPH02260977A (en) 1990-10-23
JPH0748820B2 true JPH0748820B2 (en) 1995-05-24

Family

ID=13758393

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1081866A Expired - Fee Related JPH0748820B2 (en) 1989-03-31 1989-03-31 Flicker removal circuit for imaging device

Country Status (1)

Country Link
JP (1) JPH0748820B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4908939B2 (en) * 2005-06-24 2012-04-04 キヤノン株式会社 Imaging device

Also Published As

Publication number Publication date
JPH02260977A (en) 1990-10-23

Similar Documents

Publication Publication Date Title
US7656436B2 (en) Flicker reduction method, image pickup device, and flicker reduction circuit
JPH04373365A (en) Television camera
JP3375557B2 (en) Video signal processing device
JP2007174537A (en) Imaging apparatus
JP2011193065A (en) Imaging equipment
US20040001153A1 (en) Camera system
JP4519306B2 (en) Flicker remover
JP2002290987A (en) Device and method for processing video signal
US20090086054A1 (en) Image pickup apparatus and control method therefor
JPH0748820B2 (en) Flicker removal circuit for imaging device
JPH07298130A (en) Image pickup device
JP2807255B2 (en) Flicker removal circuit of imaging device
JP4026890B2 (en) Electronic camera and electronic shutter control method thereof
JP4440562B2 (en) Video signal processing device
JP2000032352A (en) Video camera device
JPH02126777A (en) Flicker correcting device for solid-state television camera
JP2762560B2 (en) Commercial power frequency flicker elimination circuit in imaging device
JPH02306777A (en) Commercial power supply frequency flicker elimination circuit in image pickup device
KR100219151B1 (en) Gamma correction apparatus
JP2547273B2 (en) Flicker removal circuit for imaging device
JPH10257381A (en) Flicker correction device
JP2001186407A (en) Image pickup device
JPH0620276B2 (en) Fluorescent light flickering correction circuit for solid-state TV cameras
JPH0470278A (en) Flicker removal circuit for image pickup device
JP3352086B2 (en) Imaging device

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees