JPH0748781B2 - 電子交換機システムの時計情報処理方式 - Google Patents
電子交換機システムの時計情報処理方式Info
- Publication number
- JPH0748781B2 JPH0748781B2 JP29943388A JP29943388A JPH0748781B2 JP H0748781 B2 JPH0748781 B2 JP H0748781B2 JP 29943388 A JP29943388 A JP 29943388A JP 29943388 A JP29943388 A JP 29943388A JP H0748781 B2 JPH0748781 B2 JP H0748781B2
- Authority
- JP
- Japan
- Prior art keywords
- clock
- time
- difference value
- software
- processing unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Meter Arrangements (AREA)
- Electric Clocks (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は，システムの保持している時計情報に基づいて
課金計算を行なう処理システムに関し，特に電子交換機
システムに関する。
課金計算を行なう処理システムに関し，特に電子交換機
システムに関する。
一般に、電子交換機システムには中央処理装置が備えら
れており、この中央処理装置は主記憶装置に格納された
プログラムに基づいて種々の処理を実行している。そし
て、電子交換機システムには、課金計算処理等のためシ
ステム内部時計（ソフトウェア時計と総称する）が備え
られており、このソフトウェア時計は、中央処理装置か
ら与えられるタイミング割込（時限割込）に基づいて歩
進している。具体的には、中央処理装置は所定のクロッ
クパルスをカウントして、所定の時限（例えば、4ms又
は8ms）毎に割込信号を発生してソフトウェアに時限を
通知する。つまり、電子交換機システムで動作する各種
のプログラム（呼処理プログラム等）の実行に必要な時
限情報を作成する際、前述のようにして、ソフトウェア
に時限を通知する。この通知は、一般に、時限割込と呼
ばれており、プログラムではこの時限割込の回数をカウ
ントしてソフトウェア時計の値（時刻）をカウントアッ
プさせている。
れており、この中央処理装置は主記憶装置に格納された
プログラムに基づいて種々の処理を実行している。そし
て、電子交換機システムには、課金計算処理等のためシ
ステム内部時計（ソフトウェア時計と総称する）が備え
られており、このソフトウェア時計は、中央処理装置か
ら与えられるタイミング割込（時限割込）に基づいて歩
進している。具体的には、中央処理装置は所定のクロッ
クパルスをカウントして、所定の時限（例えば、4ms又
は8ms）毎に割込信号を発生してソフトウェアに時限を
通知する。つまり、電子交換機システムで動作する各種
のプログラム（呼処理プログラム等）の実行に必要な時
限情報を作成する際、前述のようにして、ソフトウェア
に時限を通知する。この通知は、一般に、時限割込と呼
ばれており、プログラムではこの時限割込の回数をカウ
ントしてソフトウェア時計の値（時刻）をカウントアッ
プさせている。
ところが、このタイミング割込は,CPU内部でのプログラ
ムの動作状況により影響を受け，例えば，割込禁止の状
態を１秒間続けたとするとその間，割込が発生しないた
め，ソフトウェア時計の歩進もまた１秒間の間実行され
ないことになり，自然界での時刻から遅れてしまう。
ムの動作状況により影響を受け，例えば，割込禁止の状
態を１秒間続けたとするとその間，割込が発生しないた
め，ソフトウェア時計の歩進もまた１秒間の間実行され
ないことになり，自然界での時刻から遅れてしまう。
つまり、前述のように、ソフトウェア時計は、中央処理
装置の時限割込を受けてカウントアップするため、電子
交換機システムにおける各種の異常時動作によって、ソ
フトウェア時計は遅れることになる。具体的には、異常
時動作として、電子交換機システムを構成する各種装置
に故障が発生して、これら故障装置を切り離して正常な
状態に復帰させる障害処理及び電子交換機プログラムの
動作がおかしくなって、システムを初期状態に設定する
初期状態処理かある。
装置の時限割込を受けてカウントアップするため、電子
交換機システムにおける各種の異常時動作によって、ソ
フトウェア時計は遅れることになる。具体的には、異常
時動作として、電子交換機システムを構成する各種装置
に故障が発生して、これら故障装置を切り離して正常な
状態に復帰させる障害処理及び電子交換機プログラムの
動作がおかしくなって、システムを初期状態に設定する
初期状態処理かある。
障害処理が行われた場合には、正常な状態に復帰するま
での間、呼処理プログラムの実行が禁止される関係上、
上述の時限割込を受け付けないように時限割込をマスク
する。この結果、障害処理中においては、ソフトウェア
時計の歩進が行われないことになり、自然界の時計に比
べて遅れてしまう。
での間、呼処理プログラムの実行が禁止される関係上、
上述の時限割込を受け付けないように時限割込をマスク
する。この結果、障害処理中においては、ソフトウェア
時計の歩進が行われないことになり、自然界の時計に比
べて遅れてしまう。
一方、初期状態処理においては、プログラム異常の度合
いが小さいと、ソフトウェア時計は、メモリ上の値（時
刻）を引き継いだ上で使用されるが、初期設定に要した
時間だけ遅れることになる。プログラム異常の度合いが
大きいと、ソフトウェア時計も初期設定される。この場
合には、後述するハードウェア時計の値（時刻）を用い
て初期設定される。なお、これら異常時動作の際におい
て、ソフトウェア時計は必ずしも遅れるとは言い切れな
いけれども、ソフトウェア時計は遅れる確率が高い。
いが小さいと、ソフトウェア時計は、メモリ上の値（時
刻）を引き継いだ上で使用されるが、初期設定に要した
時間だけ遅れることになる。プログラム異常の度合いが
大きいと、ソフトウェア時計も初期設定される。この場
合には、後述するハードウェア時計の値（時刻）を用い
て初期設定される。なお、これら異常時動作の際におい
て、ソフトウェア時計は必ずしも遅れるとは言い切れな
いけれども、ソフトウェア時計は遅れる確率が高い。
交換機のように，ソフトウェア時計の示す時刻により通
話時間を計測し，課金計算を行なうシステムでは，この
様なソフトウェア時計の遅れは，課金情報そのものの信
頼性を失なうことにつながるため，別途，信頼度の高い
外部ハードウェア時計（中央処理装置のクロックパルス
とは別の高精度のクロックパルスを受けてハード的に時
計情報（時刻）をカウントアップする時計）を設置して
おき，定期的に，ハードウェア時計とソフトウェア時計
の照合を行って，ソフトウェア時計の遅れの補正及びソ
フトウェア時計の故障検出を行っている。
話時間を計測し，課金計算を行なうシステムでは，この
様なソフトウェア時計の遅れは，課金情報そのものの信
頼性を失なうことにつながるため，別途，信頼度の高い
外部ハードウェア時計（中央処理装置のクロックパルス
とは別の高精度のクロックパルスを受けてハード的に時
計情報（時刻）をカウントアップする時計）を設置して
おき，定期的に，ハードウェア時計とソフトウェア時計
の照合を行って，ソフトウェア時計の遅れの補正及びソ
フトウェア時計の故障検出を行っている。
第４図は，この様なシステムでのシステム構成であり,C
PU1はソフトウェア時計２を備えており,CPU1はハードウ
ェア時計３に接続されている。時計の照合は，第５図に
示すように一定周期毎に両者の値の差分を計算する。
PU1はソフトウェア時計２を備えており,CPU1はハードウ
ェア時計３に接続されている。時計の照合は，第５図に
示すように一定周期毎に両者の値の差分を計算する。
両者の時計の差分による処理概要を第６図に示す。ＴΔ
がT1よりも少ない間は許害誤差として何も行なわない。
ＴΔかT1より大きくT2未満の時は，補正要と判断しソフ
ト時計の値をT3だけハード時計の値に近付ける。補正
時，ソフト時計の値をハード時計に完全に合わせないの
は，ハード時計が遅れるような故障の時に検出が遅れる
ことを防止するためである。また，差分（ＴΔ）がT2よ
りも大きくなった時には，ハード時計の故障と判定し，
システム時計障害状態となり，以降，ハード時計修復ま
での期間ソフト時計のみでの運転を行なう。なお,T1,
T2,T3の値はシステム時計の精度及び，照合周期によっ
て決定されているが，一般には が目安である。
がT1よりも少ない間は許害誤差として何も行なわない。
ＴΔかT1より大きくT2未満の時は，補正要と判断しソフ
ト時計の値をT3だけハード時計の値に近付ける。補正
時，ソフト時計の値をハード時計に完全に合わせないの
は，ハード時計が遅れるような故障の時に検出が遅れる
ことを防止するためである。また，差分（ＴΔ）がT2よ
りも大きくなった時には，ハード時計の故障と判定し，
システム時計障害状態となり，以降，ハード時計修復ま
での期間ソフト時計のみでの運転を行なう。なお,T1,
T2,T3の値はシステム時計の精度及び，照合周期によっ
て決定されているが，一般には が目安である。
上述した従来の照合処理方式では，ハードウェア時計が
１重化のため，システム時計障害となる確率が高く，ソ
フト時計のみでの運転（課金情報が正確に取れない）期
間が多くなるという問題点がある。
１重化のため，システム時計障害となる確率が高く，ソ
フト時計のみでの運転（課金情報が正確に取れない）期
間が多くなるという問題点がある。
本発明によれば、電子交換機を所定のプログラムに応じ
て形御する中央処理装置を備え、該中央処理装置は予め
定められた時限毎に時限割込信号を生成しており、該時
限割込信号に応じて歩進するソフトウェア時計と、前記
中央処理装置に接続され計時を行う外部ハードウェア時
計とを有し、前記中央処理装置は、前記外部ハードウェ
ア時計の示す時刻に基づいて通話時間を計測して課金計
算を行い、さらに、前記中央処理装置は、所定の周期で
前記ソフトウェア時計が示す時刻と前記外部ハードウェ
ア時計が示す時刻とを照合して前記ソフトウェア時計を
補正するようにした電子交換機システムに用いられ、前
記外部ハードウェア時計は、互いに独立した第１及び第
２の外部ハードウェア時計部を有し、前記中央処理装置
は、前記前記ソフトウェア時計の時刻を補正する際、前
記ソフトウェア時計の時刻と前記第１の外部ハードウェ
ア時計部の時刻とを照合して、第１の差分値を得、前記
第１及び前記第２の外部ハードウェア時計部の時刻とを
照合して、第２の差分値を得、さらに、前記ソフトウェ
ア時計の時刻と前記第２の外部ハードウェア時計部の時
刻とを照合して、第３の差分値を得て、前記第１及び前
記第２の差分値が予め定められた値よりも小さいと、前
記第１及び前記第２のハードウェア時計部が正常である
として、前記第１の差分値に基づいて前記ソフトウェア
時計の時刻を補正し、前記第２の差分値が前記予め定め
られた値以上であると、前記中央処理装置は、前記第１
及び第２のハードウェア時計部のうちいずれか一方が故
障であると判定して、前記第１の差分値と前記第３の差
分値とを比較して、その比較結果に基づいて前記第１及
び第２のハードウェア時計部のうち故障のハードウェア
時計部を特定し、前記第１の差分値が前記予め定められ
た値以上であると、前記第３の差分値が前記予め定めら
れた値未満であるか否かを調べて、前記第３の差分値が
前記予め定められた値未満であると前記第３の差分値に
基づいて前記ソフトウェア時計の時刻を補正するように
したことを特徴とする電子交換機システムの時計情報処
理方式が得られる。
て形御する中央処理装置を備え、該中央処理装置は予め
定められた時限毎に時限割込信号を生成しており、該時
限割込信号に応じて歩進するソフトウェア時計と、前記
中央処理装置に接続され計時を行う外部ハードウェア時
計とを有し、前記中央処理装置は、前記外部ハードウェ
ア時計の示す時刻に基づいて通話時間を計測して課金計
算を行い、さらに、前記中央処理装置は、所定の周期で
前記ソフトウェア時計が示す時刻と前記外部ハードウェ
ア時計が示す時刻とを照合して前記ソフトウェア時計を
補正するようにした電子交換機システムに用いられ、前
記外部ハードウェア時計は、互いに独立した第１及び第
２の外部ハードウェア時計部を有し、前記中央処理装置
は、前記前記ソフトウェア時計の時刻を補正する際、前
記ソフトウェア時計の時刻と前記第１の外部ハードウェ
ア時計部の時刻とを照合して、第１の差分値を得、前記
第１及び前記第２の外部ハードウェア時計部の時刻とを
照合して、第２の差分値を得、さらに、前記ソフトウェ
ア時計の時刻と前記第２の外部ハードウェア時計部の時
刻とを照合して、第３の差分値を得て、前記第１及び前
記第２の差分値が予め定められた値よりも小さいと、前
記第１及び前記第２のハードウェア時計部が正常である
として、前記第１の差分値に基づいて前記ソフトウェア
時計の時刻を補正し、前記第２の差分値が前記予め定め
られた値以上であると、前記中央処理装置は、前記第１
及び第２のハードウェア時計部のうちいずれか一方が故
障であると判定して、前記第１の差分値と前記第３の差
分値とを比較して、その比較結果に基づいて前記第１及
び第２のハードウェア時計部のうち故障のハードウェア
時計部を特定し、前記第１の差分値が前記予め定められ
た値以上であると、前記第３の差分値が前記予め定めら
れた値未満であるか否かを調べて、前記第３の差分値が
前記予め定められた値未満であると前記第３の差分値に
基づいて前記ソフトウェア時計の時刻を補正するように
したことを特徴とする電子交換機システムの時計情報処
理方式が得られる。
次に，本発明について図面を参照して説明する。
なお、この実施例では、課金処理等は従来と同様である
ので説明を省略し、ここでは、ソフトウェア時計の補正
について説明する。
ので説明を省略し、ここでは、ソフトウェア時計の補正
について説明する。
第１図は，本発明の一実施例の構成図である。ソフト時
計２は中央処理装置（CPU）１の中のメモリ部（図示せ
ず）に設置され，高精度発振器を内蔵したハードウェア
時計3,4がCPU1に接続されている（これらハードウェア
時計３及び４はそれぞれ独立のクロックパルス入力源を
備え、独立して動作する。そして、初期設定時に、同一
の値（時刻）が設定される（例えば、保守者による保守
の際、同一の値（時刻）が設定される）。これらソフト
時計２とハードウェア時計3,4はCPU1によって定期的に
照合され，その時刻差（ＴΔ１,TΔ２,TΔ３）が計算さ
れる（第２図）。
計２は中央処理装置（CPU）１の中のメモリ部（図示せ
ず）に設置され，高精度発振器を内蔵したハードウェア
時計3,4がCPU1に接続されている（これらハードウェア
時計３及び４はそれぞれ独立のクロックパルス入力源を
備え、独立して動作する。そして、初期設定時に、同一
の値（時刻）が設定される（例えば、保守者による保守
の際、同一の値（時刻）が設定される）。これらソフト
時計２とハードウェア時計3,4はCPU1によって定期的に
照合され，その時刻差（ＴΔ１,TΔ２,TΔ３）が計算さ
れる（第２図）。
二重化されたハードウェア時計3,4の故障識別の論理を
第３図も参照して説明する。まず，ハード時計３（ACT
系）とソフト時計２の照合を行なう（差分ＴΔ１）。Ｔ
Δ１及びハード時計３及び４間の差分（ＴΔ２がT2より
小さい時は，両ハード時計3,4とも正常とみなす。この
場合ＴΔ１を基準としたソフト時計２の補正処理が実行
される。補正はＴΔ１≧T1の時にT3（＜T1）だけソフト
時計２の値をハード時計３に近付けることにより実施す
る。次にＴΔ２がT2より大きい時にはハード時計3,4の
いずれかが故障であると判定する。この場合，ソフト時
計２とハード時計４（SBY系）との差分（ＴΔ３）とＴ
Δ１とを比較することにより，ソフト時計２との差分が
より大きい方を故障とする。次にＴΔ１がT2より大きい
時はハード時計３は，直ちに故障と判断し，ハード時計
４との差分ＴΔ３を算出する。ＴΔ３がT2より小さい時
はハード時計４正常とし，以降このハード時計４を新AC
Tハード時計として運転させる。ＴΔ３がT2より大きい
時は，ハード時計3,4共に信用できないため,2重故障で
あると判断する。
第３図も参照して説明する。まず，ハード時計３（ACT
系）とソフト時計２の照合を行なう（差分ＴΔ１）。Ｔ
Δ１及びハード時計３及び４間の差分（ＴΔ２がT2より
小さい時は，両ハード時計3,4とも正常とみなす。この
場合ＴΔ１を基準としたソフト時計２の補正処理が実行
される。補正はＴΔ１≧T1の時にT3（＜T1）だけソフト
時計２の値をハード時計３に近付けることにより実施す
る。次にＴΔ２がT2より大きい時にはハード時計3,4の
いずれかが故障であると判定する。この場合，ソフト時
計２とハード時計４（SBY系）との差分（ＴΔ３）とＴ
Δ１とを比較することにより，ソフト時計２との差分が
より大きい方を故障とする。次にＴΔ１がT2より大きい
時はハード時計３は，直ちに故障と判断し，ハード時計
４との差分ＴΔ３を算出する。ＴΔ３がT2より小さい時
はハード時計４正常とし，以降このハード時計４を新AC
Tハード時計として運転させる。ＴΔ３がT2より大きい
時は，ハード時計3,4共に信用できないため,2重故障で
あると判断する。
以上説明したように本発明では，ソフトウェア時計の補
正を行なう外づけのハードウェア時計を二重化してしか
も，故障発生ハードウェア時計の識別を行っているから
ハードウェア時計故障による照合不可期間を大巾に短縮
できる。この結果システムを運用して，ユーザに営業サ
ービスを提供する人々にとって，課金業務をより効率的
に実施できるという効果がある。
正を行なう外づけのハードウェア時計を二重化してしか
も，故障発生ハードウェア時計の識別を行っているから
ハードウェア時計故障による照合不可期間を大巾に短縮
できる。この結果システムを運用して，ユーザに営業サ
ービスを提供する人々にとって，課金業務をより効率的
に実施できるという効果がある。
第１図は本発明の一実施例におけるシステム構成を示す
図，第２図は，時計間の照合方式を示す図，第３図は照
合の結果の故障判定論理を示す図，第４図〜第６図は従
来例を説明するための図である。 １……中央処理装置（メモリを含む）,2……ソフトウェ
ア時計（ソフト時計）,3,4……ハードウェア時計（ハー
ド時計）。
図，第２図は，時計間の照合方式を示す図，第３図は照
合の結果の故障判定論理を示す図，第４図〜第６図は従
来例を説明するための図である。 １……中央処理装置（メモリを含む）,2……ソフトウェ
ア時計（ソフト時計）,3,4……ハードウェア時計（ハー
ド時計）。
Claims (1)
- 【請求項１】電子交換機を所定のプログラムに応じて形
御する中央処理装置を備え、該中央処理装置は予め定め
られた時限毎に時限割込信号を生成しており、該時限割
込信号に応じて歩進するソフトウェア時計と、前記中央
処理装置に接続され計時を行う外部ハードウェア時計と
を有し、前記中央処理装置は、前記外部ハードウェア時
計の示す時刻に基づいて通話時間を計測して課金計算を
行い、さらに、前記中央処理装置は、所定の周期で前記
ソフトウェア時計が示す時刻と前記外部ハードウェア時
計が示す時刻とを照合して前記ソフトウェア時計を補正
するようにした電子交換機システムに用いられ、前記外
部ハードウェア時計は、互いに独立した第１及び第２の
外部ハードウェア時計部を有し、前記中央処理装置は、
前記前記ソフトウェア時計の時刻を補正する際、前記ソ
フトウェア時計の時刻と前記第１の外部ハードウェア時
計部の時刻とを照合して、第１の差分値を得、前記第１
及び前記第２の外部ハードウェア時計部の時刻とを照合
して、第２の差分値を得、さらに、前記ソフトウェア時
計の時刻と前記第２の外部ハードウェア時計部の時刻と
を照合して、第３の差分値を得て、前記第１及び前記第
２の差分値が予め定められた値よりも小さいと、前記第
１及び前記第２のハードウェア時計部が正常であるとし
て、前記第１の差分値に基づいて前記ソフトウェア時計
の時刻を補正し、前記第２の差分値が前記予め定められ
た値以上であると、前記中央処理装置は、前記第１及び
第２のハードウェア時計部のうちいずれか一方が故障で
あると判定して、前記第１の差分値と前記第３の差分値
とを比較して、その比較結果に基づいて前記第１及び第
２のハードウェア時計部のうち故障のハードウェア時計
部を特定し、前記第１の差分値が前記予め定められた値
以上であると、前記第３の差分値が前記予め定められた
値未満であるか否かを調べて、前記第３の差分値が前記
予め定められた値未満であると前記第３の差分値に基づ
いて前記ソフトウェア時計の時刻を補正するようにした
ことを特徴とする電子交換機システムの時計情報処理方
式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29943388A JPH0748781B2 (ja) | 1988-11-29 | 1988-11-29 | 電子交換機システムの時計情報処理方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29943388A JPH0748781B2 (ja) | 1988-11-29 | 1988-11-29 | 電子交換機システムの時計情報処理方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02146855A JPH02146855A (ja) | 1990-06-06 |
| JPH0748781B2 true JPH0748781B2 (ja) | 1995-05-24 |
Family
ID=17872512
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29943388A Expired - Lifetime JPH0748781B2 (ja) | 1988-11-29 | 1988-11-29 | 電子交換機システムの時計情報処理方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0748781B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3597389B2 (ja) * | 1997-10-20 | 2004-12-08 | 富士通株式会社 | 時刻制御装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0783506B2 (ja) * | 1984-10-19 | 1995-09-06 | 株式会社東芝 | 電子交換機の時計調整装置 |
-
1988
- 1988-11-29 JP JP29943388A patent/JPH0748781B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02146855A (ja) | 1990-06-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0240428B2 (en) | Fail safe architecture for a computer system | |
| KR920001997B1 (ko) | 계산 시스템내의 고장 회복 방법 및 장치 | |
| AU616213B2 (en) | Method and apparatus for synchronizing a plurality of processors | |
| RU2431182C2 (ru) | Способ, операционная система и вычислительное устройство для выполнения компьютерной программы | |
| US7987385B2 (en) | Method for high integrity and high availability computer processing | |
| CN110690894B (zh) | 一种时钟失效安全保护方法及电路 | |
| JPH05108391A (ja) | プログラムの実行を続行する方法 | |
| US4837702A (en) | Electronic postage meter having an infinite loop lockout arrangement | |
| WO1988005572A2 (en) | Method and apparatus for digital logic synchronism monitoring | |
| US5450573A (en) | Device for monitoring the functioning of external synchronization modules in a multicomputer system | |
| CA2694198C (en) | High integrity and high availability computer processing module | |
| JPH0748781B2 (ja) | 電子交換機システムの時計情報処理方式 | |
| CN105260227B (zh) | 一种数据修正方法及电子设备 | |
| KR102438148B1 (ko) | 임베디드 컴퓨팅 모듈의 이상을 감지하는 이상 감지 장치, 시스템 및 방법 | |
| CA2258859A1 (en) | Arrangement for operating two functionally parallel processors | |
| JP3529994B2 (ja) | 照合回路 | |
| JP2000298594A (ja) | フォールトトレラント制御方法および冗長コンピュータシステム | |
| RU2305313C1 (ru) | Способ я.а. горбадея обеспечения надежной работы программного вычислительного средства | |
| JPS5855535B2 (ja) | 車両用マルチコンピユ−タ装置 | |
| JPH11296394A (ja) | 二重化情報処理装置 | |
| JPS63282857A (ja) | プログラムの暴走防止方式 | |
| CN117743016A (zh) | 多核处理器系统执行时序异常的检测方法和装置 | |
| JP3478609B2 (ja) | 調時システム | |
| JPS61202244A (ja) | プログラム故障検出装置 | |
| JP2807387B2 (ja) | 停復電検出装置 |