JPH0747993Y2 - Switching control power supply circuit - Google Patents
Switching control power supply circuitInfo
- Publication number
- JPH0747993Y2 JPH0747993Y2 JP1450290U JP1450290U JPH0747993Y2 JP H0747993 Y2 JPH0747993 Y2 JP H0747993Y2 JP 1450290 U JP1450290 U JP 1450290U JP 1450290 U JP1450290 U JP 1450290U JP H0747993 Y2 JPH0747993 Y2 JP H0747993Y2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- power supply
- transistor
- switching element
- switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【考案の詳細な説明】 （イ）産業上の利用分野 本考案はテレビジョン受像機やビデオテープレコーダ
（VTR）等の電源に使用されるスイッチング制御型電源
回路に関する。DETAILED DESCRIPTION OF THE INVENTION (a) Field of Industrial Application The present invention relates to a switching control type power supply circuit used for a power supply of a television receiver, a video tape recorder (VTR) and the like.
（ロ）従来の技術 第２図は従来のスイッチング制御型電源回路の一実施例
を示す図である。(B) Conventional Technique FIG. 2 is a diagram showing an embodiment of a conventional switching control type power supply circuit.
入力端子（１）より入力される交流電圧は、ブリッジ整
流回路（D1）を介して与えられる非安定直流電圧により
コンデンサ（C1）が充電されるが、これによって起動電
流が起動抵抗（R1）を通り、バイアス抵抗（R2），制限
抵抗（R3）及びトランジスタ（TR1），（TR2）からなる
トーテムポール回路構成のスイチング電源駆動回路
（2）の出力でパワースイッチング素子（FET）を駆動し
てトランス（T1）により交流に変換される。The AC voltage input from the input terminal (1) charges the capacitor (C1) with the unstable DC voltage given through the bridge rectifier circuit (D1), which causes the starting current to flow into the starting resistor (R1). , The power switching element (FET) is driven by the output of the switching power supply drive circuit ( 2 ) of the totem pole circuit configuration consisting of the bias resistance (R2), the limiting resistance (R3) and the transistors (TR1) and (TR2). Converted to AC by (T1).
トランス（T1）の二次側に誘起される電圧は、ダイオー
ド（D2），コンデンサ（C2）により整流平滑され負荷端
子（３）に供給される。誤差増幅器（４）は、負荷端子
（３）に供給される出力電圧を基準電圧と比較し、その
差に基ずく出力信号をフォトカプラ（PC1）を介して発
振出力制御回路（５）に供給する。該発振出力制御回路
（５）は、供給される信号に応じてパルス幅変調のデュ
ーティを制御して出力電圧を一定にするとともに、前記
スイッチング電源駆動回路（2）に制御信号を供給す
る。該スイッチング電源電極回路（2）のトランジスタ
（TR1），（TR2）のベース電流は制限抵抗（R3）により
設定され、前記発振出力制御回路（５）から導出される
スイッチングパルスがハイ（Ｈ）レベルの時は、抵抗
（R3）を介してトランジスタ（TR1）にベース電流が流
れ、該トランジスタ（TR1）がONになりトランジスタ（T
R2）がOFFとなる。この結果、前記スイッチング電源駆
動回路（2）からはトランジスタ（TR1）のON出力がその
まま点弧信号としてパワースイッチング素子（FET）に
供給され、該パワースイッチング素子（FET）が点弧さ
れてONになる。また、前記スイッチングパルスがロー
（Ｌ）レベルの時は、抵抗（R3）を介してトランジスタ
（TR2）のベース電流が引き込まれパワースイッチング
素子（FET）がOFFになる。The voltage induced on the secondary side of the transformer (T1) is rectified and smoothed by the diode (D2) and the capacitor (C2) and supplied to the load terminal (3). The error amplifier (4) compares the output voltage supplied to the load terminal (3) with a reference voltage and supplies an output signal based on the difference to the oscillation output control circuit (5) via the photocoupler (PC1). To do. The oscillation output control circuit (5) controls the duty of pulse width modulation according to the supplied signal to make the output voltage constant, and also supplies a control signal to the switching power supply drive circuit ( 2 ). The base currents of the transistors (TR1), (TR2) of the switching power supply electrode circuit ( 2 ) are set by a limiting resistor (R3), and the switching pulse derived from the oscillation output control circuit (5) is at a high (H) level. When, the base current flows through the resistor (R3) to the transistor (TR1), the transistor (TR1) is turned on and the transistor (T1) is turned on.
R2) turns off. As a result, from the switching power supply drive circuit ( 2 ), the ON output of the transistor (TR1) is directly supplied to the power switching element (FET) as an ignition signal, and the power switching element (FET) is ignited and turned ON. Become. When the switching pulse is low (L) level, the base current of the transistor (TR2) is drawn through the resistor (R3) and the power switching element (FET) is turned off.
抵抗（R4），（R5）はパワースイッチング素子（FET）
の異常発振を防止するゲートバイアス回路を構成し、通
常FETをスイッチング手段とするスイッチング電源は比
較的高いAC電源電圧で使用するためFETのゲートに非安
定直流電圧による過大な電圧が印加されないよう保護す
るとともに、ゲートバイアス回路のインダクタンスによ
りゲート・ソース間電圧が過大なリンギングを生じない
よう該ゲートバイアス回路を低インピーダンスバイアス
源としている。Resistors (R4) and (R5) are power switching elements (FET)
A gate bias circuit that prevents abnormal oscillation is configured, and the switching power supply that normally uses the FET as a switching means is used at a relatively high AC power supply voltage, so the FET gate is protected from excessive voltage due to an unstable DC voltage. In addition, the gate bias circuit is used as a low impedance bias source so that the gate-source voltage does not cause excessive ringing due to the inductance of the gate bias circuit.
（ハ）考案が解決しようとする課題 ところで、スイッチング電源の効率を高め、且つ回路構
成を小型化するには、パワースイッチング素子（FET）
の発振周波数を高くして高周波スイッチングを行い前記
パワースイッチング素子（FET）がONからOFFに要する時
間（オフタイミング）を短くし、該FETのゲートの入力
容量の電荷を急速に放電する必要があった。(C) Problems to be solved by the invention By the way, in order to improve the efficiency of the switching power supply and downsize the circuit configuration, a power switching element (FET) is required.
It is necessary to increase the oscillation frequency of the FET to perform high frequency switching to shorten the time (OFF timing) required for the power switching element (FET) to turn from ON to OFF, and to rapidly discharge the electric charge of the input capacitance of the gate of the FET. It was
しかしながら、従来のトーテムポール回路構成のスイッ
チング電源駆動回路（2）は、トランジスタ（TR1），
（TR2）のベース電流が制限抵抗（R3）だけで設定され
るため、また発振周波数を高くした高周波スイッチング
駆動を行うには制限抵抗（R3）の抵抗値を大きくしベー
ス電流を少なくした小電流による制御方法があるが、そ
の反面スイッチングパルスのロー（Ｌ）レベル時にはト
ランジスタ（TR2）はベース電流が小電流のためオーバ
ードライブすることができず、FETのゲートの入力容量
を急速に放電するには不利であった。However, the switching power supply drive circuit ( 2 ) of the conventional totem pole circuit configuration has a transistor (TR1),
Since the base current of (TR2) is set only by the limiting resistor (R3), the high resistance of the limiting resistor (R3) is used to reduce the base current for high frequency switching drive with a high oscillation frequency. However, the transistor (TR2) cannot overdrive because the base current is a small current when the switching pulse is low (L) level, and the input capacitance of the FET gate can be discharged rapidly. Was at a disadvantage.
さらに、スイッチング電源を長時間使用したり、AC電源
電圧が100V〜240Vの高電圧入力による非安定直流の過電
圧がFETのゲートに印加される場合、ゲートの最大耐圧
を越えパワースイチング素子（FET）が破壊すると言っ
た問題があった。従って、本考案はかかる問題を解決す
ることを課題としている。In addition, if a switching power supply is used for a long time or an unstable DC overvoltage due to a high voltage input of 100V to 240V AC power is applied to the gate of the FET, the power switching element (FET There was a problem that said) would destroy. Therefore, it is an object of the present invention to solve such a problem.
（ニ）課題を解決するための手段 上記課題に鑑み本考案は、トーテムポール回路構成のス
イッチング電源駆動回路のトランジスタのベースとパル
ス幅変調（PWM）による発振出力制御回路との間に抵抗
とダイオードからなる直列回路と、該直列回路に並列に
抵抗を配設し、発振出力制御回路の出力信号がハイ
（Ｈ）レベルの時は前記トランジスタのベースに小電流
を供給し、ロー（Ｌ）レベルの時は大きなベース電流を
供給するとともに、前記トランシスタのベースとアース
との間にツェナーダイオードとダイオードからなる直列
回路を配設し、パワースイッチング素子の過電圧入力に
よるゲート回路を保護することによりパワースイッチン
グ素子を高周波駆動することを特徴とする。(D) Means for Solving the Problems In view of the above problems, the present invention provides a resistor and a diode between the base of a transistor of a switching power supply drive circuit having a totem pole circuit and an oscillation output control circuit by pulse width modulation (PWM). And a resistor arranged in parallel with the series circuit, and when the output signal of the oscillation output control circuit is at the high (H) level, a small current is supplied to the base of the transistor, and the low (L) level is supplied. In this case, a large base current is supplied, and a series circuit consisting of a Zener diode and a diode is placed between the base of the transistor and ground to protect the gate circuit due to the overvoltage input of the power switching element. The device is characterized by being driven at high frequency.
（ホ）作用 発振出力制御回路から導出されるスイッチングパルスが
ハイ（Ｈ）レベルの時は、ベース電流が従来の制限抵抗
を通ってトランジスタ（TR1）に供給されるため、これ
によりパワースイッチング素子（FET）が駆動される。(E) Action When the switching pulse derived from the oscillation output control circuit is at the high (H) level, the base current is supplied to the transistor (TR1) through the conventional limiting resistor, so that the power switching element ( FET) is driven.
前記スイッチングパルスがロー（Ｌ）レベルの時は、ベ
ース電流が従来の制限抵抗の他に抵抗とダイオードから
なる直列回路の経路を流れるため、前記スイッチングパ
ルスがハイ（Ｈ）レベルの時に比べてベース電流が増加
し、トランジスタ（TR2）をオーバドライブさせるためF
ETのゲートの入力容量の電荷が急速に放電し、前記パワ
ースイッチング素子（FET）のONからOFFに要する時間
（オフタイミング）が短縮される。When the switching pulse is at the low (L) level, the base current flows in the path of the series circuit including the resistor and the diode in addition to the conventional limiting resistor. F increases because the current increases and overdrives the transistor (TR2)
The electric charge of the input capacitance of the gate of ET is rapidly discharged, and the time (OFF timing) required for turning on and off the power switching element (FET) is shortened.
また、非安定直流電圧が過電圧になってもFETのゲート
は、トランジスタ（TR1）とツェナーダイオードにより
エミッタ出力の定電圧回路を構成するため、FETのゲー
トに印加される電圧はツェナーダイオードのツェナー電
圧を越えることはない。Even if the unstable DC voltage becomes an overvoltage, the FET gate constitutes a constant voltage circuit for the emitter output by the transistor (TR1) and the Zener diode, so the voltage applied to the FET gate is the Zener voltage of the Zener diode. Never exceeds.
（ヘ）実施例 以下本考案の一実施例について第１図を用いて説明する
が、第２図と同一部分には同一符号を付してその説明は
省略する。(F) Embodiment One embodiment of the present invention will be described below with reference to FIG. 1. The same parts as those in FIG. 2 are designated by the same reference numerals and the description thereof will be omitted.
パルス幅変調（PWM）による発振出力制御回路（５）の
出力端は、従来の制限抵抗（R3）と本考案で新たに付加
した制限抵抗（R6）とダイオード（D3）からなる直列回
路との並列回路構成のベース電流経路を介してトランジ
スタ（TR1），（TR2）のベースに接続される。即ち、従
来の制限抵抗（R3）の両端に制限抵抗（R6）とダイオー
ド（D3）からなる直列回路を図のように接続する。な
お、該ダイオード（D3）のカソードは前記発振出力制御
回路（５）の出力端に接続する。The output terminal of the oscillation output control circuit (5) by pulse width modulation (PWM) is composed of a conventional limiting resistor (R3) and a series circuit consisting of the limiting resistor (R6) and diode (D3) newly added in the present invention. It is connected to the bases of transistors (TR1) and (TR2) via the base current path of the parallel circuit configuration. That is, a series circuit composed of a limiting resistor (R6) and a diode (D3) is connected across the conventional limiting resistor (R3) as shown in the figure. The cathode of the diode (D3) is connected to the output terminal of the oscillation output control circuit (5).
これにより、前記発振出力制御回路（５）より導出され
るスイッチングパルスがハイ（Ｈ）レベルの時は、前記
制限抵抗（R3）による経路で前記トランジスタ（TR1）
のベースに電流を供給する。スイッチングパルスがロー
（Ｌ）レベルの時は、前記トランジスタ（TR2）のベー
スから前記制限抵抗（R3）と該制限抵抗（R3）に並列に
接続された前記制限抵抗（R6）とダイオード（D3）から
なる直列回路による経路で前記トランジスタ（TR2）か
らベース電流が引き込まれる。As a result, when the switching pulse derived from the oscillation output control circuit (5) is at a high (H) level, the transistor (TR1) is routed through the limiting resistance (R3).
Supply current to the base of. When the switching pulse is at a low (L) level, the limiting resistor (R3) is connected in parallel from the base of the transistor (TR2) to the limiting resistor (R6) and the diode (D3). A base current is drawn from the transistor (TR2) through a path formed by a series circuit including.
上記構成において、トランジスタ（TR1），（TR2）のベ
ースに入力されるスイッチングパルス周波数の波高値を
VPとすると、スイッチングパルスがハイ（Ｈ）レベルの
時のトランジスタ（TR1）のベース電流（IBH）は、 IBH＝VP/R3 …（１） スイッチングパルスがロー（Ｌ）−レベルの時のトラン
ジスタ（TR2）のベース電流（IBL）は IBL＝VP/R3＋（VP−VF）/R6 …（２） ：ここで、VFはダイオード（D3）の順方向降下電圧、
R3,R6はそれぞれ制限抵抗（R3），（R6）の抵抗値とす
る： となり、（１），（２）式の結果からスイッチングパル
スがロー（Ｌ）レベルの時は（VP−VF）/R6だけベース
電流が増加してトランジスタ（TR2）をオーバードライ
ブすることができる。これによりパワースイッチング素
子（FET）のONからOFFに要する時間（オフタイミング）
が短縮され、本考案のパワースイッチング素子に多数キ
ャリアで電圧制御型のパワーMOSFETを使用することにお
いて、スイッチングスピードが速いという特性上の利点
に加えてFETの内部容量、特にゲートの入力容量を高速
で充放電することが可能になる。In the above configuration, the peak value of the switching pulse frequency input to the bases of the transistors (TR1) and (TR2)
Assuming V P , the base current (I BH ) of the transistor (TR1) when the switching pulse is at high (H) level is I BH = V P / R 3 (1) Switching pulse is at low (L) -level The base current (I BL ) of the transistor (TR2) at is I BL = V P / R 3 + (V P −V F ) / R 6 … (2): where V F is the diode (D3) Forward drop voltage,
Let R 3 and R 6 be the resistance values of the limiting resistors (R 3 ) and (R 6), respectively: From the results of equations (1) and (2), when the switching pulse is at the low (L) level, (V P − The base current can be increased by V F ) / R 6 to overdrive the transistor (TR2). As a result, the time required to turn the power switching element (FET) on and off (off timing)
In addition to the characteristic advantage that the switching speed is fast, the internal capacitance of the FET, especially the input capacitance of the gate can be shortened by using the voltage control type power MOSFET with majority carrier for the power switching device of the present invention. It becomes possible to charge and discharge with.
前記トランジスタ（TR1），（TR2）のベースには、更に
ツェナーダイオード（D4）のカソードが接続され、該ツ
ェナーダイオード（D4）のアノードを接続した直列回路
がアースとの間に構成される。The bases of the transistors (TR1) and (TR2) are further connected to the cathode of the Zener diode (D4), and a series circuit is formed between the anode of the Zener diode (D4) and the ground.
前記構成において、例えば本考案の例でトランジスタ
（TR1）のコレクタにはブリッジ整流回路（D1）、起動
抵抗（R1）を介して非安定直流電圧が印加されるが、入
力端子（１）よりAC100V入力時の前記トランジスタ（TR
1）のコレクタに印加される非安定直流電圧を15Vとした
場合、パワースイッチング素子（FET）のゲートに印加
される電圧は、前記トランジスタ（TR1）の電圧降下に
よる損失等を差し引いても15V程度となる。In the above configuration, for example, in the example of the present invention, an unstable DC voltage is applied to the collector of the transistor (TR1) through the bridge rectifier circuit (D1) and the starting resistor (R1), but AC100V is applied from the input terminal (1). The transistor (TR
If the unstable DC voltage applied to the collector of 1) is set to 15V, the voltage applied to the gate of the power switching element (FET) is about 15V even after deducting the loss due to the voltage drop of the transistor (TR1). Becomes
前記トランジスタ（TR1）のコレクタに印加される前記
非安定直流電圧は一般的にAC入力電圧に比例するため、
前記入力端子（１）に200Vが入力されるとトランジスタ
（TR1）のコレクタに印加される前記非安定直流電圧が3
0Vとなり、前記パワースイッチング素子（FET）のゲー
トに印加される電圧は30V程度となって、前記パワース
イッチング素子（FET）のゲートの最大印加電圧が20V程
度ではFETが破壊する。Since the unstable DC voltage applied to the collector of the transistor (TR1) is generally proportional to the AC input voltage,
When 200V is input to the input terminal (1), the unstable DC voltage applied to the collector of the transistor (TR1) becomes 3
The voltage applied to the gate of the power switching element (FET) is about 30V, and the FET is destroyed when the maximum applied voltage of the gate of the power switching element (FET) is about 20V.
本考案の実施例では、前記パワースイッチング素子（FE
T）のゲート保護用ツェナーダイオード（D4）と逆耐圧
防止用ダイオード（D5）により、前記ツェナーダイオー
ド（D4）のツェナー電圧を前記FETのゲートの最大印加
電圧を越えない程度（実施例では20V）に設定する。こ
れにより、30Vの非安定直流電圧がトランジスタ（TR1）
のコレクタに印加されたとき、前記FETのゲートに印加
される電圧は前記トランジスタ（TR1）と前記ツェナー
ダイオード（D4）による20Vのツェナー電圧にクリップ
され、該ツェナー電圧を越える電圧に対しては従来のト
ランジスタ構成のパワースイッチングによる低電流駆動
と同様の働きを呈するため、前記FETのゲートの最大印
加電圧を越えることがなくFETの破壊を防止できる。In the embodiment of the present invention, the power switching element (FE
T) The gate protection Zener diode (D4) and reverse breakdown voltage prevention diode (D5) prevent the Zener voltage of the Zener diode (D4) from exceeding the maximum applied voltage of the gate of the FET (20V in the embodiment). Set to. As a result, a 30V unstable DC voltage is applied to the transistor (TR1).
When applied to the collector of the FET, the voltage applied to the gate of the FET is clipped to the Zener voltage of 20V by the transistor (TR1) and the Zener diode (D4), and the voltage exceeding the Zener voltage is conventionally Since it has a function similar to that of low current driving by power switching of the transistor configuration, the breakdown of the FET can be prevented without exceeding the maximum applied voltage of the gate of the FET.
（ト）考案の効果 以上のように本考案によれば、トーテムポール回路構成
のスイッチング電流駆動回路のドライブ電流を小さく
し、シンク電流を大きくしてパワースイッチング素子
（FET）を制御するので、パルス幅変調（PWM）による発
振出力制御回路の発振周波数を高くして効率的なスイッ
チング制御ができると共に、ツェナーダイオードとダイ
オードとからなるFETのゲート保護回路を設けたので、
世界各国のAC電源電圧に応じたスイッチング制御型電源
回路を提供することができる。(G) Effect of the invention As described above, according to the invention, the drive current of the switching current drive circuit having the totem pole circuit configuration is reduced and the sink current is increased to control the power switching element (FET). Since the oscillation frequency of the oscillation output control circuit by width modulation (PWM) can be increased and efficient switching control can be performed, a gate protection circuit for the FET composed of a Zener diode and a diode is provided.
It is possible to provide a switching control type power supply circuit according to the AC power supply voltage of each country in the world.
第１図は本考案の実施例のスイッチング制御型電源回路
を示す図、第２図は従来のスイッチング制御型電源回路
を示す図である。 （2）……スイッチング電源駆動回路、（５）……発振
出力制御回路、（R3）……第２の制限抵抗、（R6）……
第１の制限抵抗、（D3）……第１のダイオード、（D4）
……ツェナーダイオード、（D5）……第２のダイオー
ド、（TR1）……トーテムポール回路を構成するNPN型ト
ランジスタ、（TR2）……トーテムポール回路を構成す
るPNP型トランジスタ、（FET）……パワースイッチング
素子。FIG. 1 is a diagram showing a switching control type power supply circuit according to an embodiment of the present invention, and FIG. 2 is a diagram showing a conventional switching control type power supply circuit. ( 2 ) …… Switching power supply drive circuit, (5) …… Oscillation output control circuit, (R3) …… Second limiting resistor, (R6) ……
1st limiting resistance, (D3) ... 1st diode, (D4)
...... Zener diode, (D5) …… Second diode, (TR1) …… NPN transistor that forms the totem pole circuit, (TR2) …… PNP transistor that forms the totem pole circuit, (FET) …… Power switching element.
Claims (2)
力制御回路から得られる信号出力により前記パワースイ
ッチング素子を駆動する直列接続された互いに逆極性の
トランジスタからなるトーテムポール型のスイッチング
電源回路において、前記トランジスタのベースと前記発
振出力制御回路間に第１の抵抗と第１のダイオードから
なる直列回路と該直列回路に並列に第２の抵抗を配設
し、前記発振出力制御信号に応じてスイッチング駆動出
力電流とシンク電流を増減すると共に、前記トランジス
タのベースとアース間にツェナーダイオードと第２のダ
イオードからなる直列回路を配設し、前記パワースイッ
チング素子の過電圧入力によるゲート回路を保護するこ
とによりパワースイッチング素子を高周波駆動すること
を特徴とするスイッチング制御型電源回路。1. A totem pole type switching power supply circuit comprising series-connected transistors having opposite polarities for controlling a power switching element and driving the power switching element by a signal output obtained from an oscillation output control circuit. A series circuit including a first resistor and a first diode and a second resistor arranged in parallel to the series circuit are provided between the base of the transistor and the oscillation output control circuit, and switching drive is performed according to the oscillation output control signal. By increasing or decreasing the output current and the sink current, and arranging a series circuit composed of a Zener diode and a second diode between the base of the transistor and ground, the gate circuit is protected by the overvoltage input of the power switching element. A switch characterized by driving the switching element at high frequency. Ring control type power supply circuit.
よって構成されることを特徴とする実用新案登録請求の
範囲第１項に記載のスイッチング制御型電源回路。2. The switching control type power supply circuit according to claim 1, wherein the power switching element is composed of a MOSFET.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1450290U JPH0747993Y2 (en) | 1990-02-15 | 1990-02-15 | Switching control power supply circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1450290U JPH0747993Y2 (en) | 1990-02-15 | 1990-02-15 | Switching control power supply circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03106875U JPH03106875U (en) | 1991-11-05 |
| JPH0747993Y2 true JPH0747993Y2 (en) | 1995-11-01 |
Family
ID=31517864
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1450290U Expired - Lifetime JPH0747993Y2 (en) | 1990-02-15 | 1990-02-15 | Switching control power supply circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0747993Y2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2928078A1 (en) | 2011-06-06 | 2015-10-07 | Sumitomo Electric Industries, Ltd. | Switching circuit |
-
1990
- 1990-02-15 JP JP1450290U patent/JPH0747993Y2/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2928078A1 (en) | 2011-06-06 | 2015-10-07 | Sumitomo Electric Industries, Ltd. | Switching circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03106875U (en) | 1991-11-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5418702A (en) | Switch mode power supply with BJT/MOSFET cascode circuit | |
| US4945465A (en) | Switched-mode power supply circuit | |
| JPS61502302A (en) | Transformer-free drive circuit for field-effect transistors | |
| US4630186A (en) | Power source circuit | |
| US4763061A (en) | Primary switched-mode DC-DC converter with summed input current and input voltage responsive control | |
| US5304875A (en) | Efficient transistor drive circuit for electrical power converter circuits and the like | |
| US4308577A (en) | Base drive circuit | |
| US4792746A (en) | Non-dissipative series voltage switching regulator having improved switching speed | |
| JPH0747993Y2 (en) | Switching control power supply circuit | |
| JPH0785663B2 (en) | Inverter for feeding loads containing inductive elements | |
| JP2638625B2 (en) | MOS-FET gate drive circuit | |
| US5412332A (en) | Drive circuit for a flyback converter with switching transistors in bridge arrangement | |
| US6204644B1 (en) | Switching power supply for speeding up turn-off operation of a switching element | |
| US4774419A (en) | Transformer coupled drive circuit | |
| JPH05316719A (en) | High voltage protecting circuit | |
| JP3623765B2 (en) | Switching converter | |
| JP3508965B2 (en) | Switch element drive circuit | |
| JP2887107B2 (en) | Switching power supply | |
| US4602323A (en) | Single-ended transformer drive circuit | |
| JP2977442B2 (en) | Switching power supply | |
| US5796241A (en) | Self-excited oscillation type power supply device | |
| KR970077929A (en) | Synchronous and Drive Circuit for Forward Synchronous Rectifier | |
| JPH06222845A (en) | Rush current suppressing circuit | |
| JPH0619325Y2 (en) | Switching power supply circuit | |
| JP2687289B2 (en) | DC-DC converter |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |