JPH0746464A - Picture signal; processing unit - Google Patents

Picture signal; processing unit

Info

Publication number
JPH0746464A
JPH0746464A JP5197821A JP19782193A JPH0746464A JP H0746464 A JPH0746464 A JP H0746464A JP 5197821 A JP5197821 A JP 5197821A JP 19782193 A JP19782193 A JP 19782193A JP H0746464 A JPH0746464 A JP H0746464A
Authority
JP
Japan
Prior art keywords
processing
circuit
class
image signal
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5197821A
Other languages
Japanese (ja)
Other versions
JP3622209B2 (en
Inventor
Tetsujiro Kondo
哲二郎 近藤
Kunio Kawaguchi
邦雄 川口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP19782193A priority Critical patent/JP3622209B2/en
Publication of JPH0746464A publication Critical patent/JPH0746464A/en
Application granted granted Critical
Publication of JP3622209B2 publication Critical patent/JP3622209B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Studio Circuits (AREA)
  • Television Systems (AREA)

Abstract

PURPOSE:To properly decide weighting coefficients used to mix an output of in-field processing and an output of inter-field processing in the motion adaptive scanning line interpolation. CONSTITUTION:An interlace signal received from an input terminal 31 is respectively fed to processing circuits 13, 14 and an ADRC circuit 15. The processing circuit 13 applied in-field processing to an input signal to supply output data x1 to a multiplier 32. The processing circuit 14 applies inter-field processing to the input signal to give output data x2 to a multiplier 33. The ADRC circuit 15 compresses the input signal by the ADRC and a class code generating circuit 17 gives a class code (c) corresponding to the compressed input signal to a weighting coefficient memory 18 to give weighting coefficients w1(c), w2(c) decided by the learning in advance and corresponding to the class code to the multipliers 32, 33 from the coefficient memory 18 respectively. Output data of non-interlace subjected to weighting and mixing are generated by the multipliers 32, 33 and an adder 34.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】この発明は、画像信号処理装置、
特に、走査線補間等において使用される適応的な混合処
理を行なう装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an image signal processing device,
In particular, it relates to an apparatus for performing adaptive mixing processing used in scanning line interpolation or the like.

【0002】[0002]

【従来の技術】図5に示す従来の画像信号処理装置は、
51の入力端子から入力された入力信号を複数の異なる
処理手段、処理回路52、53および特徴量検出回路5
4へ夫々供給する。処理回路52は、フィールド内処理
によって、補間画素を形成する。一方、処理回路53
は、フィールド間処理によって、補間画素を形成する。
2. Description of the Related Art A conventional image signal processing apparatus shown in FIG.
A plurality of different processing means, processing circuits 52 and 53, and a feature amount detection circuit 5 for the input signal input from the input terminal 51.
Supply to 4 respectively. The processing circuit 52 forms an interpolated pixel by intra-field processing. On the other hand, the processing circuit 53
Forms interpolated pixels by inter-field processing.

【0003】特徴量検出回路54は、画像の相関値や動
き量等の特徴量から、理論的に想定される画像信号のモ
デルに基づいた計算式により求められる重み係数kおよ
び(1−k)を乗算器55および56へ夫々供給する。
乗算器55は、処理回路52の出力データと特徴量検出
回路54からの重み係数kを掛け合わせる。乗算器56
は、処理回路53の出力データと特徴量検出回路54か
らの重み係数(1−k)を掛け合わせる。加算器57
は、乗算器55および56の夫々の出力を混合し、出力
端子58へ出力する。この出力信号は、入力画像信号の
走査線が2倍とされたものである。
The characteristic amount detection circuit 54 calculates the weighting factors k and (1-k) from the characteristic amounts such as the correlation value and the movement amount of the image by the calculation formula based on the theoretically assumed model of the image signal. To the multipliers 55 and 56, respectively.
The multiplier 55 multiplies the output data of the processing circuit 52 and the weighting coefficient k from the feature amount detection circuit 54. Multiplier 56
Multiplies the output data of the processing circuit 53 by the weighting coefficient (1-k) from the feature amount detection circuit 54. Adder 57
Respectively mixes the outputs of the multipliers 55 and 56 and outputs the mixed output to the output terminal 58. This output signal is obtained by doubling the scanning line of the input image signal.

【0004】[0004]

【発明が解決しようとする課題】上述のような動き適応
の信号混合方法では、想定されたモデルと、実際の画像
信号の性質が異なっている場合、適切な混合ができず、
出力信号に劣化が生じたようになり、走査線補間のよう
な信号処理の効果が低減してしまうおそれがある。
In the above-described motion-adaptive signal mixing method, when the assumed model and the actual image signal have different properties, appropriate mixing cannot be performed,
The output signal may be deteriorated, and the effect of signal processing such as scanning line interpolation may be reduced.

【0005】従って、この発明の目的は、単に信号を混
合するのではなく、既知の画像信号から学習を行なうこ
とによって、重み付け係数を求め、この重み付け係数を
用いて信号を混合する画像信号処理装置を提供すること
にある。
Therefore, an object of the present invention is not to simply mix signals, but to obtain a weighting coefficient by learning from a known image signal, and to use the weighting coefficient to mix the signals. To provide.

【0006】[0006]

【課題を解決するための手段】入力画像信号のレベル分
布のパターンを検出し、この検出されたパターンに基づ
いて、その画像信号が属するクラスを決定してクラス情
報を出力するクラス検出手段と、入力画像信号を異なる
方法で処理する複数の処理手段と、複数の処理手段の出
力信号を所望の最終出力信号になるように混合するため
の、学習によって予め求められた重み係数がクラス毎に
記憶されており、クラス検出手段からのクラス情報に応
じて重み係数を出力する重み係数記憶手段と、重み係数
記憶手段から供給された係数を用いて、複数の処理手段
の出力信号を重み付け加算して出力する手段を有するこ
とを特徴とする画像信号処理装置である。
Class detection means for detecting a level distribution pattern of an input image signal, determining a class to which the image signal belongs based on the detected pattern, and outputting class information, A plurality of processing means for processing the input image signal by different methods and a weighting coefficient preliminarily obtained by learning for mixing the output signals of the plurality of processing means so as to obtain a desired final output signal are stored for each class. The weighting coefficient storage means for outputting the weighting coefficient according to the class information from the class detection means, and the coefficient supplied from the weighting coefficient storage means are used to perform weighted addition of the output signals of the plurality of processing means. An image signal processing device having a means for outputting.

【0007】[0007]

【作用】学習により混合時の重み付け係数を予め決定し
ているので、実際の画像の性質に基づいた信号混合がで
きる。
Since the weighting coefficient at the time of mixing is determined in advance by learning, signal mixing can be performed based on the characteristics of the actual image.

【0008】[0008]

【実施例】以下、この発明を走査線補間に対して適用し
た一実施例を図面を用いて説明する。図1はこの発明の
一実施例の学習時の構成を示すブロック図である。11
は入力端子で、ノンインタレースの標準的な静止画像信
号を多数枚入力され、垂直間引きフィルタ12と最小自
乗法の演算回路16へ供給する。静止画像信号が入力端
子11から供給された垂直間引きフィルタ12は、ノン
インタレースの静止画像信号を垂直方向に1/2に間引
きし、通常のインタレースの画像と同等の静止画像を処
理回路13、14および、ADRC回路15へ夫々供給
する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment in which the present invention is applied to scanning line interpolation will be described below with reference to the drawings. FIG. 1 is a block diagram showing a configuration at the time of learning according to an embodiment of the present invention. 11
Is an input terminal to which a large number of non-interlaced standard still image signals are input and supplied to the vertical thinning filter 12 and the least squares arithmetic circuit 16. The vertical thinning filter 12 to which the still image signal is supplied from the input terminal 11 vertically thins the non-interlaced still image signal into 1/2, and processes a still image equivalent to a normal interlaced image in the processing circuit 13. , 14 and ADRC circuit 15 respectively.

【0009】ここで処理回路13および14の夫々の処
理を説明する。処理回路13は、補間走査線の上側走査
線の画素データと下側走査線の画素データの平均値を補
間走査線の補間画素として取り出す。処理回路14の処
理は、現フィールドの補間走査線の補間画素と同一位置
の前フィールドの画素データを現フィールドの補間走査
線の補間画素として出力する。
Now, the respective processes of the processing circuits 13 and 14 will be described. The processing circuit 13 extracts the average value of the pixel data of the upper scanning line and the pixel data of the lower scanning line of the interpolation scanning line as the interpolation pixel of the interpolation scanning line. The processing of the processing circuit 14 outputs the pixel data of the previous field at the same position as the interpolation pixel of the interpolation scanning line of the current field as the interpolation pixel of the interpolation scanning line of the current field.

【0010】上述のように、処理回路13は、インタレ
ース信号をフィールド内処理することによって補間デー
タx1 を出力する。出力データx1 が最小自乗法の演算
回路16へ供給される。処理回路14は、インタレース
信号をフィールド間処理することによって補間データx
2 を出力する。フィールド間処理を行なった後、出力デ
ータx2 は最小自乗法の演算回路16へ供給される。
As described above, the processing circuit 13 processes the interlaced signal in the field to output the interpolated data x 1 . The output data x 1 is supplied to the least square method arithmetic circuit 16. The processing circuit 14 performs inter-field processing on the interlaced signal to obtain the interpolated data x.
Output 2 After the inter-field processing, the output data x 2 is supplied to the arithmetic circuit 16 of the least square method.

【0011】最小自乗法の演算回路16では、入力端子
11から供給された静止画像信号と処理回路13および
14から供給された夫々の出力データx1 およびx2
なわち、入力されたノンインタレース信号とインタレー
ス信号に重み付け処理を加えた画像の誤差を最小自乗法
により計算し、その計算結果から重み係数w1 およびw
2 を同定する。すなわち、 y´=w1 1 +w2 2 (1) で重み付け混合された出力の値y′が求められ、この値
y′と実際の値yとの誤差の自乗が最小となる重み付け
係数w1 およびw2 が最小自乗法の演算回路16により
求められる。
In the least square method arithmetic circuit 16, the still image signal supplied from the input terminal 11 and the respective output data x 1 and x 2 supplied from the processing circuits 13 and 14, that is, the input non-interlaced signal. And the error of the image obtained by weighting the interlaced signal is calculated by the method of least squares, and the weighting factors w 1 and w are calculated from the calculation result.
Identify 2 . That is, y ′ = w 1 x 1 + w 2 x 2 (1) is obtained as a weighted mixed output value y ′, and the weighting coefficient that minimizes the square of the error between this value y ′ and the actual value y. w 1 and w 2 are calculated by the least-squares arithmetic circuit 16.

【0012】ADRC回路15は、垂直間引きフィルタ
2から供給された、インタレース信号を後述する、適応
ダイナミックレンジ符号化(以下、ADRCと称す
る。)によって、圧縮する。ADRC回路15の出力を
クラスコード発生回路17に供給し、クラスコードcを
発生する。重み係数メモリ18では、供給されたそのク
ラスコードcをアドレスとして、最小自乗法の演算回路
16から供給された重み付け係数w1 およびw2 を保持
する。
The ADRC circuit 15 compresses the interlaced signal supplied from the vertical thinning filter 2 by adaptive dynamic range coding (hereinafter referred to as ADRC), which will be described later. The output of the ADRC circuit 15 is supplied to the class code generating circuit 17 to generate the class code c. The weighting coefficient memory 18 holds the weighting coefficients w 1 and w 2 supplied from the least square method arithmetic circuit 16 using the supplied class code c as an address.

【0013】ここで1ビットADRCを例にとって、A
DRCを説明する。また、インタレースの画像上で注目
画素を中心として、(3×3)ブロックの画素データを
一例として1ビットADRCを説明する。ADRC回路
15のブロックの一例を図2に示す。図2において、入
力端子21からのブロックの順序に変換されたデータに
関して、検出回路22がブロック毎に最大値MAX、最
小値MINを検出する。減算回路23に対してMAXお
よびMINが供給され、その出力にダイナミックレンジ
DRが発生する。入力データおよびMINが減算回路2
4に供給され、減算回路24から最小値が除去されるこ
とで、正規化された画素データが発生する。
Here, taking 1-bit ADRC as an example, A
The DRC will be described. Further, the 1-bit ADRC will be described by taking the pixel data of the (3 × 3) block as an example centering on the pixel of interest on the interlaced image. An example of a block of the ADRC circuit 15 is shown in FIG. In FIG. 2, the detection circuit 22 detects the maximum value MAX and the minimum value MIN for each block with respect to the data converted into the order of blocks from the input terminal 21. MAX and MIN are supplied to the subtraction circuit 23, and the dynamic range DR is generated at the output thereof. Input data and MIN are subtraction circuit 2
4 and the minimum value is removed from the subtraction circuit 24 to generate normalized pixel data.

【0014】ダイナミックレンジDRが割算回路25に
供給され、正規化された画素データがダイナミックレン
ジDRで割算され、割算回路25の出力データが比較回
路26に供給される。比較回路26では、注目画素以外
の8個の画素の割算出力が0.5 を基準として、より大き
いか、より小さいかが判断される。この結果に応じて、
`0' または`1' のデータDTが発生する。この比較出力
DTが出力端子27に取り出される。この1ビットAD
RCを用いてクラス分割を行なえば(3×3)ブロック
のクラスコードが9ビットで表現される。なお、クラス
分割に使用する画素としては、(3×3)のブロックの
画素に限らず、前フィールドの画素を含むブロック等、
種々のものを使用できる。
The dynamic range DR is supplied to the division circuit 25, the normalized pixel data is divided by the dynamic range DR, and the output data of the division circuit 25 is supplied to the comparison circuit 26. In the comparison circuit 26, it is determined whether the ratio calculation power of the eight pixels other than the target pixel is larger or smaller than 0.5. Depending on this result,
Data DT of "0" or "1" is generated. This comparison output DT is taken out to the output terminal 27. This 1-bit AD
If class division is performed using RC, the class code of the (3 × 3) block is represented by 9 bits. The pixels used for the class division are not limited to the pixels of the (3 × 3) block, but may be the blocks including the pixels of the previous field.
Various ones can be used.

【0015】以上のように学習部が実データである画像
信号を用いて重み係数wi を獲得することができ、これ
をメモリに格納しておく。次に、適応的混合を行なう場
合、任意の入力画像に対して走査線補間がなされた出力
画像を生成することができる。このための構成を図3の
ブロック図に示す。
As described above, the learning unit can acquire the weighting factor w i using the image signal which is the actual data, and stores it in the memory. Next, when performing adaptive mixing, it is possible to generate an output image in which scan line interpolation is performed on an arbitrary input image. The configuration for this is shown in the block diagram of FIG.

【0016】31は入力端子で標準的なインタレースの
画像信号が入力される。入力端子31から入力された信
号は処理回路13、14および、ADRC回路15へ夫
々供給される。処理回路13は、入力された画像信号に
対してフィールド内処理を施し、出力データx1 を乗算
器32に供給する。処理回路14は、入力された画像信
号に対してフィールド間処理を施し、出力データx2
乗算器33に供給する。
An input terminal 31 receives a standard interlaced image signal. The signals input from the input terminal 31 are supplied to the processing circuits 13 and 14 and the ADRC circuit 15, respectively. The processing circuit 13 performs in-field processing on the input image signal and supplies the output data x 1 to the multiplier 32. The processing circuit 14 performs inter-field processing on the input image signal and supplies the output data x 2 to the multiplier 33.

【0017】ADRC回路15に供給された入力画像信
号は、ADRCによって圧縮され、その出力がクラスコ
ード発生回路17に供給される。クラスコード発生回路
17は、圧縮処理が施された入力画像信号に対応したク
ラスコードcを発生する。発生したクラスコードcは重
み係数メモリ18に供給され、そのクラスコードに対応
した、重み付け係数w1(c)およびw2(c)を夫々読み出
す。
The input image signal supplied to the ADRC circuit 15 is compressed by ADRC, and its output is supplied to the class code generation circuit 17. The class code generation circuit 17 generates a class code c corresponding to the compressed input image signal. The generated class code c is supplied to the weight coefficient memory 18, and the weight coefficients w 1 (c) and w 2 (c) corresponding to the class code are read out.

【0018】読み出された重み付け係数w1(c)およびw
2(c)は、乗算器32および33へ夫々供給される。乗算
器32では、処理回路13の出力データx1 と重み付け
係数w1(c)が掛け合わされ、乗算器33では、処理回路
14の出力データx2 と重み付け係数w2(c)が掛け合わ
される。乗算器32および33は、加算器34に夫々供
給され、加算される。その加算結果は出力端子35から
出力される。ここで、重み付け混合された出力データy
´を計算式にて示す。この、y′によって、走査線補間
が構成され、出力端子35には、ノンインタレースの画
像信号が得られる。 y´=w1(c)x1 +w2(c)x2 (2)
The weighting factors read out w 1 (c) and w
2 (c) is supplied to the multipliers 32 and 33, respectively. In the multiplier 32, the output data x 1 of the processing circuit 13 is multiplied by the weighting coefficient w 1 (c), and in the multiplier 33, the output data x 2 of the processing circuit 14 is multiplied by the weighting coefficient w 2 (c). . The multipliers 32 and 33 are respectively supplied to the adder 34 and added. The addition result is output from the output terminal 35. Here, the weighted and mixed output data y
′ Is shown by a calculation formula. This y'constitutes scanning line interpolation, and a non-interlaced image signal is obtained at the output terminal 35. y '= w 1 (c) x 1 + w 2 (c) x 2 (2)

【0019】図4は、上述の走査線補間の処理のフロー
チャートである。ステップ41から走査線補間の制御が
開始され、ステップ42のデータブロック化では、入力
画像を処理ブロック単位に取り出す処理を行なう。ステ
ップ43のデータ終了では、入力された全データの処理
が終了していれば、ステップ47の終了へ、処理が終了
していなければ、ステップ44のクラス決定へ制御が移
る。
FIG. 4 is a flowchart of the above-described scanning line interpolation processing. The control of the scanning line interpolation is started from step 41, and in the data block formation of step 42, a process of extracting the input image in processing block units is performed. At the end of the data in step 43, if the processing of all the input data has been completed, the control proceeds to the end of step 47, and if the processing is not complete, the control proceeds to the class determination of step 44.

【0020】ステップ44のクラス決定では、入力画像
の信号パターンからクラスを決定する。この制御では、
学習時と同様に例えばビット数削減のため1ビットAD
RCが用いられる。ステップ45の重み係数リストアで
は、クラスコードに対応する重み付け係数をメモリから
リストアする。ステップ46の重み演算では、フィール
ド内処理で得られた補間値とフィールド間処理で得られ
た補間値とを重み付け加算し、補間データを出力する。
この一連の制御が全データに対し繰り返され、全データ
の処理が終了すればステップ43のデータ終了からステ
ップ47の終了に制御が移り、走査線補間の処理が終了
する。
In step 44, the class is determined from the signal pattern of the input image. With this control,
As in learning, for example, 1-bit AD to reduce the number of bits
RC is used. In the weighting factor restoration of step 45, the weighting factor corresponding to the class code is restored from the memory. In the weight calculation in step 46, the interpolated value obtained by the intra-field processing and the interpolated value obtained by the inter-field processing are weighted and added, and the interpolated data is output.
This series of control is repeated for all the data, and when the processing of all the data is completed, the control moves from the data end of step 43 to the end of step 47, and the scanning line interpolation processing is completed.

【0021】また、情報圧縮手段として、ADRC回路
15を設けることとしたが、これは単なる一例で、AD
RC回路15の代わりに例えば、DCT(Discrete Cos
ineTransform )回路、VQ(ベクトル量子化)回路、
DPCM(予測符号化)回路、あるいはBTC(Block
Trancation 符号化)回路を設ける等のように、データ
圧縮を行なえることができる手段であれば何を設けるか
は適宜選択可能である。
Although the ADRC circuit 15 is provided as the information compression means, this is merely an example.
Instead of the RC circuit 15, for example, DCT (Discrete Cos)
ineTransform) circuit, VQ (vector quantization) circuit,
DPCM (Predictive Coding) circuit or BTC (Block
It is possible to appropriately select what is provided as long as it is a means capable of performing data compression, such as providing a Trancation encoding circuit.

【0022】[0022]

【発明の効果】この発明は、実際の画像の性質に基づい
てクラスとそのクラスに対応した重み付け係数を学習す
るので、出力信号に劣化が生じることなく、異なる信号
処理の結果を良好に重み付け混合できる。
According to the present invention, the class and the weighting coefficient corresponding to the class are learned on the basis of the property of the actual image, so that the results of different signal processing can be well weighted and mixed without deterioration of the output signal. it can.

【図面の簡単な説明】[Brief description of drawings]

【図1】この発明に係る画像信号変換装置における重み
付け係数を獲得するための構成の一例のブロック図であ
る。
FIG. 1 is a block diagram of an example of a configuration for acquiring a weighting coefficient in an image signal conversion device according to the present invention.

【図2】ADRC回路の説明に用いるブロック図であ
る。
FIG. 2 is a block diagram used to describe an ADRC circuit.

【図3】この発明に係る走査線補間の一実施例のブロッ
ク図である。
FIG. 3 is a block diagram of an embodiment of scanning line interpolation according to the present invention.

【図4】この発明の走査線補間の一例のフローチャート
である。
FIG. 4 is a flowchart of an example of scanning line interpolation according to the present invention.

【図5】従来の信号混合方法の説明に用いるブロック図
である。
FIG. 5 is a block diagram used for explaining a conventional signal mixing method.

【符号の説明】[Explanation of symbols]

13,14 処理回路 15 ADRC回路 17 クラスコード発生回路 18 重み係数メモリ 32,33 乗算器 34 加算器 13, 14 Processing circuit 15 ADRC circuit 17 Class code generation circuit 18 Weight coefficient memory 32, 33 Multiplier 34 Adder

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 入力画像信号のレベル分布のパターンを
検出し、この検出されたパターンに基づいて、その画像
信号が属するクラスを決定してクラス情報を出力するク
ラス検出手段と、 上記入力画像信号を異なる方法で処理する複数の処理手
段と、 上記複数の処理手段の出力信号を所望の最終出力信号に
なるように混合するための、学習によって予め求められ
た重み係数がクラス毎に記憶されており、上記クラス検
出手段からのクラス情報に応じて上記重み係数を出力す
る重み係数記憶手段と、 上記重み係数記憶手段から供給された係数を用いて、上
記複数の処理手段の出力信号を重み付け加算して出力す
る手段を有することを特徴とする画像信号処理装置。
1. A class detecting means for detecting a level distribution pattern of an input image signal, determining a class to which the image signal belongs based on the detected pattern, and outputting class information, said input image signal. And a plurality of processing means for processing the output signals of the plurality of processing means in such a manner that the output signals of the plurality of processing means are mixed so as to become a desired final output signal. Therefore, the output signals of the plurality of processing means are weighted and added by using the weight coefficient storage means for outputting the weight coefficient according to the class information from the class detection means and the coefficient supplied from the weight coefficient storage means. An image signal processing apparatus having means for outputting the same.
【請求項2】 請求項1に記載の画像信号処理装置にお
いて、 上記クラス検出手段により検出される、上記ブロックの
画像情報のレベル分布のパターンを示す情報を圧縮処理
してパターン圧縮情報を出力する情報圧縮手段を設ける
と共に、 上記クラス検出手段は、上記情報圧縮手段から供給され
るパターン圧縮情報に応じて、上記クラス検出情報を出
力することを特徴とする画像信号処理装置。
2. The image signal processing apparatus according to claim 1, wherein the information indicating the level distribution pattern of the image information of the block detected by the class detecting means is compressed to output pattern compression information. An image signal processing apparatus, characterized in that, in addition to providing information compression means, the class detection means outputs the class detection information according to the pattern compression information supplied from the information compression means.
JP19782193A 1993-07-15 1993-07-15 Image signal processing apparatus and method, and weight coefficient deriving apparatus and method Expired - Lifetime JP3622209B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19782193A JP3622209B2 (en) 1993-07-15 1993-07-15 Image signal processing apparatus and method, and weight coefficient deriving apparatus and method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19782193A JP3622209B2 (en) 1993-07-15 1993-07-15 Image signal processing apparatus and method, and weight coefficient deriving apparatus and method

Publications (2)

Publication Number Publication Date
JPH0746464A true JPH0746464A (en) 1995-02-14
JP3622209B2 JP3622209B2 (en) 2005-02-23

Family

ID=16380906

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19782193A Expired - Lifetime JP3622209B2 (en) 1993-07-15 1993-07-15 Image signal processing apparatus and method, and weight coefficient deriving apparatus and method

Country Status (1)

Country Link
JP (1) JP3622209B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0883303A1 (en) * 1996-12-11 1998-12-09 Sony Corporation Signal conversion device and method

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0883303A1 (en) * 1996-12-11 1998-12-09 Sony Corporation Signal conversion device and method
EP0883303A4 (en) * 1996-12-11 1999-12-15 Sony Corp Signal conversion device and method

Also Published As

Publication number Publication date
JP3622209B2 (en) 2005-02-23

Similar Documents

Publication Publication Date Title
WO1994014278A1 (en) Image signal converter
JPH11191880A (en) Image converter, image conversion method, learning device and learning method
JPH11289544A (en) Motion detector and its method
JP3293561B2 (en) Image display device and image display method
JPH06351002A (en) Motion signal detecting method and video signal processor using the same
JP3321915B2 (en) Image signal converter
JPH0795591A (en) Digital picture signal processing unit
JPH0746464A (en) Picture signal; processing unit
JP3400055B2 (en) Image information conversion device, image information conversion method, image processing device, and image processing method
JP3326879B2 (en) Image signal converter
JPH0884335A (en) Image signal processing method and image signal transmitter
JP2507199B2 (en) Image coding method and apparatus
JP3480015B2 (en) Apparatus and method for generating image data
JPH0888849A (en) Picture signal processing method and picture signal transmitter
JP3543339B2 (en) Encoding device and its decoding device
JP3801497B2 (en) Image quality evaluation device
JP4310847B2 (en) Image information conversion apparatus and conversion method
JP3918759B2 (en) Image data generation apparatus and generation method
JP3746305B2 (en) Image signal generating apparatus and method, and digital image signal processing apparatus and method
JP2004072800A (en) Image signal generation apparatus and generation method
JP4123587B2 (en) Image information processing apparatus and method
JPH0746589A (en) Digital image signal processor
JPH04288790A (en) Predictive coding method for interlace image signal
JP3869893B2 (en) Encoding device, decoding device and method thereof
JPH0622301A (en) Picture corder

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20031216

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040216

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040414

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20040421

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20041102

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20041115

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071203

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081203

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091203

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091203

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101203

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111203

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111203

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121203

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121203

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131203

Year of fee payment: 9

EXPY Cancellation because of completion of term