JPH0744280A - Information processing system - Google Patents
Information processing systemInfo
- Publication number
- JPH0744280A JPH0744280A JP5189744A JP18974493A JPH0744280A JP H0744280 A JPH0744280 A JP H0744280A JP 5189744 A JP5189744 A JP 5189744A JP 18974493 A JP18974493 A JP 18974493A JP H0744280 A JPH0744280 A JP H0744280A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- supply voltage
- information processing
- storage device
- additional storage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Power Sources (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】この発明は、情報処理装置とこの
情報処理装置本体に装着されその情報処理装置本体から
供給される電源電圧によって動作する増設記憶装置とを
有する情報処理システムに関し、特にラップトップタイ
プまたはノートブックタイプのパーソナルポータブルコ
ンピュータとそれに接続されるメモリカードなどの増設
記憶装置とから構成されるシステムに関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an information processing system having an information processing apparatus and an additional storage device mounted on the information processing apparatus main body and operated by a power supply voltage supplied from the information processing apparatus main body. The present invention relates to a system including a top-type or notebook-type personal portable computer and an additional storage device such as a memory card connected thereto.
【0002】[0002]
【従来の技術】近年、携帯可能なラップトップタイプま
たはノートブックタイプのポータブルコンピュータが種
々開発されている。この種のポータブルコンピュータの
システムにおいては、例えばメモリカードやメモリボー
ドなどが増設用の記憶装置として良く使用されている。
従来、この種の増設記憶装置の動作電源電圧は5Vであ
った。最近では、低電圧技術の進歩により、動作電源電
圧が3.3VのICメモリが開発され、これにより増設
記憶装置の種類も5V動作と3.3V動作の2種類とな
っている。2. Description of the Related Art Recently, various portable laptop or notebook type portable computers have been developed. In this type of portable computer system, for example, a memory card or a memory board is often used as an additional storage device.
Conventionally, the operating power supply voltage of this type of additional storage device was 5V. Recently, due to advances in low-voltage technology, an IC memory with an operating power supply voltage of 3.3V has been developed, and as a result, there are two types of additional storage devices, 5V operation and 3.3V operation.
【0003】しかしながら、従来のポータブルコンピュ
ータは、5V動作の増設記憶装置と3.3V動作の増設
記憶装置のいずれか一方しかサポートすることができな
かった。However, the conventional portable computer can only support one of the 5V operation additional storage device and the 3.3V operation additional storage device.
【0004】図5には、ポータブルコンピュータなどの
従来の情報処理システム10の基本構成が示されてい
る。図示のように、従来の情報処理システム10には、
CPU11、BIOSROM12、電源回路13、記憶
コントロール回路14、I/Oコントロール回路15が
設けられており、電源回路13からの電源出力VCCは
増設記憶装置20に直接的に接続される。このため、電
源スイッチSWがオンされてシステムがパワーオンされ
ると、すぐに電源電圧VCCが増設記憶装置20に供給
されてしまう。FIG. 5 shows the basic configuration of a conventional information processing system 10 such as a portable computer. As shown, the conventional information processing system 10 includes
A CPU 11, a BIOSROM 12, a power supply circuit 13, a storage control circuit 14, and an I / O control circuit 15 are provided, and the power supply output VCC from the power supply circuit 13 is directly connected to the additional storage device 20. Therefore, when the power switch SW is turned on and the system is powered on, the power supply voltage VCC is immediately supplied to the additional storage device 20.
【0005】このため、例えば、使用する増設記憶装置
20の動作電源電圧が3.3Vで、システム10から出
力される電源電圧VCCが5Vの場合には、5Vの電源
電圧がそのまま増設記憶装置20に供給されてしまい、
増設記憶装置20の破壊が招かれる危険があった。ま
た、システム10から出力される電源電圧VCCが3.
3Vの場合には、5V動作の増設記憶装置20のリード
/ライト動作を保証できなくなってしまう。Therefore, for example, when the operating power supply voltage of the additional storage device 20 to be used is 3.3V and the power supply voltage VCC output from the system 10 is 5V, the power supply voltage of 5V remains unchanged. Has been supplied to
There was a risk that the additional storage device 20 would be destroyed. The power supply voltage VCC output from the system 10 is 3.
In the case of 3V, the read / write operation of the additional storage device 20 operating at 5V cannot be guaranteed.
【0006】このように、従来では、3.3Vまたは5
Vの値の電源電圧VCCが一義的に増設記憶装置20に
供給される構成であるため、5V動作の増設記憶装置と
3.3V動作の増設記憶装置の一方の種類しか利用する
ことができなかった。As described above, conventionally, 3.3V or 5
Since the power supply voltage VCC having the value of V is uniquely supplied to the additional storage device 20, only one type of the additional storage device of 5V operation and the additional storage device of 3.3V operation can be used. It was
【0007】[0007]
【発明が解決しようとする課題】従来の情報処理システ
ムでは、3.3Vまたは5Vの電源電圧VCCが一義的
に増設記憶装置に供給される構成であるため、5V動作
の増設記憶装置と3.3V動作の増設記憶装置の一方の
種類しか利用することができない欠点があった。In the conventional information processing system, the power supply voltage VCC of 3.3V or 5V is uniquely supplied to the additional storage device. There is a drawback that only one type of additional storage device operating at 3V can be used.
【0008】この発明はこのような点に鑑みてなされた
もので、装着される増設記憶装置の動作電源電圧の種類
に応じてその増設記憶装置に供給する電源電圧の値を切
り替えられるようにし、動作電源電圧の異なる複数種の
増設記憶装置を利用することができる情報処理システム
を提供することを目的とする。The present invention has been made in view of the above circumstances, and it is possible to switch the value of the power supply voltage supplied to the additional storage device according to the type of the operating power supply voltage of the additional storage device to be mounted, An object of the present invention is to provide an information processing system capable of utilizing a plurality of types of additional storage devices having different operating power supply voltages.
【0009】[0009]
【課題を解決するための手段および作用】この発明は、
情報処理装置本体と、この情報処理装置本体に装着され
その情報処理装置本体から供給される電源によって駆動
される増設記憶装置とを有する情報処理システムにおい
て、前記情報処理装置本体に、その情報処理装置本体に
装着された前記増設記憶装置の動作電源電圧が第1の電
源電圧およびそれよりも値の低い第2の電源電圧のどち
らの電源電圧であるかを検出する動作電源電圧検出手段
と、この動作電源電圧検出手段による検出結果に応じて
前記第1および第2の電源電圧の一方を選択し、その選
択した電源電圧を前記増設記憶装置に供給する電源電圧
切り替え手段とを具備することを特徴とする。Means and Actions for Solving the Problems
In an information processing system having an information processing apparatus main body and an additional storage device mounted on the information processing apparatus main body and driven by a power source supplied from the information processing apparatus main body, the information processing apparatus main body is provided with the information processing apparatus. An operating power supply voltage detecting means for detecting whether the operating power supply voltage of the additional storage device mounted on the main body is the first power supply voltage or the second power supply voltage having a lower value than that, and A power supply voltage switching means for selecting one of the first power supply voltage and the second power supply voltage according to the detection result of the operating power supply voltage detection means and supplying the selected power supply voltage to the additional storage device. And
【0010】この情報処理システムにおいては、動作電
源電圧検出手段によって増設記憶装置の動作電源電圧が
第1の電源電圧かそれよりも値の低い第2の電源電圧か
が検出され、その検出結果に応じて増設記憶装置に供給
する電源電圧が第1および第2の電源電圧の一方に切り
替えられる。このため、例えば3.3V動作の増設記憶
装置に対しては3.3Vの電源電圧を供給することがで
き、また5V動作の増設記憶装置に対しては5Vの電源
電圧を供給することができる。したがって、3.3V動
作の増設記憶装置と5V動作の増設記憶装置の双方を利
用することができる。In this information processing system, the operating power supply voltage detecting means detects whether the operating power supply voltage of the additional storage device is the first power supply voltage or the second power supply voltage having a lower value than the first power supply voltage, and the detection result is obtained. Accordingly, the power supply voltage supplied to the additional storage device is switched to one of the first and second power supply voltages. Therefore, for example, a 3.3V power supply voltage can be supplied to an 3.3V operation additional storage device, and a 5V power supply voltage can be supplied to a 5V operation additional storage device. . Therefore, both the 3.3V-operation additional storage device and the 5V-operation additional storage device can be used.
【0011】また、電源電圧だけでなく、増設記憶装置
には例えば制御信号、データ、アドレスなどの各種信号
がインターフェース回路から供給される。このため、電
源投入から増設記憶装置の動作電源電圧が検出されるま
での期間インターフェース回路の信号出力を禁止する手
段をさらに設けて、それら各種信号の電圧レベルによっ
て増設記憶装置が破壊されるのを防止するように構成す
ることが好ましい。In addition to the power supply voltage, various signals such as control signals, data and addresses are supplied from the interface circuit to the additional storage device. For this reason, means is further provided for inhibiting the signal output of the interface circuit from the time the power is turned on until the operating power supply voltage of the additional storage device is detected, and the additional storage device is prevented from being destroyed by the voltage levels of these various signals. It is preferably configured to prevent.
【0012】このように構成すれば、システムがパワー
オンされて直ぐに電源電圧や信号がその増設記憶装置に
供給されるいった事態を防止でき、信頼性を高める事が
できる。According to this structure, it is possible to prevent the situation where the power supply voltage and the signal are supplied to the additional storage device immediately after the system is powered on, and the reliability can be improved.
【0013】さらに、増設記憶装置にその動作電源電圧
の種類に応じて接地または開放される出力端子を例えば
空き端子などを利用して設け、その電位を検出すること
によって動作電源電圧が第1の電源電圧か第2の電源電
圧かを検出することができる。Further, the additional storage device is provided with an output terminal which is grounded or opened according to the type of the operating power supply voltage by utilizing, for example, an empty terminal, and the operating power supply voltage is set to the first by detecting the potential. It is possible to detect the power supply voltage or the second power supply voltage.
【0014】この構成においては、増設記憶装置のRO
Mから読み出される識別データや増設記憶装置から発生
される制御信号を利用してその動作電源電圧を検出する
方式と異なり、増設記憶装置に電源を供給すること無く
その動作電源電圧を容易に検出することができる。この
ため、実際上、検出処理のための電気信号の授受は行わ
れないので、その分だけ増設記憶装置の破壊の確率を減
少させる事ができる。In this configuration, the RO of the additional storage device
Unlike the method of detecting the operating power supply voltage using the identification data read from M or the control signal generated from the additional storage device, the operating power supply voltage can be easily detected without supplying power to the additional storage device. be able to. Therefore, since the electric signal for the detection process is not actually transmitted / received, the probability of destruction of the additional storage device can be reduced accordingly.
【0015】[0015]
【実施例】以下、画面を参照してこの発明の実例例を説
明する。図1にはこの発明の一実施例に係わる情報処理
システムの構成が示されている。この情報処理システム
30は、ラップトップタイプまたはノートブックタイプ
のポータブルコンピュータであり、メモリカードやメモ
リボードから構成される増設記憶装置40が装着できる
ように構成されている。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An example of the present invention will be described below with reference to screens. FIG. 1 shows the configuration of an information processing system according to an embodiment of the present invention. The information processing system 30 is a laptop type or notebook type portable computer, and is configured so that an additional storage device 40 including a memory card or a memory board can be mounted.
【0016】情報処理システム30の本体には、図示の
ように、CPU31、BIOSROM32、電源制御コ
ントローラ33、メモリコントロール回路34、I/O
コントロール回路35、3V/5V供給切り替え回路3
6、破壊防止回路37、3V/5V切り替えバッファ3
8を備えている。As shown in the figure, the main body of the information processing system 30 includes a CPU 31, a BIOSROM 32, a power supply controller 33, a memory control circuit 34, and an I / O.
Control circuit 35, 3V / 5V supply switching circuit 3
6. Destruction prevention circuit 37, 3V / 5V switching buffer 3
Eight.
【0017】CPU31は、システム全体の制御を司る
ためのものであり、例えば、電源投入時においてはBI
OSROM32に格納されたイニシャルプログラムを実
行し、増設記憶装置40の動作電源電圧の検出、および
電源電圧VCCの電圧切り替えを行う。The CPU 31 controls the entire system. For example, when the power is turned on, the BI is
The initial program stored in the OSROM 32 is executed to detect the operating power supply voltage of the additional storage device 40 and switch the power supply voltage VCC.
【0018】電源制御コントローラ33は、電源スイッ
チSWのオンに応答してシステムをパワーオンさせめた
めの各種電源電圧(3.3V、5V、など)をシステム
内の各ユニットに供給すると共に、増設記憶装置40用
の電源電圧として3.3Vの電源電圧と5Vの電源電圧
を3V/5V供給切り替え回路36に供給する。The power supply controller 33 supplies various power supply voltages (3.3V, 5V, etc.) for powering on the system in response to the turning on of the power switch SW to each unit in the system and expands it. As the power supply voltage for the storage device 40, the power supply voltage of 3.3V and the power supply voltage of 5V are supplied to the 3V / 5V supply switching circuit 36.
【0019】メモリコントロール回路34は、CPU1
1の制御の下に増設記憶装置40を制御するためのもの
であり、ローアドレスストローブ信号RAS、カラムア
ドレスストローブ信号CASなどの制御信号、およびメ
モリアドレスMAなどを発生する。これらローアドレス
ストローブ信号RAS、カラムアドレスストローブ信号
CASなどの制御信号、およびメモリアドレスMAは、
3V/5V切り替えバッファ38に供給される。The memory control circuit 34 includes the CPU 1
It is for controlling the additional storage device 40 under the control of 1, and generates control signals such as the row address strobe signal RAS and the column address strobe signal CAS, and the memory address MA. The control signals such as the row address strobe signal RAS and the column address strobe signal CAS, and the memory address MA are
It is supplied to the 3V / 5V switching buffer 38.
【0020】I/Oコントロール回路35は、情報処理
システム30本体内部の各種I/Oを制御するためのも
のであり、CPU31からのシステムアドレスSAおよ
びシステムデータSDを各種I/Oに供給してそのリー
ド/ライトを制御する。また、このI/Oコントロール
回路35は、増設記憶装置40からの所定のステータス
信号を受信し、そのステータス信号の値を内部レジスタ
に保持する。さらに、I/Oコントロール回路35は、
増設記憶装置40の動作電源電圧の検出結果を示す検出
データがCPU31によってセットされるレジスタを有
しており、そのレジスタにセットされた検出データは検
出信号DETとして電源制御コントローラ33に送られ
る。The I / O control circuit 35 is for controlling various I / O inside the main body of the information processing system 30 and supplies the system address SA and system data SD from the CPU 31 to various I / O. Control the read / write. The I / O control circuit 35 also receives a predetermined status signal from the additional storage device 40 and holds the value of the status signal in an internal register. Furthermore, the I / O control circuit 35
The CPU 31 has a register in which detection data indicating the detection result of the operating power supply voltage of the additional storage device 40 is set, and the detection data set in the register is sent to the power supply controller 33 as a detection signal DET.
【0021】3V/5V供給切り替え回路36は、CP
U11からの指示に応じて電源制御コントローラ33か
らの3.3Vおよび5Vの電源電圧の一方を選択し、そ
れを破壊防止回路37を介して増設記憶装置40に電源
電圧VCCとして供給する。この3V/5V供給切り替
え回路36の電源電圧選択動作は、検出信号DETの値
に応じた値を持つ電源制御コントローラ33からのセレ
クト信号SELによって制御される。The 3V / 5V supply switching circuit 36 is a CP
In response to an instruction from U11, one of 3.3 V and 5 V power supply voltage from the power supply controller 33 is selected, and the selected power supply voltage is supplied to the additional storage device 40 as the power supply voltage VCC via the destruction prevention circuit 37. The power supply voltage selecting operation of the 3V / 5V supply switching circuit 36 is controlled by the select signal SEL from the power supply controller 33 having a value according to the value of the detection signal DET.
【0022】破壊防止回路37は、システムがパワーオ
ンされてから増設記憶装置40の動作電源電圧が検出さ
れるまでの期間、増設記憶装置40とシステム30本体
との間の信号の授受を禁止するために設けられたもので
あり、その期間中は、3V/5V切り替えバッファ38
をディスエーブルする。また、破壊防止回路37は、増
設記憶装置40の動作電源電圧が検出されると、3V/
5V切り替えバッファ38をイネーブルにすると共に、
3V/5V供給切り替え回路36からの電源電圧を3V
/5V切り替えバッファ38にそのまま出力する。The destruction prevention circuit 37 prohibits the exchange of signals between the additional storage device 40 and the main body of the system 30 during the period from the power-on of the system to the detection of the operating power supply voltage of the additional storage device 40. The 3V / 5V switching buffer 38 is provided for that period.
Disable. Further, when the operating power supply voltage of the additional storage device 40 is detected, the destruction prevention circuit 37 detects 3V /
While enabling the 5V switching buffer 38,
The power supply voltage from the 3V / 5V supply switching circuit 36 is 3V.
It is output to the / 5V switching buffer 38 as it is.
【0023】破壊防止回路37による3V/5V切り替
えバッファ38のディスエーブル/イネーブルの制御動
作は、セレクト信号SELに応答して3V/5V供給切
り替え回路36から出力される制御信号CONTによっ
て制御される。The control operation of the disable / enable of the 3V / 5V switching buffer 38 by the destruction prevention circuit 37 is controlled by the control signal CONT output from the 3V / 5V supply switching circuit 36 in response to the select signal SEL.
【0024】3V/5V切り替えバッファ38は、3.
3Vと5Vの双方の電源電圧によって駆動可能に構成さ
れており、5Vの電源電圧が供給された際にはその5V
の電源電圧値に対応する電圧レベルの各種制御信号を出
力し、3.3Vの電源電圧が供給された際には5Vの電
源電圧が供給された際の電圧レベルよりも小さい電圧レ
ベルの各種制御信号を出力する。The 3V / 5V switching buffer 38 has three steps.
It is configured to be able to be driven by both 3V and 5V power supply voltages. When a 5V power supply voltage is supplied, the
Output various control signals of the voltage level corresponding to the power supply voltage value of, and when the 3.3V power supply voltage is supplied, various control of the voltage level smaller than the voltage level when the 5V power supply voltage is supplied Output a signal.
【0025】増設記憶装置40は、情報処理システム3
0の本体のコネクタやスロットに必要に応じて接続され
るメモリカードまたはメモリボードであり、ICメモリ
を内蔵している。The additional storage device 40 is the information processing system 3
0 is a memory card or a memory board that is connected to a connector or slot of the main body as necessary, and has a built-in IC memory.
【0026】次に、図2および図3を参照して、増設記
憶装置40の動作電源電圧を判別動作の原理を説明す
る。図2は、5V動作の増設記憶装置40を利用した場
合の例である。図示のように、5V動作の増設記憶装置
40においては、そのステータス信号(STATUS)
出力ピンが開放されており、フローティング状態となっ
ている。このため、ステータス信号(STATUS)出
力ピンはハイインピーダンス状態である。Next, the principle of the operation for determining the operating power supply voltage of the additional storage device 40 will be described with reference to FIGS. 2 and 3. FIG. 2 shows an example in which the additional storage device 40 operating at 5V is used. As shown in the figure, the status signal (STATUS) of the additional storage device 40 of 5V operation is displayed.
The output pin is open and floating. Therefore, the status signal (STATUS) output pin is in a high impedance state.
【0027】このステータス信号(STATUS)出力
ピンは、情報処理システム30本体内で抵抗を介してプ
ルアップされている。このため、5V動作の増設記憶装
置40が装着された場合には、動作電源電圧情報は“H
IGH”レベルになり、これによって“1”のステータ
スデータがI/Oコントロール回路35のレジスタにセ
ットされる。This status signal (STATUS) output pin is pulled up via a resistor in the main body of the information processing system 30. Therefore, when the additional storage device 40 operating at 5 V is attached, the operating power supply voltage information is "H".
It becomes the "IGH" level, whereby the status data of "1" is set in the register of the I / O control circuit 35.
【0028】一方、図3に示されているように、3.3
V動作の増設記憶装置40においては、そのステータス
信号(STATUS)出力ピンはグランド端子に接続さ
れており、その電位は電気的に接地レベルに固定されて
いる。On the other hand, as shown in FIG. 3, 3.3.
In the V-operation additional storage device 40, its status signal (STATUS) output pin is connected to the ground terminal, and its potential is electrically fixed to the ground level.
【0029】そのステータス信号(STATUS)出力
ピンは、情報処理システム30本体内で抵抗を介してプ
ルアップされる。このため、3.3V動作の増設記憶装
置40が装着された場合には、動作電源電圧情報は“L
OW”レベルになり、これによって“0”のステータス
データがI/Oコントロール回路35のレジスタにセッ
トされる。The status signal (STATUS) output pin is pulled up via a resistor in the main body of the information processing system 30. Therefore, when the 3.3V-operation additional storage device 40 is attached, the operating power supply voltage information is "L".
It becomes the OW "level, whereby the status data of" 0 "is set in the register of the I / O control circuit 35.
【0030】ステータス信号(STATUS)出力ピン
としては、空きピン、例えばJEIDA仕様のメモリカ
ードの場合には、使用してない4本のPD信号のうちの
1ピンを利用することができる。As the status signal (STATUS) output pin, an empty pin, for example, in the case of a JEIDA specification memory card, one pin out of four PD signals not used can be used.
【0031】次に、図4のフローチャートを参照して、
情報処理システアム30の電源投入時の動作を説明す
る。この電源投入時の動作は、BIOSROM32のイ
ニシャルプログラムによって制御される。Next, referring to the flowchart of FIG.
The operation of the information processing system 30 when the power is turned on will be described. The operation when the power is turned on is controlled by the initial program of the BIOSROM 32.
【0032】まず、電源スイッチSWがオンされるとシ
ステム30がパワーオンされ、BIOSROM32のイ
ニシャルプログラムがCPU31によって実行される。
CPU31は、I/Oコントロール回路35、電源制御
コントローラ33、3V/5V供給切り替え回路36を
通じて“0”レベルの制御信号CONTを破壊防止回路
37に与え、その破壊防止回路37をイネーブルにする
(ステップS11)。この結果、3V/5V切り替えバ
ッファ38は、破壊防止回路37によってディスエーブ
ルされる。First, when the power switch SW is turned on, the system 30 is powered on and the CPU 31 executes the initial program of the BIOSROM 32.
The CPU 31 supplies the control signal CONT of "0" level to the destruction prevention circuit 37 through the I / O control circuit 35, the power supply controller 33, and the 3V / 5V supply switching circuit 36, and enables the destruction prevention circuit 37 (step S11). As a result, the 3V / 5V switching buffer 38 is disabled by the destruction prevention circuit 37.
【0033】次いで、CPU31は、システムの初期化
シーケンスを実行して、各種ハードウェアやメモリの初
期設定を初め、増設記憶装置40の装着チェックを行う
(ステップS12)。増設記憶装置40の装着チェック
は、その増設記憶装置40がメモリカードの場合にはカ
ード検出信号を利用して行うことができる。このカード
検出信号は、カード内のグランド端子に接続されている
信号である。Next, the CPU 31 executes an initialization sequence of the system, starts initialization of various hardware and memory, and checks the mounting of the additional storage device 40 (step S12). The mounting check of the additional storage device 40 can be performed by using the card detection signal when the additional storage device 40 is a memory card. This card detection signal is a signal connected to the ground terminal in the card.
【0034】増設記憶装置40が装着されている時、C
PU31は、I/Oコントロール回路35のレジスタか
らステータスデータを読取り、そのステータスデータの
値に応じて増設記憶装置40の動作電源電圧が5Vであ
るか3.3V動作であるかを判別する(ステップS1
3、S14)。When the additional storage device 40 is installed, C
The PU 31 reads status data from the register of the I / O control circuit 35, and determines whether the operating power supply voltage of the additional storage device 40 is 5V or 3.3V operation according to the value of the status data (step S1
3, S14).
【0035】前述したように、5V動作の増設記憶装置
40が装着されている時には“1”のステータスデータ
がセットされ、3.3V動作の増設記憶装置40が装着
されている時には“0”のステータスデータがセットさ
れるので、CPU31は、読み取ったステータスデータ
が“1”の時は動作電源電圧を5Vと判定し、読み取っ
たステータスデータが“0”の時は動作電源電圧を3.
3Vと判定する。As described above, the status data of "1" is set when the additional storage device 40 of 5V operation is attached, and the status data of "0" is set when the additional storage device 40 of 3.3V operation is attached. Since the status data is set, the CPU 31 determines that the operating power supply voltage is 5V when the read status data is "1", and sets the operating power supply voltage to 3. when the read status data is "0".
It is determined to be 3V.
【0036】次いで、CPU31は、I/Oコントロー
ル回路35および電源制御コントローラ33を通じて3
V/5V供給切り替え回路36を制御し、3.3Vの電
源電圧および5Vの電源電圧の一方を選択させると共
に、破壊防止回路37をディスエーブルして3V/5V
切り替えバッファ38をイネーブルにする(ステップS
15,S16,S17)。Next, the CPU 31 controls the CPU 3 through the I / O control circuit 35 and the power supply controller 33.
The V / 5V supply switching circuit 36 is controlled to select either one of the 3.3V power supply voltage and the 5V power supply voltage, and the breakdown prevention circuit 37 is disabled to set the 3V / 5V power supply voltage.
Enable the switching buffer 38 (step S
15, S16, S17).
【0037】以上のように、この実施例においては、シ
ステム30本体に装着される増設記憶装置40の動作電
源電圧がシステム30本体によって3.3Vか5Vかが
検出され、その検出結果に応じて増設記憶装置40に供
給する電源電圧VCCが3.3Vおよび5Vの一方に切
り替えられる。As described above, in this embodiment, the system 30 main body detects whether the operating power supply voltage of the additional storage device 40 mounted on the system 30 main body is 3.3V or 5V, and depending on the detection result. The power supply voltage VCC supplied to the additional storage device 40 is switched to either 3.3V or 5V.
【0038】このため、例えば3.3V動作の増設記憶
装置40に対しては3.3Vの電源電圧を供給すること
ができ、また5V動作の増設記憶装置40に対しては5
Vの電源電圧を供給することができる。したがって、
3.3V動作の増設記憶装置と5V動作の増設記憶装置
の双方を利用することができる。Therefore, for example, a 3.3V power supply voltage can be supplied to the 3.3V operation additional storage device 40, and 5V can be supplied to the 5V operation additional storage device 40.
A power supply voltage of V can be supplied. Therefore,
It is possible to use both the 3.3V operation additional storage device and the 5V operation additional storage device.
【0039】また、増設記憶装置40の動作電源電圧が
検出されるまでの期間、3V/5V切り替えバッファに
よる信号出力が破壊防止回路37によって禁止されるの
で、電源電圧以外の他の信号によって増設記憶装置40
が破壊されるといった事態を防ぐ事もできる。Further, since the signal output by the 3V / 5V switching buffer is prohibited by the destruction prevention circuit 37 until the operating power supply voltage of the additional storage device 40 is detected, the additional storage is performed by a signal other than the power supply voltage. Device 40
It is possible to prevent the situation that the is destroyed.
【0040】特に、システム30がそのシステム内の全
ユニットが3.3V動作する次世代のシステム構成であ
る場合には、そのシステム30に従来の5V動作の装置
を装着して使用できるので、メモリカード、メモリボー
ド、モデムカードなど既存の各種メモリや周辺装置を次
世代システムで有効利用することが可能となる。In particular, when the system 30 has a next-generation system configuration in which all the units in the system operate at 3.3V, the conventional device of 5V operation can be attached to the system 30 and used. Various existing memories such as cards, memory boards, and modem cards and peripheral devices can be effectively used in the next-generation system.
【0041】なお、ここでは、メモリカードやメモリボ
ードから構成される増設記憶装置40についてだけ説明
したが、この発明は、システム本体に装着されてそのシ
ステム本体からの電源によって駆動される装置であるこ
とが肝要であるので、ICを含むカード状(またはボー
ド状)の装置であれば、記憶装置に限らず、例えばモデ
ムカードなどの各種周辺装置に対しても適用可能であ
る。Although only the additional storage device 40 composed of a memory card and a memory board has been described here, the present invention is a device mounted on the system body and driven by a power source from the system body. Therefore, any card-shaped (or board-shaped) device including an IC can be applied not only to the storage device but also to various peripheral devices such as a modem card.
【0042】また、システム30がそのシステム内の全
ユニットが3.3V動作する次世代のシステム構成であ
る場合には、電源回路が5Vの電源電圧を発生する必要
がなくなるので、3V/5V供給切り替え回路36の代
わりに3.3Vの電源電圧を5Vに昇圧させる昇圧回路
を設け、その昇圧回路をセレクト信号SELによって動
作制御することが好ましい。When the system 30 has a next-generation system configuration in which all the units in the system operate at 3.3V, the power supply circuit does not need to generate a power supply voltage of 5V, so that 3V / 5V is supplied. It is preferable to provide a booster circuit for boosting the 3.3V power supply voltage to 5V instead of the switching circuit 36, and control the operation of the booster circuit by the select signal SEL.
【0043】[0043]
【発明の効果】以上詳記したように、この発明によれ
ば、装着される増設記憶装置の動作電源電圧の種類に応
じてその増設記憶装置に供給する電源電圧の値を切り替
えられるようになり、動作電源電圧の異なる複数種の増
設記憶装置を利用することが可能となる。As described above in detail, according to the present invention, the value of the power supply voltage supplied to the additional storage device can be switched according to the type of the operating power supply voltage of the attached additional storage device. It is possible to use a plurality of types of additional storage devices having different operating power supply voltages.
【図1】この発明の一実施例に係る情報処理システムの
システム構成を示すブロック図。FIG. 1 is a block diagram showing a system configuration of an information processing system according to an embodiment of the present invention.
【図2】同実施例の情報処理システムにおいて使用され
る5V動作の増設記憶装置の動作電源電圧を識別するた
めの原理を説明するための図。FIG. 2 is a diagram for explaining a principle for identifying an operating power supply voltage of an additional storage device of 5V operation used in the information processing system of the embodiment.
【図3】同実施例の情報処理システムにおいて使用され
る3.35V動作の増設記憶装置の動作電源電圧を識別
するための原理を説明するための図。FIG. 3 is a diagram for explaining a principle for identifying an operating power supply voltage of an additional storage device operating at 3.35 V used in the information processing system of the embodiment.
【図4】同実施例の情報処理システムの電源投入時の動
作を説明するフローチャート。FIG. 4 is a flowchart for explaining the operation of the information processing system of the embodiment when the power is turned on.
【図5】従来の情報処理システムの構成を示すブロック
図。FIG. 5 is a block diagram showing a configuration of a conventional information processing system.
30…情報処理システム本体、31…CPU、32…B
IOSROM、33…電源制御コントローラ、34…メ
モリコントロール回路、35…I/Oコントロール回
路、36…3V/5V供給切り替え回路、37…破壊防
止回路、38…3V/5V切り替えバッファ。30 ... Information processing system main body, 31 ... CPU, 32 ... B
IOSROM, 33 ... Power supply controller, 34 ... Memory control circuit, 35 ... I / O control circuit, 36 ... 3V / 5V supply switching circuit, 37 ... Destruction prevention circuit, 38 ... 3V / 5V switching buffer.
Claims (4)
本体に装着されその情報処理装置本体から供給される電
源によって駆動される増設記憶装置とを有する情報処理
システムにおいて、 前記情報処理装置本体は、 その情報処理装置本体に装着された前記増設記憶装置の
動作電源電圧が、第1の電源電圧およびそれよりも値の
低い第2の電源電圧のどちらの電源電圧であるかを検出
する動作電源電圧検出手段と、 この動作電源電圧検出手段による検出結果に応じて前記
第1および第2の電源電圧の一方を選択し、その選択し
た電源電圧を前記増設記憶装置に供給する電源電圧切り
替え手段とを具備することを特徴とする情報処理システ
ム。1. An information processing system having an information processing apparatus main body and an additional storage device mounted on the information processing apparatus main body and driven by a power source supplied from the information processing apparatus main body, wherein the information processing apparatus main body is An operating power supply for detecting which of the first power supply voltage and the second power supply voltage having a lower value than the first power supply voltage the operating power supply voltage of the additional storage device mounted in the information processing device main body is. Voltage detection means, and power supply voltage switching means for selecting one of the first and second power supply voltages according to the detection result of the operating power supply voltage detection means and supplying the selected power supply voltage to the additional storage device. An information processing system comprising:
源電圧が供給され、その供給された電源電圧の値に対応
する電圧レベルを持つ各種信号を前記スロットを介して
前記増設記憶装置に出力するインターフェース回路と、 このインターフェース回路からの出力信号による前記増
設記憶装置の破壊が防止されるように、前記情報処理シ
ステムの電源が投入されてから前記動作電源電圧検出手
段によって前記増設記憶装置の動作電源電圧が検出され
るまでの期間、前記インターフェース回路の信号出力を
禁止する出力禁止手段とをさらに具備することを特徴と
する請求項1記載の情報処理システム。2. The information processing apparatus main body is provided with a connector to which the additional storage device is connected, and the first or second power supply voltage supplied from the power supply voltage switching means, and the value of the supplied power supply voltage. An interface circuit for outputting various signals having a voltage level corresponding to the above to the additional storage device via the slot, and the information processing so as to prevent destruction of the additional storage device by an output signal from the interface circuit. The system further comprises output prohibiting means for prohibiting signal output of the interface circuit during a period from when the power of the system is turned on to when the operating power supply voltage detecting means detects the operating power supply voltage of the additional storage device. The information processing system according to claim 1, which is characterized in that.
の種類に応じて接地または開放される出力端子を有し、 前記動作電源電圧検出手段は、前記出力端子の電位を検
出することによって前記増設記憶装置の動作電源電圧が
第1の電源電圧か第2の電源電圧かを検出することを特
徴とする請求項1記載の情報処理システム。3. The additional storage device has an output terminal that is grounded or opened according to the type of operating power supply voltage, and the operating power supply voltage detecting means detects the potential of the output terminal. The information processing system according to claim 1, wherein the operating power supply voltage of the additional storage device is detected as a first power supply voltage or a second power supply voltage.
本体に装着されその情報処理装置本体から供給される電
源によって駆動される周辺装置とを有する情報処理シス
テムにおいて、 前記情報処理装置本体は、 その情報処理装置本体に装着された前記周辺装置の動作
電源電圧が、第1の電源電圧およびそれよりも値の低い
第2の電源電圧のどちらの電源電圧であるかを検出する
動作電源電圧検出手段と、 この動作電源電圧検出手段による検出結果に応じて前記
第1および第2の電源電圧の一方を選択し、その選択し
た電源電圧を前記周辺装置に供給する電源電圧切り替え
手段とを具備することを特徴とする情報処理システム。4. An information processing system having an information processing apparatus main body and a peripheral device mounted on the information processing apparatus main body and driven by a power source supplied from the information processing apparatus main body, wherein the information processing apparatus main body is Operating power supply voltage detection for detecting whether the operating power supply voltage of the peripheral device mounted on the information processing device body is the first power supply voltage or the second power supply voltage having a lower value than the first power supply voltage. Means and a power supply voltage switching means for selecting one of the first and second power supply voltages according to the detection result of the operating power supply voltage detection means and supplying the selected power supply voltage to the peripheral device. An information processing system characterized by the above.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5189744A JPH0744280A (en) | 1993-07-30 | 1993-07-30 | Information processing system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5189744A JPH0744280A (en) | 1993-07-30 | 1993-07-30 | Information processing system |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0744280A true JPH0744280A (en) | 1995-02-14 |
Family
ID=16246456
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5189744A Pending JPH0744280A (en) | 1993-07-30 | 1993-07-30 | Information processing system |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0744280A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008037206A (en) * | 2006-08-03 | 2008-02-21 | Sumitomo Wiring Syst Ltd | Electronic control unit |
JP2009038831A (en) * | 2001-08-01 | 2009-02-19 | Sanyo Electric Co Ltd | Image signal processor |
-
1993
- 1993-07-30 JP JP5189744A patent/JPH0744280A/en active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009038831A (en) * | 2001-08-01 | 2009-02-19 | Sanyo Electric Co Ltd | Image signal processor |
JP2008037206A (en) * | 2006-08-03 | 2008-02-21 | Sumitomo Wiring Syst Ltd | Electronic control unit |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5764968A (en) | Clock supply permission/inhibition control system | |
US5878238A (en) | Technique for supporting semi-compliant PCI devices behind a PCI-to-PCI bridge | |
JP4115494B2 (en) | Automatic voltage detection when multiple voltages are applied | |
US7327612B2 (en) | Method and apparatus for providing the proper voltage to a memory | |
JP3519954B2 (en) | Chip enable signal generation circuit and memory device | |
US6327635B1 (en) | Add-on card with automatic bus power line selection circuit | |
US20020194486A1 (en) | Apparatus and method for maintaining secured access to relocated plug and play peripheral devices | |
CA2084133C (en) | Computer system with automatic adapter card setup | |
JP2008511921A (en) | High power efficiency memory and card | |
JPH0962584A (en) | Data processor | |
US6567868B1 (en) | Structure and method for automatically setting the CPU speed | |
US6256744B1 (en) | Personal computer component signal line isolation for an auxiliary powered component | |
JPH0744280A (en) | Information processing system | |
US6434653B1 (en) | Method and apparatus for disabling power-on in a system requiring add-in modules | |
US20060185006A1 (en) | Flash card capable of enabling or disabling CPRM function | |
US7278015B2 (en) | Methods and devices for DRAM initialization | |
KR100310098B1 (en) | Computer system having interface control function of internal and expansion vga card | |
KR100810795B1 (en) | Semiconductor integrated memory | |
US20100046110A1 (en) | Information processing apparatus and control method thereof | |
EP0439988A2 (en) | Computer monitoring of installed options | |
US7694120B2 (en) | Pin strap setting override system and method | |
KR100819298B1 (en) | System for detecting installed status for subsystem using ground signal | |
JP2592064B2 (en) | Control device for semiconductor memory cartridge | |
JP3405239B2 (en) | Initial value setting change device | |
JP2001075745A (en) | Information processor and adaptor for fitting semiconductor memory |