JPH0744247A - Constant voltage circuit - Google Patents
Constant voltage circuitInfo
- Publication number
- JPH0744247A JPH0744247A JP18569493A JP18569493A JPH0744247A JP H0744247 A JPH0744247 A JP H0744247A JP 18569493 A JP18569493 A JP 18569493A JP 18569493 A JP18569493 A JP 18569493A JP H0744247 A JPH0744247 A JP H0744247A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- output
- output voltage
- mos transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Control Of Electrical Variables (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、定電圧回路に関するも
ので、特に、集積回路形成後に出力電圧を調整可能に構
成した定電圧回路に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a constant voltage circuit, and more particularly to a constant voltage circuit constructed so that its output voltage can be adjusted after forming an integrated circuit.
【０００２】[0002]
【従来の技術】従来の定電圧回路の一例を図４に示す。
図において、１は基準電源で、ダイオードD1とPMOSトラ
ンジスタM1とNMOSトランジスタM2とからなる第１直列回
路T1と、ダイオードD2と抵抗R1とPMOSトランジスタM3と
NMOSトランジスタM4とからなる第２直列回路T2と、ダイ
オードD3と抵抗R2とNMOSトランジスタM5とからなる第３
直列回路T3の並列回路において、PMOSトランジスタM1，
M3のゲートとPMOSトランジスタM1のドレインを接続し、
NMOSトランジスタM2，M4及びNMOSトランジスタM5のゲー
トを接続した回路で、入力端子に印加される入力電源電
圧Vin を入力して、NMOSトランジスタM5のドレインに基
準電圧Vcを発生させる回路である。2. Description of the Related Art An example of a conventional constant voltage circuit is shown in FIG.
In the figure, reference numeral 1 is a reference power supply, a first series circuit T1 including a diode D1, a PMOS transistor M1 and an NMOS transistor M2, a diode D2, a resistor R1 and a PMOS transistor M3.
A second series circuit T2 composed of an NMOS transistor M4, a third series composed of a diode D3, a resistor R2 and an NMOS transistor M5.
In the parallel circuit of the series circuit T3, the PMOS transistor M1,
Connect the gate of M3 to the drain of PMOS transistor M1,
This is a circuit in which the gates of the NMOS transistors M2 and M4 and the NMOS transistor M5 are connected, and is a circuit that inputs the input power supply voltage Vin applied to the input terminal and generates the reference voltage Vc at the drain of the NMOS transistor M5.
【０００３】M1〜M5で表されるトランジスタのサイズ、
特性は同じに構成されている。ダイオードD2のアノード
面積はダイオードD1のアノード面積のｎ倍、抵抗R2は抵
抗R1のｘ倍に設定されている。ダイオードD1，D2，D3の
電圧降下を VBE1 ， VBE2 ，VBE3 とすると、I1=I2=I3=
Iであるので、 VBE1 =VBE2+I2・R1となる。ダイオード
のI-V 特性は、次式で表される。The size of the transistor represented by M1 to M5,
The characteristics are configured the same. The anode area of the diode D2 is set to n times the anode area of the diode D1, and the resistance R2 is set to x times the resistance R1. If the voltage drop across the diodes D1, D2, D3 is V BE1 , V BE2 , V BE3 , I 1 = I 2 = I 3 =
Since I, V BE1 = V BE2 + I 2 · R1. The IV characteristic of the diode is expressed by the following equation.
【０００４】[0004]
【数１】 [Equation 1]
【０００５】ここで、k はボルツマン定数、T は絶対温
度、q は電荷量、Isは逆飽和電流である。上式より、電
流I は次のようになる。Here, k is the Boltzmann constant, T is the absolute temperature, q is the charge amount, and Is is the reverse saturation current. From the above equation, the current I is as follows.
【０００６】[0006]
【数２】 [Equation 2]
【０００７】従って、次式で表される基準電圧VcがNMOS
トランジスタM5のドレインに発生することになる。Therefore, the reference voltage Vc represented by the following equation is NMOS
It will occur at the drain of transistor M5.
【０００８】[0008]
【数３】 [Equation 3]
【０００９】２は出力端子への出力電流を制御する出力
電流制御回路で、本実施例では、コレクタを入力端子に
接続し、エミッタを出力端子に接続し、ベースを後述す
る増幅器C1の出力に接続した NPNトランジスタN1で構成
されている。An output current control circuit 2 controls the output current to the output terminal. In this embodiment, the collector is connected to the input terminal, the emitter is connected to the output terminal, and the base is connected to the output of the amplifier C1 described later. It consists of a connected NPN transistor N1.
【００１０】３は出力端子に得られる出力電圧Voutに応
じた検知電圧を出力する出力電圧検知回路で、本実施例
では、抵抗R3，R4の直列回路で構成され、その分圧点か
ら出力電圧Voutに比例した検知電圧Vrを出力する回路で
ある。Reference numeral 3 denotes an output voltage detection circuit for outputting a detection voltage corresponding to the output voltage Vout obtained at the output terminal. In this embodiment, the output voltage detection circuit is composed of a series circuit of resistors R3 and R4, and the output voltage is detected from the voltage dividing point. This is a circuit that outputs a detection voltage Vr that is proportional to Vout.
【００１１】C1は増幅器で、入力電源電圧Vin を電源と
し、非反転入力端子に印加される基準電圧Vcと、反転入
力端子に印加される検知電圧Vrを比較して、基準電圧Vc
の方が高い場合、出力端子に出力電流を供給して出力電
圧を安定化するために、出力電流制御回路である NPNト
ランジスタN1をオンさせる回路である。また、増幅器C1
では、反転入力端子電位Vpと非反転入力端子電位Vnが等
しくなるように増幅器C1の出力が変化する。従って、出
力電圧 Vout は、次式のように決定される。C1 is an amplifier, which uses the input power supply voltage Vin as a power supply, compares the reference voltage Vc applied to the non-inverting input terminal with the detection voltage Vr applied to the inverting input terminal, and compares the reference voltage Vc.
When is higher, it is a circuit that turns on the NPN transistor N1 that is the output current control circuit to supply the output current to the output terminal and stabilize the output voltage. Also, the amplifier C1
Then, the output of the amplifier C1 changes so that the inverting input terminal potential Vp and the non-inverting input terminal potential Vn become equal. Therefore, the output voltage Vout is determined by the following equation.
【００１２】[0012]
【数４】 [Equation 4]
【００１３】[0013]
【発明が解決しようとする課題】上記のような従来の定
電圧回路の構成では、集積回路形成後に素子の特性を変
えることができないので、出力電圧の調整を行うことは
できなかった。In the structure of the conventional constant voltage circuit as described above, the output voltage cannot be adjusted because the characteristics of the element cannot be changed after the integrated circuit is formed.
【００１４】本発明は、上記問題点に鑑みなされたもの
で、その目的とするところは、集積回路形成後に素子の
特性を変えることにより出力電圧の調整を行うことがで
きる定電圧回路を提供することにある。The present invention has been made in view of the above problems, and an object thereof is to provide a constant voltage circuit capable of adjusting the output voltage by changing the characteristics of the element after the integrated circuit is formed. Especially.
【００１５】[0015]
【課題を解決するための手段】上記課題を解決するた
め、請求項１記載の定電圧回路は、第１ダイオード（ダ
イオードD1）と第１導電型の第１ MOSトランジスタ（PM
OSトランジスタM1）と第２導電型の第２ MOSトランジス
タ（NMOSトランジスタM2）とからなる第１直列回路T1
と、第２ダイオード（ダイオードD2）と第１抵抗（抵抗
R1）と第１導電型の第３ MOSトランジスタ（PMOSトラン
ジスタM3）と第２導電型の第４ MOSトランジスタ（NMOS
トランジスタM4）とからなる第２直列回路T2と、第３ダ
イオード（ダイオードD3）と第２抵抗（抵抗R2）と第２
導電型の第５ MOSトランジスタ（NMOSトランジスタM5）
とからなる第３直列回路T3との並列回路を具備し、前記
第１ MOSトランジスタ（PMOSトランジスタM1）及び前記
第３ MOSトランジスタ（PMOSトランジスタM3）のゲート
と前記第１ MOSトランジスタ（PMOSトランジスタM1）の
ドレインを接続し、前記第２ MOSトランジスタ（NMOSト
ランジスタM2）及び前記第４ MOSトランジスタ（NMOSト
ランジスタM4）及び前記第５ MOSトランジスタ（NMOSト
ランジスタM5）のゲートを接続し、入力端子に印加され
た入力電源電圧Vin を入力して前記第５ MOSトランジス
タ（NMOSトランジスタM5）のドレインに基準電圧Vcを発
生させる基準電源１と、出力端子への出力電流を制御す
る出力電流制御回路２と、前記出力端子に得られる出力
電圧Voutを検知して前記出力電圧Voutに応じた検知電圧
Vrを出力する出力電圧検知回路３と、前記基準電源１か
ら非反転入力端子に印加される前記基準電圧Vcと、前記
出力電圧検知回路３から反転入力端子に印加される前記
検知電圧Vrを比較して、前記出力端子に得られる前記出
力電圧Voutが安定化するように前記出力電流制御回路２
を駆動する増幅器C1を有して成る定電圧回路において、
前記第５ MOSトランジスタ（NMOSトランジスタM5）の代
わりに不揮発性メモリE1を用いて、前記出力電圧Voutを
調整可能に構成したことを特徴とするものである。In order to solve the above-mentioned problems, a constant voltage circuit according to claim 1 has a first diode (diode D1) and a first conductivity type first MOS transistor (PM.
A first series circuit T1 including an OS transistor M1) and a second conductivity type second MOS transistor (NMOS transistor M2)
And the second diode (diode D2) and the first resistor (resistor
R1), the third MOS transistor of the first conductivity type (PMOS transistor M3), and the fourth MOS transistor of the second conductivity type (NMOS)
A second series circuit T2 composed of a transistor M4), a third diode (diode D3), a second resistor (resistor R2) and a second
Conductive type fifth MOS transistor (NMOS transistor M5)
And a gate of the first MOS transistor (PMOS transistor M1) and the third MOS transistor (PMOS transistor M3), and the first MOS transistor (PMOS transistor M1). Applied to the input terminal of the second MOS transistor (NMOS transistor M2), the fourth MOS transistor (NMOS transistor M4) and the fifth MOS transistor (NMOS transistor M5). A reference power supply 1 for inputting an input power supply voltage Vin to generate a reference voltage Vc at the drain of the fifth MOS transistor (NMOS transistor M5), an output current control circuit 2 for controlling an output current to an output terminal, and the output Detects the output voltage Vout obtained at the terminal and detects it according to the output voltage Vout
The output voltage detection circuit 3 that outputs Vr, the reference voltage Vc applied from the reference power supply 1 to the non-inverting input terminal, and the detection voltage Vr applied from the output voltage detection circuit 3 to the inverting input terminal are compared. Then, the output current control circuit 2 is provided so that the output voltage Vout obtained at the output terminal is stabilized.
In a constant voltage circuit comprising an amplifier C1 driving
A non-volatile memory E1 is used in place of the fifth MOS transistor (NMOS transistor M5) to adjust the output voltage Vout.
【００１６】また、請求項２記載の定電圧回路は、請求
項１記載の定電圧回路で、前記出力電圧Voutと外部基準
電圧Vrefとを比較して、前記不揮発性メモリE1のゲート
に蓄積される電荷量を変化させて前記出力電圧Voutを調
整する特性調整回路４を具備したことを特徴とするもの
である。A constant voltage circuit according to a second aspect of the present invention is the constant voltage circuit according to the first aspect, wherein the output voltage Vout is compared with an external reference voltage Vref and stored in the gate of the nonvolatile memory E1. The characteristic adjusting circuit 4 is provided for adjusting the output voltage Vout by changing the amount of electric charge.
【００１７】[0017]
【作用】基準電源１に組み込んだ不揮発性メモリE1のゲ
ートに蓄積される電荷量を、特性調整回路４によって変
化させ、不揮発性メモリE1のしきい値電圧を変化させる
ことにより、集積回路形成後に出力電圧を調整すること
ができる。図１に示す回路では、電流I によって出力電
圧は変化し、不揮発性メモリE1のしきい値電圧を低くす
れば、電流I3が大きくなり、非反転入力端子電位Vpが小
さくなるので、出力電圧Voutは小さくなる。逆に、しき
い値電圧を高くすれば、出力電圧Voutは高くなる。After the integrated circuit is formed, the characteristic adjustment circuit 4 changes the amount of charge accumulated in the gate of the nonvolatile memory E1 incorporated in the reference power source 1 to change the threshold voltage of the nonvolatile memory E1. The output voltage can be adjusted. In the circuit shown in FIG. 1, the output voltage by the current I changes, if lowering the threshold voltage of the nonvolatile memory E1, the current I 3 increases, since the non-inverting input terminal potential Vp decreases, the output voltage Vout becomes smaller. Conversely, if the threshold voltage is increased, the output voltage Vout will be increased.
【００１８】[0018]
【実施例】図１に本発明の一実施例を示す。図１に示す
実施例は、図２に示した従来の定電圧回路のNMOSトラン
ジスタM5を、不揮発性メモリE1で置き換えた回路であ
る。従来例と同等構成については、同符号を付すことと
し詳細な説明を省略する。図において、１は入力電源電
圧Vin を入力してNMOSトランジスタM5のドレインに基準
電圧Vcを出力する基準電源、２は入力端子と出力端子間
に挿入された出力電流制御回路で、出力端子への出力電
流供給を制御する回路である。３は出力電圧検知回路
で、出力電圧Voutに応じた検知電圧Vrを出力する回路で
ある。C1は増幅器で、規準電圧Vcと検知電圧Vrを比較
し、出力電流制御回路である NPNトランジスタN1を駆動
して、出力電圧を安定化させる回路である。FIG. 1 shows an embodiment of the present invention. The embodiment shown in FIG. 1 is a circuit in which the NMOS transistor M5 of the conventional constant voltage circuit shown in FIG. 2 is replaced with a non-volatile memory E1. The same components as those of the conventional example will be denoted by the same reference numerals and detailed description thereof will be omitted. In the figure, reference numeral 1 is a reference power supply for inputting an input power supply voltage Vin and outputting a reference voltage Vc to the drain of an NMOS transistor M5. Reference numeral 2 is an output current control circuit inserted between the input terminal and the output terminal. It is a circuit that controls the output current supply. An output voltage detection circuit 3 is a circuit that outputs a detection voltage Vr according to the output voltage Vout. C1 is an amplifier that compares the reference voltage Vc with the detection voltage Vr and drives the NPN transistor N1 that is the output current control circuit to stabilize the output voltage.
【００１９】上記のように構成された本発明の定電圧回
路では、式１〜式３に示したように、出力電圧Voutは電
流I によって変化することがわかる。そこで、規準電圧
Vc及び検知電圧Vrを検出できるように、集積回路の外部
に、増幅器C1の非反転入力端子及び反転入力端子等を引
き出しておき、集積回路の外部から電圧を印加して、不
揮発性メモリE1のゲートに蓄積された電荷量を変化さ
せ、不揮発性メモリE1のしきい値電圧及び電流I を変化
させることにより、出力電圧Voutを集積回路の外部から
調整することができる。In the constant voltage circuit of the present invention constructed as described above, it can be seen that the output voltage Vout changes depending on the current I, as shown in Expressions 1 to 3. Therefore, the reference voltage
In order to detect Vc and the detection voltage Vr, the non-inverting input terminal and the inverting input terminal of the amplifier C1 are pulled out to the outside of the integrated circuit, and the voltage is applied from the outside of the integrated circuit to the nonvolatile memory E1. The output voltage Vout can be adjusted from the outside of the integrated circuit by changing the amount of charge accumulated in the gate and changing the threshold voltage and the current I 2 of the nonvolatile memory E1.
【００２０】図２に示す回路は、不揮発性メモリE1の特
性調整回路４の一例を示した回路図である。図におい
て、増幅器C2の高電位側電源端子には、電圧源V1が、電
圧源V1の高電位側が増幅器C2の高電位側電源端子側とな
るように接続されている。一方、増幅器C2の低電位側電
源端子には、電圧源V2が、電圧源V2の低電位側が増幅器
C2の低電位側電源端子側となるように接続されている。
このように、本実施例では、不揮発性メモリE1への書き
込みが可能なように、電圧源V1，V2を設け、増幅器C2の
電源電圧を定電圧回路の入力電圧より高くしている。増
幅器C2の反転入力端子と GND間には、外部規準電圧Vref
を発生させる外部規準電源が接続されている。外部規準
電圧Vrefは目標とする出力電圧値である。The circuit shown in FIG. 2 is a circuit diagram showing an example of the characteristic adjusting circuit 4 of the nonvolatile memory E1. In the figure, the voltage source V1 is connected to the high-potential power supply terminal of the amplifier C2 such that the high-potential side of the voltage source V1 is the high-potential power supply terminal side of the amplifier C2. On the other hand, the voltage source V2 is connected to the low potential side power supply terminal of the amplifier C2, and the low potential side of the voltage source V2 is
It is connected so that it is on the low-potential side power supply terminal side of C2.
As described above, in this embodiment, the voltage sources V1 and V2 are provided so that the nonvolatile memory E1 can be written, and the power supply voltage of the amplifier C2 is set higher than the input voltage of the constant voltage circuit. An external reference voltage Vref is applied between the inverting input terminal of amplifier C2 and GND.
An external reference power source that generates is connected. The external reference voltage Vref is a target output voltage value.
【００２１】上記のように構成した特性調整回路を用い
て、定電圧回路の出力電圧Voutを調整するためには、電
圧源V1の低電位側を定電圧回路の入力端子に接続し、電
圧源V2の高電位側を定電圧回路の GND端子に接続し、増
幅器C2の非反転入力端子を定電圧回路の出力端子に接続
し、増幅器C2の出力を後述する不揮発性メモリE1の書き
込み端子に接続すればよい。このように接続するだけ
で、増幅器C2は、出力電圧 Vout と外部規準電圧Vrefと
を比較し、出力電圧 Vout が外部規準電圧Vrefより小さ
ければ、その書き込み電圧Vwを高電位とし、不揮発性メ
モリE1のゲートに電子を注入して出力電圧を高くするよ
うに働き、逆に、出力電圧 Vout が大きければ、書き込
み電圧Vwを低電位とし、不揮発性メモリE1のゲートから
電子を引き出して出力電圧を低くするように働く。特性
調整回路は、増幅器C2の５端子を集積回路外部に引き出
して集積回路に内蔵させてもよい。この場合、調整時の
み集積回路外部で定電圧回路と接続して調整を行う。In order to adjust the output voltage Vout of the constant voltage circuit using the characteristic adjusting circuit configured as described above, the low potential side of the voltage source V1 is connected to the input terminal of the constant voltage circuit, The high potential side of V2 is connected to the GND terminal of the constant voltage circuit, the non-inverting input terminal of the amplifier C2 is connected to the output terminal of the constant voltage circuit, and the output of the amplifier C2 is connected to the write terminal of the nonvolatile memory E1 described later. do it. By simply connecting in this manner, the amplifier C2 compares the output voltage Vout with the external reference voltage Vref. If the output voltage Vout is smaller than the external reference voltage Vref, the write voltage Vw is set to a high potential, and the nonvolatile memory E1 It works by injecting electrons into the gate of to increase the output voltage. Conversely, if the output voltage Vout is large, the write voltage Vw is set to a low potential, and electrons are extracted from the gate of the nonvolatile memory E1 to reduce the output voltage. Work to do. The characteristic adjusting circuit may be built in the integrated circuit by drawing out the five terminals of the amplifier C2 to the outside of the integrated circuit. In this case, adjustment is performed by connecting to a constant voltage circuit outside the integrated circuit only during adjustment.
【００２２】図３に不揮発性メモリE1の一実施例を示
す。ゲートG1、フローティングゲートG2を絶縁膜S1等で
囲まれた分離領域まで引き延ばす。引き延ばしたG3，G4
の直下にｎ+ 不純物領域を形成しｎ+ 不純物領域を特性
調整回路の出力端子に接続する。このような構成にする
ことにより不揮発性メモリE1を動作させながら書き込み
が可能となる。書き込み電圧Vwが高電位時には、G4を介
してG2に電子が注入され、しきい値電圧が高くなり出力
電圧が高くなる。逆の場合には、G2から電子が放出さ
れ、しきい値電圧が低くなり出力電圧が低下する。FIG. 3 shows an embodiment of the non-volatile memory E1. The gate G1 and the floating gate G2 are extended to the isolation region surrounded by the insulating film S1 and the like. Stretched G3, G4
An n + impurity region is formed immediately below the n + impurity region and the n + impurity region is connected to the output terminal of the characteristic adjusting circuit. With such a configuration, writing can be performed while operating the nonvolatile memory E1. When the write voltage Vw is at a high potential, electrons are injected into G2 via G4, the threshold voltage increases and the output voltage increases. In the opposite case, electrons are emitted from G2, the threshold voltage is lowered, and the output voltage is lowered.
【００２３】[0023]
【発明の効果】以上のように、本発明により、集積回路
形成後に定電圧回路の出力電圧を調整することができる
ようになる。As described above, according to the present invention, the output voltage of the constant voltage circuit can be adjusted after the integrated circuit is formed.
【図１】本発明に係る定電圧回路の一実施例を示す回路
図である。FIG. 1 is a circuit diagram showing an embodiment of a constant voltage circuit according to the present invention.
【図２】本発明に係る定電圧回路の調整回路の回路図で
ある。FIG. 2 is a circuit diagram of an adjusting circuit of a constant voltage circuit according to the present invention.
【図３】本発明に係る定電圧回路の不揮発性メモリの一
実施例を示す断面図である。FIG. 3 is a cross-sectional view showing one embodiment of a non-volatile memory of a constant voltage circuit according to the present invention.
【図４】従来の定電圧回路を示す回路図である。FIG. 4 is a circuit diagram showing a conventional constant voltage circuit.
M1，M3 PMOSトランジスタ M2，M4，M5 NMOSトランジスタ D1，D2，D3 ダイオード R1，R2，R3，R4 抵抗 VBE1 ， VBE2 ， VBE 電圧降下 I1， I2 ，I3， I 電流 Vn 反転入力端子電位 Vp 非反転入力端子電位 VOUT 出力電流 E1 不揮発性メモリ C1，C2 増幅器 V1，V2 電圧 Vref 目標電圧 Vw 書き込み電圧 G1，G3 ゲート G2，G4 フローティングゲート S1 絶縁膜 １ 規準電源 ２ 出力電流制御回路 ３ 出力電圧検知回路 ４ 特性調整回路M1, M3 PMOS transistor M2, M4, M5 NMOS transistor D1, D2, D3 Diode R1, R2, R3, R4 Resistance V BE1 , V BE2 , V BE Voltage drop I 1 , I 2 , I 3 , I current V n Inversion input terminal potential V p the non-inverting input terminal potential V OUT output current E1 nonvolatile memory C1, C2 amplifier V 1, V 2 voltage Vref target voltage Vw write voltage G1, G3 gate G2, G4 floating gates S1 insulating film 1 reference power supply 2 Output current control circuit 3 Output voltage detection circuit 4 Characteristic adjustment circuit
───────────────────────────────────────────────────── フロントページの続き (72)発明者 木寺 和憲 大阪府門真市大字門真1048番地松下電工株 式会社内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Kazunori Kidera 1048 Kadoma, Kadoma City, Osaka Prefecture Matsushita Electric Works Co., Ltd.
Claims (2)
トランジスタと第２導電型の第２ MOSトランジスタとか
らなる第１直列回路と、第２ダイオードと第１抵抗と第
１導電型の第３ MOSトランジスタと第２導電型の第４ M
OSトランジスタとからなる第２直列回路と、第３ダイオ
ードと第２抵抗と第２導電型の第５ MOSトランジスタと
からなる第３直列回路との並列回路を具備し、前記第１
MOSトランジスタ及び前記第３ MOSトランジスタのゲー
トと前記第１ MOSトランジスタのドレインを接続し、前
記第２ MOSトランジスタ及び前記第４ MOSトランジスタ
及び前記第５ MOSトランジスタのゲートを接続し、入力
端子に印加された入力電源電圧を入力して前記第５ MOS
トランジスタのドレインに基準電圧を発生させる基準電
源と、出力端子への出力電流を制御する出力電流制御回
路と、前記出力端子に得られる出力電圧を検知して前記
出力電圧に応じた検知電圧を出力する出力電圧検知回路
と、前記基準電源から非反転入力端子に印加される前記
基準電圧と、前記出力電圧検知回路から反転入力端子に
印加される前記検知電圧を比較して、前記出力端子に得
られる前記出力電圧が安定化するように前記出力電流制
御回路を駆動する増幅器を有して成る定電圧回路におい
て、前記第５ MOSトランジスタの代わりに不揮発性メモ
リを用いて、前記出力電圧を調整可能に構成したことを
特徴とする定電圧回路。1. A first diode and a first MOS of a first conductivity type.
A first series circuit including a transistor and a second conductivity type second MOS transistor, a second diode, a first resistor, a first conductivity type third MOS transistor, and a second conductivity type fourth M
A parallel circuit including a second series circuit including an OS transistor and a third series circuit including a third diode, a second resistor, and a fifth MOS transistor of the second conductivity type;
The gates of the MOS transistor and the third MOS transistor are connected to the drain of the first MOS transistor, and the gates of the second MOS transistor, the fourth MOS transistor and the fifth MOS transistor are connected, and are applied to the input terminal. Input the input power supply voltage to the 5th MOS
A reference power source that generates a reference voltage at the drain of the transistor, an output current control circuit that controls the output current to the output terminal, an output voltage obtained at the output terminal, and a detection voltage corresponding to the output voltage is output. Output voltage detection circuit, the reference voltage applied to the non-inverting input terminal from the reference power supply, and the detection voltage applied to the inverting input terminal from the output voltage detection circuit are compared to obtain the output voltage. In a constant voltage circuit comprising an amplifier driving the output current control circuit so that the output voltage is stabilized, the output voltage can be adjusted by using a non-volatile memory instead of the fifth MOS transistor. A constant voltage circuit characterized in that
て、前記不揮発性メモリのゲートに蓄積される電荷量を
変化させて前記出力電圧を調整する特性調整回路を具備
したことを特徴とする請求項１記載の定電圧回路。2. A characteristic adjusting circuit for adjusting the output voltage by comparing the output voltage with an external reference voltage to change the amount of charge accumulated in the gate of the non-volatile memory. The constant voltage circuit according to claim 1.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18569493A JPH0744247A (en) | 1993-07-28 | 1993-07-28 | Constant voltage circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18569493A JPH0744247A (en) | 1993-07-28 | 1993-07-28 | Constant voltage circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0744247A true JPH0744247A (en) | 1995-02-14 |
Family
ID=16175234
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18569493A Withdrawn JPH0744247A (en) | 1993-07-28 | 1993-07-28 | Constant voltage circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0744247A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100778768B1 (en) * | 2005-05-16 | 2007-11-27 | 샤프 가부시키가이샤 | Stabilized dc power supply circuit |
| CN104252192A (en) * | 2013-06-28 | 2014-12-31 | 索尼公司 | Voltage detector, electronic device, and control method of voltage detector |
-
1993
- 1993-07-28 JP JP18569493A patent/JPH0744247A/en not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100778768B1 (en) * | 2005-05-16 | 2007-11-27 | 샤프 가부시키가이샤 | Stabilized dc power supply circuit |
| CN104252192A (en) * | 2013-06-28 | 2014-12-31 | 索尼公司 | Voltage detector, electronic device, and control method of voltage detector |
| CN104252192B (en) * | 2013-06-28 | 2017-10-24 | 索尼公司 | The control mode of voltage detector, electronic equipment and voltage detector |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3095809B2 (en) | Reference generator | |
| US5898335A (en) | High voltage generator circuit | |
| JP4287678B2 (en) | Internal power circuit | |
| US6005378A (en) | Compact low dropout voltage regulator using enhancement and depletion mode MOS transistors | |
| US7737675B2 (en) | Reference current generator adjustable by a variable current source | |
| EP0573240A2 (en) | Reference voltage generator | |
| JP3360025B2 (en) | Constant voltage circuit | |
| JP2005025596A (en) | Semiconductor device | |
| US20210325261A1 (en) | Temperature sensor and memory device having same | |
| JP2005063026A (en) | Reference voltage generation circuit | |
| JP4023991B2 (en) | Reference voltage generation circuit and power supply device | |
| JP2002108465A (en) | Temperature detection circuit, heating protection circuit and various electronic equipment including these circuits | |
| JP2006133916A (en) | Reference voltage circuit | |
| JPH0744247A (en) | Constant voltage circuit | |
| JP2002074967A (en) | Step-down power-supply circuit | |
| JP3476419B2 (en) | Semiconductor circuit | |
| WO2022110734A1 (en) | Voltage generation module and power supply management chip | |
| TW202314446A (en) | Voltage generating circuit and semiconductor device | |
| JP3118929B2 (en) | Constant voltage circuit | |
| US6377114B1 (en) | Resistor independent current generator with moderately positive temperature coefficient and method | |
| JP2651246B2 (en) | CMOS input buffer circuit | |
| JPH09186294A (en) | Voltage generating circuit and semiconductor device | |
| JP4249599B2 (en) | Reference voltage circuit | |
| JP3481896B2 (en) | Constant voltage circuit | |
| JP4620522B2 (en) | Semiconductor circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20001003 |