JPH0744240B2 - How to connect the motherboard and chip carrier - Google Patents

How to connect the motherboard and chip carrier

Info

Publication number
JPH0744240B2
JPH0744240B2 JP2334640A JP33464090A JPH0744240B2 JP H0744240 B2 JPH0744240 B2 JP H0744240B2 JP 2334640 A JP2334640 A JP 2334640A JP 33464090 A JP33464090 A JP 33464090A JP H0744240 B2 JPH0744240 B2 JP H0744240B2
Authority
JP
Japan
Prior art keywords
chip carrier
pin
closing member
hole
mother board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2334640A
Other languages
Japanese (ja)
Other versions
JPH04206650A (en
Inventor
博 仲川
進 高田
暁 小林
雅弘 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Junkosha Co Ltd
Original Assignee
Junkosha Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Junkosha Co Ltd filed Critical Junkosha Co Ltd
Priority to JP2334640A priority Critical patent/JPH0744240B2/en
Publication of JPH04206650A publication Critical patent/JPH04206650A/en
Publication of JPH0744240B2 publication Critical patent/JPH0744240B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、マザーボードとチップキャリアの接続方法に
関する。
TECHNICAL FIELD The present invention relates to a method of connecting a mother board and a chip carrier.

〔従来の技術〕[Conventional technology]

近年、例えば、液体ヘリウムあるいは液体窒素等を用い
て極低温環境下を作り、この極低温環境下で、能動素子
としてのジョセフソン素子を用いて構成される超電導回
路は、高速コンピュータとしてのジョセフソン・コンピ
ュータに応用されるものとして期待されている。
In recent years, for example, liquid helium or liquid nitrogen has been used to create a cryogenic environment, and in this cryogenic environment, a superconducting circuit configured by using a Josephson element as an active element is a Josephson high-speed computer. -It is expected to be applied to computers.

従来、このような超電導回路を構成する際には、第9図
に示すように、ジョセフソン素子のようなチップ90を搭
載、支持するチップキャリア91に、例えばインピーダン
スが50Ωになるように設定された多数のマイクロストリ
ップライン92を配置し、このマイクロストリップライン
92とチップ90の所定端子とをワイヤボンディングにより
接続し、このように構成されたチップキャリア91のマイ
クロストリップライン92の端部には、角ランド93を予め
決められた所定位置に配設して構成している。そして、
この角ランド93に接触するソケット接触子を介して超電
導回路が、ソケットに接続されている。
Conventionally, when constructing such a superconducting circuit, as shown in FIG. 9, a chip carrier 91 for mounting and supporting a chip 90 such as a Josephson element is set to have an impedance of, for example, 50Ω. A large number of microstrip lines 92 are arranged and this microstrip line is
92 and a predetermined terminal of the chip 90 are connected by wire bonding, and at the end of the microstrip line 92 of the chip carrier 91 thus configured, a square land 93 is arranged at a predetermined position. I am configuring. And
The superconducting circuit is connected to the socket via the socket contactor that contacts the corner land 93.

しかし、この接続方法では、角ランド93と接続するソケ
ット部分の電圧定在波比(Voltage Standing Wave Rati
o,以下、単にV.S.W.R.と称す)があまりに大きく、次の
ようなことが考えられた。すなわち、第10図に示すよう
に、断面図で壁面が平行となるようなスルホール100が
形成され、このスルホール100に対応して設けられたマ
ザーボードの接続用ピンをスルホールに挿入して、チッ
プキャリアとマザーボードとの接続を行い、V.S.W.R.を
小さくすることが考えられた。
However, with this connection method, the voltage standing wave ratio (Voltage Standing Wave Rati
o, hereinafter simply referred to as VSWR) was too large, and the following was considered. That is, as shown in FIG. 10, a through hole 100 is formed so that the wall surfaces thereof are parallel in a cross-sectional view, and a connecting pin of a motherboard provided corresponding to this through hole 100 is inserted into the through hole to make a chip carrier. It was thought to reduce the VSWR by connecting the and the motherboard.

〔発明が解決しようとする課題〕[Problems to be Solved by the Invention]

しかし、第10図に示すような従来のスルーホール100で
は、マザーボードの接続用ピンが、例えば100本のよう
に多ピン化した場合、マザーボードの接続用ピンの位置
を誤差なく、正確に位置決めして製造することは極めて
困難であり、その結果、チップキャリアのスルーホール
にマザーボードのピンを完全に挿入してこれらのコネク
ティングすなわち接続を達成しようとしても、チップキ
ャリアとマザーボードとの100パーセントのコネクティ
ングを達成することは困難であった。
However, in the conventional through hole 100 as shown in FIG. 10, when the number of connecting pins on the motherboard is increased to 100, for example, the positions of the connecting pins on the motherboard are accurately positioned without error. It is extremely difficult to manufacture, and as a result, even if you try to completely insert the pins of the motherboard into the through holes of the chip carrier to achieve these connecting or connecting, you can get 100% connecting between the chip carrier and the motherboard. It was difficult to achieve.

さらに、チップからマザーボードに至るまでのコネクテ
ィング方式では、チップからマザーボードに至るまでの
コネクティング部すなわち接続部が多くなり、しかも接
続部の接続形式が面接触型でなく、点接触型であるため
に、接続部におけるV.S.W.R.が大きくなり、インピーダ
ンスの良好なマッチングを計ることが困難であった。
Furthermore, in the connecting method from the chip to the motherboard, there are many connecting parts, that is, the connecting parts from the chip to the motherboard, and moreover, the connection type of the connecting part is not the surface contact type, but the point contact type, VSWR at the connection became large, making it difficult to achieve good impedance matching.

また、特開昭62−286260号に開示されているようにマザ
ーボードのピンとチップキャリアの接続用孔とを溶融半
田によって接続する方法では、良好な面接触が得られる
ものの、作業性が著しく悪かった。
Further, as disclosed in JP-A-62-286260, in the method of connecting the pins of the mother board and the connection holes of the chip carrier by the molten solder, good surface contact can be obtained, but the workability is remarkably poor. .

〔課題を解決するための手段〕[Means for Solving the Problems]

本発明の請求項1の要旨は、(イ)錐形をなす多数の接
続用ピンを備えたマザーボードと、(ロ)チップと、多
数の接続用孔と、チップから接続用孔まで伸びるマイク
ロストリップラインと、マイクロストリップラインの端
部に接続され上記接続用孔の開口端部を覆って固定され
た塑性変形可能な導電性材料からなる閉塞部材とを備え
たチップキャリアと、を用意し、上記閉塞部材を上記接
続用ピンで突き刺して塑性変形させることによりこの接
続用ピンと閉塞部材を面接触させることを特徴とするマ
ザーボードとチップキャリアの接続方法にある。
The subject matter of claim 1 of the present invention is (a) a mother board having a large number of conical connecting pins, (b) a chip, a large number of connecting holes, and a microstrip extending from the chips to the connecting holes. A line, and a chip carrier provided with a closing member made of a plastically deformable conductive material that is connected to the end of the microstrip line and is fixed to cover the opening end of the connection hole, and There is provided a method of connecting a mother board and a chip carrier, wherein the connecting pin and the closing member are brought into surface contact with each other by piercing the closing member with the connecting pin and plastically deforming the connecting pin.

請求項2では、上記接続用ピンは円錐をなし、上記接続
孔の開口端部の内周はテーパをなしていることを特徴と
する。
According to a second aspect of the present invention, the connecting pin has a conical shape, and the inner periphery of the opening end of the connecting hole has a taper shape.

〔作用〕[Action]

請求項1では、チップキャリアの閉塞部材をマザーボー
ドの接続用ピンで突き刺すことにより、閉塞部材が塑性
変形を起こし、その結果接続用ピンの錐面と閉塞部材が
面接触状態になるので、マザーボードとチップキャリア
との良好な接続が達成される。しかも、このような接続
が接続用ピンを閉塞部材に突き刺すだけで得られるので
接続のための作業性を向上させることができる。
According to the first aspect of the present invention, the blocking member of the chip carrier is pierced by the connecting pin of the motherboard, so that the blocking member undergoes plastic deformation, and as a result, the conical surface of the connecting pin and the blocking member come into surface contact with each other. A good connection with the chip carrier is achieved. Moreover, since such a connection can be obtained only by piercing the closing member with the connecting pin, workability for the connection can be improved.

請求項2では、チップキャリアの閉塞部材をマザーボー
ドの接続用ピンで突き刺すと、接続用ピンの円錐面と接
続用孔内周のテーパ面とで閉塞部材が挟まれるので塑性
変形された閉塞部材と接続用ピンが圧力をもって面接触
され両者の接続がより一層確実なものとなる。
According to claim 2, when the blocking member of the chip carrier is pierced by the connecting pin of the motherboard, the blocking member is sandwiched between the conical surface of the connecting pin and the tapered surface of the inner periphery of the connecting hole, so that the blocking member is plastically deformed. The connecting pins are brought into surface contact with pressure, and the connection between the two becomes more reliable.

〔実施例〕〔Example〕

以下、本発明を、添付図面を参照し、その実施例につい
て説明する。
Embodiments of the present invention will be described below with reference to the accompanying drawings.

第1図は、本発明によるチップキャリアの一実施例の概
略部分断面図である。
FIG. 1 is a schematic partial sectional view of an embodiment of a chip carrier according to the present invention.

第1図を参照すると、本発明による被接続基板としての
チップキャリア1の概略部分断面図が示されており、こ
のチップキャリア1は、主成分として例えば多孔質ポリ
テトラフルオロエチレン、エポキシ樹脂あるいはセラミ
ックス等(本実施例では、多孔質ポリテトラフルオロエ
チレンが用いられている)から構成され、半導体チップ
(図示せず)を搭載、支持すると共に、その表面の所定
位置には銅、ニオブあるいは鉛等からなる導体層として
のマイクロストリップライン2が設けられ、このマイク
ロストリップライン2とチップの所定端子とが半田バン
プにより接続されている。したがって、この半田バンプ
により、マイクロストリップライン2とチップの接続は
面接触状態となり、V.S.W.R.を小さくすることができ、
特性インピーダンスのマッチングを取り易くすることが
できる。
Referring to FIG. 1, there is shown a schematic partial cross-sectional view of a chip carrier 1 as a substrate to be connected according to the present invention. The chip carrier 1 has, for example, porous polytetrafluoroethylene, epoxy resin or ceramics as a main component. Etc. (in this embodiment, porous polytetrafluoroethylene is used), a semiconductor chip (not shown) is mounted and supported, and copper, niobium, lead, etc. are placed at predetermined positions on the surface thereof. A microstrip line 2 is provided as a conductor layer made of, and the microstrip line 2 and a predetermined terminal of the chip are connected by solder bumps. Therefore, with this solder bump, the connection between the microstrip line 2 and the chip is in a surface contact state, and VSWR can be reduced.
It is possible to easily match the characteristic impedance.

チップキャリア1の所定位置には、接続基板としてのマ
ザーボード3の下側に設けられたやや短い略円錐状の
銅、ニオブあるいは鉛等から構成される接続用ピン4が
挿入されて、マザーボード3とチップキャリア1とを電
気的にコネクティングすなわち接続するための接続用孔
つまり接続用スルホール5が形成されている。
At a predetermined position of the chip carrier 1, a connecting pin 4 made of copper, niobium, lead or the like, which is provided on the lower side of the mother board 3 serving as a connecting board and is formed in a slightly short cone shape, is inserted to connect to the mother board 3. A connection hole, that is, a connection through hole 5 for electrically connecting or connecting the chip carrier 1 is formed.

この接続用スルホール5は、略円錐状の接続用ピン4が
容易に挿入され得るように、その両開口端部側が略円錐
状の接続用ピン4に対応して漏斗状に形成、すなわちテ
ーパ部6が形成されている。この実施例ではテーパ部の
形状としたが、このテーパ部6は、接続用ピン4の形状
に対応して種々の形状の幅広部とすることができる。
This connecting through hole 5 is formed in a funnel shape on both opening end sides corresponding to the substantially conical connecting pin 4 so that the substantially conical connecting pin 4 can be easily inserted, that is, a tapered portion. 6 is formed. Although the taper portion is formed in this embodiment, the taper portion 6 may be a wide portion having various shapes corresponding to the shape of the connecting pin 4.

スルホール5の上開口端部側には、銅、ニオブ、鉛ある
いは半田等からなる薄板状の閉塞部材7が、スルホール
5の開口部8を完全にかつ大きく覆うようにしてチップ
キャリア1に固着されている。この閉塞部材7のチップ
キャリア1への固着は、熱融着あるいは超音波を利用し
た超音波接着等を用いて行うことができ、この固着によ
って、後述する閉塞部材7内へのピン4の侵入、埋設を
行うことができ、開塞部材7とピン4との接続を維持す
ることができる。
A thin plate-like closing member 7 made of copper, niobium, lead, solder or the like is fixed to the chip carrier 1 so as to completely and largely cover the opening 8 of the through hole 5 on the upper opening end side of the through hole 5. ing. The blocking member 7 can be fixed to the chip carrier 1 by heat fusion, ultrasonic bonding using ultrasonic waves, or the like, and by this fixing, the pin 4 enters the closing member 7 to be described later. It is possible to perform burying, and it is possible to maintain the connection between the opening member 7 and the pin 4.

なお、チップキャリア1の厚み方向中間部分には、チッ
プキャリア1の多孔質ポリテトラフルオロエチレンの間
に介在するように、例えばエポキシ接着層9を介してグ
ランド層10が設けられ、スルホール5の導体層の部分に
対して、グランド層10が所定の間隔dだけ、離間するよ
うにして同軸構造を形成するように構成されている。
A ground layer 10 is provided at an intermediate portion in the thickness direction of the chip carrier 1 so as to be interposed between the porous polytetrafluoroethylenes of the chip carrier 1, for example, via an epoxy adhesive layer 9, and the conductor of the through hole 5 is provided. The ground layer 10 is configured to be separated from the layer portion by a predetermined distance d so as to form a coaxial structure.

このように構成される上記実施例のチップキャリアで
は、このチップキャリアをコンピュータのマザーボード
に接続する際、チップキャリア1に固着された閉塞部材
7を介して、チップキャリア1のスルホール5内へ、マ
ザーボード3のピン4を挿入するように、チップキャリ
ア1の閉塞部材7にマザーボード3のピン4を当接させ
る。この当接によってマザーボード3の略円錐状のピン
4は鉛、半田等からなる柔らかい閉塞部材7内に侵入す
るように埋設され、チップキャリア1とマザーボード3
とがコネクティングすなわち接続されることになる。
In the chip carrier of the above-described embodiment configured as described above, when the chip carrier is connected to the motherboard of the computer, the motherboard is inserted into the through hole 5 of the chip carrier 1 through the closing member 7 fixed to the chip carrier 1. The pin 4 of the mother board 3 is brought into contact with the closing member 7 of the chip carrier 1 so that the pin 4 of 3 is inserted. By this abutment, the substantially conical pin 4 of the mother board 3 is embedded so as to penetrate into the soft closing member 7 made of lead, solder, etc., and the chip carrier 1 and the mother board 3 are embedded.
And will be connected or connected.

このピン4の閉塞部材7内への埋設によって、ピン4と
閉塞部材7との面接触が達成され、その結果、本発明に
よるチップキャリア1とマザーボード3との接続は、低
V.S.W.R.を達成することができる。したがって、V.S.W.
R.が小さいので、高周波関連チップのコネクタとしても
利用することができる。
By embedding the pin 4 in the closing member 7, surface contact between the pin 4 and the closing member 7 is achieved, and as a result, the connection between the chip carrier 1 and the motherboard 3 according to the present invention is low.
VSWR can be achieved. Therefore, VSW
Since the R. is small, it can also be used as a connector for high frequency related chips.

また、マザーボード3のピン4が接続されるべきチップ
キャリア1の閉塞部材7は、スルホール5を十分に覆う
ように配設されているので大きく、したがってマザーボ
ード3のピン4が多ピン化し、その配置位置が厳格な精
度をもって製造されなくても、換言すればマザーボード
3の所定位置にピン4を正確に配置できなくとも、チッ
プキャリア1の閉塞部材7とマザーボード3のピン4と
の接続、すなわちチップキャリア1とマザーボード3と
の接続を容易に達成することが可能となる。
Further, the closing member 7 of the chip carrier 1 to which the pin 4 of the mother board 3 is to be connected is large because it is arranged so as to sufficiently cover the through hole 5, so that the pin 4 of the mother board 3 has a large number of pins, and the arrangement thereof. Even if the position is not manufactured with strict accuracy, in other words, even if the pin 4 cannot be accurately arranged at a predetermined position of the motherboard 3, the connection between the closing member 7 of the chip carrier 1 and the pin 4 of the motherboard 3, that is, the chip The connection between the carrier 1 and the motherboard 3 can be easily achieved.

なお、本発明によるこの接続は、チップキャリア1に固
着された閉塞部材7にマザーボード3のピン4を当接さ
せて接続を成したものであるから、必要に応じて、閉塞
部材7からマザーボード3のピン4を容易に取り外すこ
とが可能で、このような接続によって、チップキャリア
1とマザーボード3との繰返しの接続を行うことがで
き、再使用することができるものである。
The connection according to the present invention is made by bringing the pin 4 of the mother board 3 into contact with the closing member 7 fixed to the chip carrier 1 to make the connection. It is possible to easily remove the pin 4, and by such connection, the chip carrier 1 and the mother board 3 can be repeatedly connected and can be reused.

ここで、上記したマイクロストリップライン2、接続用
ピン4および開塞部材7を、銅、ニオブおよび鉛等の如
き液体ヘリウム雰囲気のような極低温下での超電導状態
において好ましい性質を示す材料で構成することによ
り、本発明のチップキャリアにジョセフソン素子のよう
なチップを搭載、支持して、極低温環境下で用いられる
ジョセフソンコンピュータのマザーボードに、このチッ
プキャリアを接続して使用する場合にも、十分使用する
ことができるものである。なお、ジョセフソン素子のよ
うなチップをチップキャリアに搭載、支持して使用する
場合には、このチップキャリアの材料として、前述した
多孔質ポリテトラフルオロエチレン、エポキシ樹脂ある
いはセラミックス等の他に非磁性化した材料を用いるこ
ともできる。さらに、上記マイクロストリップライン
2、接続用ピン4および開塞部材7を、前述したと同様
に、液体ヘリウム雰囲気のような極低温下での超電導状
態において好ましい性質を示す材料の高温酸化物超電導
体で構成することもできる。
Here, the microstrip line 2, the connecting pin 4, and the opening / closing member 7 are made of a material exhibiting preferable properties in a superconducting state at an extremely low temperature such as a liquid helium atmosphere such as copper, niobium, and lead. By mounting a chip such as a Josephson element on the chip carrier of the present invention by supporting the chip carrier, the chip carrier can be connected to a Josephson computer motherboard used in a cryogenic environment. , Which can be fully used. When a chip such as a Josephson element is mounted on a chip carrier and used by supporting it, the material of this chip carrier is not only the above-mentioned porous polytetrafluoroethylene, epoxy resin or ceramics, but also non-magnetic material. It is also possible to use a material that has been converted into a material. Further, the microstrip line 2, the connecting pin 4, and the opening / closing member 7 are made of a material having a high temperature oxide superconductor exhibiting preferable properties in a superconducting state under a cryogenic temperature such as a liquid helium atmosphere, as described above. It can also be configured with.

また、必要に応じて、第2図に示すように、チップキャ
リア1の閉塞部材7とマザーボード3のピン4とを当接
させて、チップキャリア1とマザーボード3との接続を
成した後、チップキャリア1とマザーボード3の所定位
置に設けられたネジ孔MおよびボルトBならびにスプリ
ングS等を用いてチップキャリア1とマザーボード3と
の接続を固定化するようにしても良い。
If necessary, as shown in FIG. 2, the closing member 7 of the chip carrier 1 and the pin 4 of the mother board 3 are brought into contact with each other to connect the chip carrier 1 and the mother board 3, and then the chip carrier 1 is connected. The connection between the chip carrier 1 and the motherboard 3 may be fixed by using screw holes M, bolts B, springs S, etc. provided at predetermined positions of the carrier 1 and the motherboard 3.

第3図は、本発明によるチップキャリアの他の実施例の
概略部分断面図で、その構成は、第1図に示す実施例と
ほぼ同様であり、第1図に示す実施例と同様な部分には
同一の参照番号を付して、その説明を省略する。
FIG. 3 is a schematic partial sectional view of another embodiment of the chip carrier according to the present invention, the structure of which is substantially the same as that of the embodiment shown in FIG. 1 and the same parts as those of the embodiment shown in FIG. The same reference number is assigned to each of them and the description thereof is omitted.

この実施例は、第1図に示す実施例とはチップキャリア
に固着される閉塞部材の形状が異なるもので、この実施
例では、ボール状の閉塞部材7aが、スルホール5の開口
部8を完全にかつ大きく覆うようにしてチップキャリア
1に固着されているものである。
This embodiment is different from the embodiment shown in FIG. 1 in the shape of the closing member fixed to the chip carrier. In this embodiment, the ball-like closing member 7a completely covers the opening 8 of the through hole 5. It is fixed to the chip carrier 1 so as to cover the chip carrier 1 largely.

このような構成になる上記実施例でも、厚み方向(第3
図では上下方向)には、第1図に示す実施例と比較する
とややスペースを必要とするものの、第1図に示す実施
例と同様な効果を得ることができる。
Also in the above-described embodiment having such a configuration, the thickness direction (the third
Although a little space is required in the vertical direction in the drawing) as compared with the embodiment shown in FIG. 1, the same effect as that of the embodiment shown in FIG. 1 can be obtained.

第4図は、本発明によるチップキャリアのさらに他の実
施例の概略部分断面図で、その構成は、第1図および第
3図に示す実施例とほぼ同様であり、第1図および第3
図に示す実施例と同様な部分には同一の参照番号に付し
て、その説明を省略する。
FIG. 4 is a schematic partial cross-sectional view of still another embodiment of the chip carrier according to the present invention, the structure of which is almost the same as that of the embodiment shown in FIGS. 1 and 3, and FIG.
The same parts as those in the embodiment shown in the figure are designated by the same reference numerals, and the description thereof will be omitted.

この実施例でも、第1図および第3図に示す実施例とは
チップキャリアに固着される閉塞部材の形状が異なるも
ので、この実施例では、マザーボードのピンの形状に対
応した形状のガイド溝11を有する(図示のように閉塞部
材の上面)薄板状の閉塞部材7bが、スルホール5の開口
部8を完全にかつ大きく覆うようにしてチップキャリア
1に固着されているものである。
Also in this embodiment, the shape of the closing member fixed to the chip carrier is different from that of the embodiment shown in FIGS. 1 and 3, and in this embodiment, the guide groove having a shape corresponding to the shape of the pin of the mother board is used. A thin plate-shaped closing member 7b having 11 (the upper surface of the closing member as shown) is fixed to the chip carrier 1 so as to completely and largely cover the opening 8 of the through hole 5.

このような構成になる上記実施例では、第1図に示す実
施例と同様な効果を得ることができるばかりではなく、
マザーボード3のピン4をチップキャリア1の閉塞部材
7bに当接させ、コネクティングすなわち接続する場合、
閉塞部材7bのガイド溝11がピン4をガイドして極めて容
易にマザーボード3をチップキャリア1に接続させるこ
とができる。
In the above-described embodiment having such a configuration, not only the same effect as that of the embodiment shown in FIG. 1 can be obtained, but also
The pin 4 of the motherboard 3 is used as a closing member for the chip carrier 1.
When abutting on 7b and connecting or connecting,
The guide groove 11 of the closing member 7b guides the pin 4 so that the mother board 3 can be connected to the chip carrier 1 very easily.

第5図は、本発明によるチップキャリアの他の実施例の
概略部分断面図で、その構成は、上記した実施例とほぼ
同様であるが、上記実施例と異なるところは同軸構造の
形成方式が異なるものである。
FIG. 5 is a schematic partial cross-sectional view of another embodiment of the chip carrier according to the present invention, the structure of which is almost the same as that of the above-mentioned embodiment, except that the coaxial structure forming method is different. It is different.

すなわち、この実施例では、上述実施例のようにチップ
キャリアの厚み方向中間部分にグランド層を設けるので
はなく、チップキャリア1の所定位置に設けられる接続
用スルホール5の周囲にグランド用スルホール12を形成
して同軸構造とするものである。このグランド用スルホ
ール12は、上述実施例の接続用スルホール5と同様に形
成され、その両開口端部側にテーパ部6Xおよび開口部8X
を有している。
That is, in this embodiment, the ground through hole 12 is provided around the connecting through hole 5 provided at a predetermined position of the chip carrier 1 instead of providing the ground layer in the middle portion in the thickness direction of the chip carrier as in the above embodiment. It is formed into a coaxial structure. The ground through hole 12 is formed in the same manner as the connecting through hole 5 of the above-described embodiment, and has a tapered portion 6X and an opening portion 8X on both open end sides thereof.
have.

ここで、マザーボード3のピン4と接続用スルホール5
の関係と同様に、マザーボード3の下側には、スルホー
ル12内に挿入されるように、ピン4の周囲に、これと同
様に、やや短い略円錐状のピン13が設けられている。
Here, pin 4 of motherboard 3 and through hole 5 for connection
Similarly to the above relationship, a slightly short substantially conical pin 13 is provided around the pin 4 on the lower side of the motherboard 3 so as to be inserted into the through hole 12.

スルホール12の上開口端部側にも、スルホール5の場合
と同様に、薄板状の閉塞部材7が、チップキャリア1に
固着されている。
Similarly to the case of the through hole 5, a thin plate-shaped closing member 7 is fixed to the chip carrier 1 also on the upper opening end side of the through hole 12.

このようにして、スルホール5とスルホール12とで同軸
構造を形成することになる。
In this way, the through hole 5 and the through hole 12 form a coaxial structure.

なお、この実施例においては、前述実施例と同様な部分
は、同一の参照番号を付して、その説明を省略してあ
る。
In this embodiment, the same parts as those in the previous embodiment are designated by the same reference numerals and the description thereof is omitted.

この実施例においても、前述実施例と同様に、チップキ
ャリア1とマザーボード3との接続を低V.S.W.R.とする
ことができ、またマザーボード3のピン4が多ピン化し
ても、そのピン位置に対して特別に厳格な制度を必要と
することなく、容易にチップキャリア1とマザーボード
3との接続を達成することが可能となる。
Also in this embodiment, as in the previous embodiment, the connection between the chip carrier 1 and the mother board 3 can be made a low VSWR, and even if the pin 4 of the mother board 3 has a large number of pins, it is It is possible to easily achieve the connection between the chip carrier 1 and the mother board 3 without requiring a particularly strict system.

なお、上述実施例では、チップキャリアの上側だけの開
口部に閉塞部材を配設して、この閉塞部材に当接するよ
うに、マザーボードの下側だけにピンを設けて、チップ
キャリアとマザーボードとの接続を成していたが、第6
図に概略的に示すように、マザーボード3の上側と下側
の両側にピン4を配設し、これらのピン4に対応してマ
ザーボード3の両側にチップキャリア1を配置し、その
スルホールの開口部を覆うように配置される閉塞部材7
にピン4が当接するように構成した積層構造とすること
もできる。この第6図で示す積層構造は必要に応じて、
繰返し構造とし、所望数の積層構造とすることができ
る。
In the above-described embodiment, the closing member is provided only in the opening on the upper side of the chip carrier, and the pin is provided only on the lower side of the motherboard so as to abut against the closing member. The connection was made, but the sixth
As schematically shown in the figure, pins 4 are provided on both the upper side and the lower side of the mother board 3, and the chip carriers 1 are arranged on both sides of the mother board 3 corresponding to these pins 4, and the through holes are opened. Closure member 7 arranged so as to cover the portion
It is also possible to adopt a laminated structure in which the pin 4 is in contact with the pin 4. If necessary, the laminated structure shown in FIG.
The repeating structure can be used to form a desired number of laminated structures.

このように積層構造としたものでは、層間にギャップが
あるので、特に、極低温環境下で用いる場合に、冷却効
果を大とすることができ、しかも前述実施例と同様に、
チップキャリア1とマザーボード3との接続は、その取
り外しが容易であるので、例えばチップキャリア1に搭
載した能動素子としてのチップが故障した場合でも、そ
の交換を容易に行うことができる。
In such a laminated structure, since there is a gap between the layers, especially when used in an extremely low temperature environment, it is possible to enhance the cooling effect, and moreover, similar to the above-mentioned embodiment,
Since the connection between the chip carrier 1 and the mother board 3 is easy to remove, even if a chip as an active element mounted on the chip carrier 1 fails, the chip carrier 1 can be easily replaced.

さらに、第7図に示すように、多数のスルホール5を有
するチップキャリア1上に多数のチップCを配置し、こ
のチップキャリア1のスルホール5に対応するようにマ
ザーボード3にピン4を設けて、チップキャリア1とマ
ザーボード3との接続を行うようにしたマルチチップキ
ャリア化を計ることもできる。
Further, as shown in FIG. 7, a large number of chips C are arranged on the chip carrier 1 having a large number of through holes 5, and pins 4 are provided on the mother board 3 so as to correspond to the through holes 5 of the chip carrier 1, It is also possible to make a multi-chip carrier in which the chip carrier 1 and the mother board 3 are connected.

この場合には、一つのチップキャリアで多数のチップを
搭載することができると共に、前述実施例と同様に、チ
ップキャリア1とマザーボード3との接続を低V.S.W.R.
とすることができ、しかもマザーボード3のピン4が多
ピン化しても容易にチップキャリア1とマザーボード3
との接続を達成することができる。
In this case, a large number of chips can be mounted on one chip carrier, and the chip carrier 1 and the mother board 3 are connected to each other with a low VSWR, as in the above-described embodiment.
And moreover, even if the pins 4 of the mother board 3 have a large number of pins, the chip carrier 1 and the mother board 3 can be easily
A connection with can be achieved.

ここで、上記実施例のスルホール5の開口部8に、例え
ば半田からなる閉塞部材7を半田溶融して配設する場合
等には、半田がスルホール5内に入っていかないように
するために、第8図に示すように、スルホール5内を予
め樹脂80等で孔壁に塗布しておき、開口部8内に侵入し
ようとする半田との濡れ性を悪くするように構成し、半
田からなる閉塞部材7を半田溶融して配設する場合等で
も、半田がスルホール5内に入らないようにすることが
好ましい。
Here, in order to prevent the solder from entering the through hole 5, for example, when the closing member 7 made of solder is placed in the opening 8 of the through hole 5 in the above-described embodiment by melting the solder, As shown in FIG. 8, the inside of the through hole 5 is coated with resin 80 or the like on the hole wall in advance so that the wettability with the solder attempting to enter the opening 8 is deteriorated. Even when the blocking member 7 is arranged by melting the solder, it is preferable to prevent the solder from entering the through hole 5.

この発明の範囲あるいは技術思想から逸脱しない範囲
で、この発明によるチップキャリアの構成の修正あるい
は変形(例えば、積層構造としない場合に、必要に応じ
てチップキャリアのスルホールを貫通孔とせずに、一端
閉塞のただ単なる孔とする等)を当業者が適宜行うこと
は、必要に応じて容易になしうるもので、そのような修
正あるいは変形は本発明の技術的範囲になるものである
ことは容易に理解され得よう。
Modification or modification of the structure of the chip carrier according to the present invention without departing from the scope or technical idea of the present invention (for example, when the laminated structure is not used, the through hole of the chip carrier is not used as a through hole as necessary, It is easy for a person skilled in the art to appropriately perform (for example, merely mere holes for closing) as necessary, and it is easy for such modifications or variations to fall within the technical scope of the present invention. Can be understood by.

〔発明の効果〕〔The invention's effect〕

上述したように、本発明の請求項1では、接続用ピンと
閉塞部材との面接触によりマザーボードとチップキャリ
アとの良好な接続が達成される。しかも、このような接
続が接続用ピンを閉塞部材に突き刺すだけで得られるの
で接続のための作業性を向上させることができる。
As described above, according to the first aspect of the present invention, good contact between the motherboard and the chip carrier is achieved by the surface contact between the connecting pin and the closing member. Moreover, since such a connection can be obtained only by piercing the closing member with the connecting pin, workability for the connection can be improved.

請求項2では、閉塞部材と接続用ピンが圧力をもって面
接触され両者の接続がより一層確実なものとなる。
According to the second aspect, the closing member and the connecting pin are brought into surface contact with each other with pressure, so that the connection between them is further secured.

【図面の簡単な説明】[Brief description of drawings]

第1図は、本発明によるチップキャリアの一実施例の概
略部分断面図、 第2図は、本発明によるチップキャリアとマザーボード
との接続を固定化する場合の一例の説明図、 第3図は、本発明によるチップキャリアの他の実施例の
概略部分断面図、 第4図は、本発明によるチップキャリアのさらに他の実
施例の概略部分断面図、 第5図は、本発明によるチップキャリアのさらに他の実
施例の概略部分断面図、 第6図は、本発明によるチップキャリアとマザーボード
との接続を積層構造とする場合の一例の説明図、 第7図は、本発明によるチップキャリアに多数のチップ
を搭載してマルチチップキャリアとする場合の一例の説
明図、 第8図は、特定の条件下で本発明によるチップキャリア
のスルホールを形成する場合の一例の説明図、 第9図は、従来のチップキャリアの平面図、 第10図は、従来のチップキャリアのスルホール部分の一
例の概略部分断面図である。 1:チップキャリア、 2:マイクロストリップライン(導体層)、 3:マザーボード、4:接続用ピン、 5:接続用スルホール(接続用孔)、 6:テーパ部(幅広部)、 7、7a、7b:閉塞部材、8:開口部、 9:エポキシ樹脂層、10:グランド層、 12:グランド用スルホール、 13:ピン、80:樹脂、C:チップ。
FIG. 1 is a schematic partial sectional view of an embodiment of a chip carrier according to the present invention, FIG. 2 is an explanatory view of an example of fixing the connection between a chip carrier according to the present invention and a mother board, and FIG. FIG. 4 is a schematic partial cross-sectional view of another embodiment of the chip carrier according to the present invention, FIG. 4 is a schematic partial cross-sectional view of another embodiment of the chip carrier according to the present invention, and FIG. FIG. 6 is a schematic partial cross-sectional view of still another embodiment, FIG. 6 is an explanatory view of an example in which the chip carrier according to the present invention and a mother board are connected to each other in a laminated structure, and FIG. FIG. 8 is an explanatory view of an example in which the chip is mounted as a multi-chip carrier, and FIG. 8 is an explanatory view of an example in which a through hole of the chip carrier according to the present invention is formed under specific conditions. Is a plan view of a conventional chip carrier, FIG. 10 is an example schematic partial cross-sectional view of the through-hole portion of the conventional chip carrier. 1: Chip carrier, 2: Microstrip line (conductor layer), 3: Motherboard, 4: Connection pin, 5: Connection through hole (connection hole), 6: Tapered part (wide part), 7, 7a, 7b : Closing member, 8: Opening part, 9: Epoxy resin layer, 10: Ground layer, 12: Ground through hole, 13: Pin, 80: Resin, C: Chip.

フロントページの続き (72)発明者 鈴木 雅弘 東京都世田谷区宮坂2丁目25番25号 株式 会社潤工社内 審査官 刑部 俊 (56)参考文献 特開 昭62−286260(JP,A) 特開 昭63−56949(JP,A) 特開 昭59−228739(JP,A) 実開 昭59−36259(JP,U)Front Page Continuation (72) Inventor Masahiro Suzuki 2-25-25 Miyasaka, Setagaya-ku, Tokyo Junko In-house Examiner, Inc. Shun Gobe (56) References JP 62-286260 (JP, A) JP 63 -56949 (JP, A) JP 59-228739 (JP, A) Actually developed 59-36259 (JP, U)

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】(イ)錐形をなす多数の接続用ピンを備え
たマザーボードと、 (ロ)チップと、多数の接続用孔と、チップから接続用
孔まで延びるマイクロストリップラインと、マイクロス
トリップラインの端部に接続され上記接続用孔の開口端
部を覆って固定された塑性変形可能な導電性材料からな
る閉塞部材とを備えたチップキャリアと、 を用意し、上記閉塞部材を上記接続用ピンで突き刺して
塑性変形させることによりこの接続用ピンと閉塞部材を
面接触させることを特徴とするマザーボードとチップキ
ャリアの接続方法。
1. A mother board having a large number of conical connecting pins; (b) a chip; a large number of connecting holes; a microstrip line extending from the chips to the connecting holes; and a microstrip. A chip carrier provided with a closing member made of a plastically deformable conductive material, which is connected to an end of a line and fixed so as to cover the opening end of the connecting hole, and the closing member is connected to the chip carrier. A method for connecting a mother board and a chip carrier, characterized in that the connecting pin and the closing member are brought into surface contact by being pierced by a working pin and plastically deformed.
【請求項2】上記接続用ピンは円錐をなし、上記接続孔
の開口端部の内周はテーパをなしていることを特徴とす
る請求項1に記載のマザーボードとチップキャリアの接
続方法。
2. The method for connecting a mother board and a chip carrier according to claim 1, wherein the connecting pin has a conical shape, and the inner periphery of the opening end of the connecting hole has a taper shape.
JP2334640A 1990-11-30 1990-11-30 How to connect the motherboard and chip carrier Expired - Lifetime JPH0744240B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2334640A JPH0744240B2 (en) 1990-11-30 1990-11-30 How to connect the motherboard and chip carrier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2334640A JPH0744240B2 (en) 1990-11-30 1990-11-30 How to connect the motherboard and chip carrier

Publications (2)

Publication Number Publication Date
JPH04206650A JPH04206650A (en) 1992-07-28
JPH0744240B2 true JPH0744240B2 (en) 1995-05-15

Family

ID=18279633

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2334640A Expired - Lifetime JPH0744240B2 (en) 1990-11-30 1990-11-30 How to connect the motherboard and chip carrier

Country Status (1)

Country Link
JP (1) JPH0744240B2 (en)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62286260A (en) * 1986-06-04 1987-12-12 Oki Electric Ind Co Ltd Substrate connection structure of semiconductor
JPH0734455B2 (en) * 1986-08-27 1995-04-12 日本電気株式会社 Multilayer wiring board

Also Published As

Publication number Publication date
JPH04206650A (en) 1992-07-28

Similar Documents

Publication Publication Date Title
KR100206893B1 (en) Package & the manufacture method
US4975761A (en) High performance plastic encapsulated package for integrated circuit die
US6028358A (en) Package for a semiconductor device and a semiconductor device
US4184729A (en) Flexible connector cable
EP0747952B1 (en) Thermally enhanced ball grid array package
US7218005B2 (en) Compact semiconductor device capable of mounting a plurality of semiconductor chips with high density and method of manufacturing the same
US4949224A (en) Structure for mounting a semiconductor device
US7911066B2 (en) Through-chip via interconnects for stacked integrated circuit structures
US4268956A (en) Method of fabricating an interconnection cable
EP0903780A2 (en) Method and apparatus for a wire bonded package for integrated circuits
JPH08213543A (en) Multidie package device
EP0304263A2 (en) Semiconductor chip assembly
US6008527A (en) Diode device
US4601526A (en) Integrated circuit chip carrier
CN106663673A (en) Semiconductor die and package jigsaw submount
US7109583B2 (en) Mounting with auxiliary bumps
US5532906A (en) Wiring substrate
US5704593A (en) Film carrier tape for semiconductor package and semiconductor device employing the same
US5359488A (en) Packaging system for a standard electronic module
KR19990069447A (en) Semiconductor package and manufacturing method
JPS61274333A (en) Semiconductor device
JPH0744240B2 (en) How to connect the motherboard and chip carrier
JPS61287254A (en) Semiconductor device
JPH11163201A (en) Semiconductor device
US6575765B2 (en) Interconnect assembly for an electronic assembly and assembly method therefor

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term