JPH0744130Y2

JPH0744130Y2 - Vertical deflection output circuit

Info

Publication number: JPH0744130Y2
Application number: JP5664290U
Authority: JP
Inventors: 典生森; 宏吉田
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 1990-05-30
Filing date: 1990-05-30
Publication date: 1995-10-09
Anticipated expiration: 2005-05-30
Also published as: JPH0415354U

Description

【考案の詳細な説明】（イ）産業上の利用分野本考案は、垂直偏向出力回路に関する。特に、文字放送
受信機能付テレビジョン受像機の垂直偏向出力回路に関
する。DETAILED DESCRIPTION OF THE INVENTION (a) Field of Industrial Application The present invention relates to a vertical deflection output circuit. In particular, it relates to a vertical deflection output circuit of a television receiver with a teletext receiving function.

（ロ）従来の技術垂直偏向出力回路では、特公昭57-7501号公報（H04N3/2
2）で示す如く、振幅調整を行うと共に、垂直偏向電圧
を帰還して直線歪調整を行う。(B) Conventional technology In the vertical deflection output circuit, Japanese Patent Publication No. 57-7501 (H04N3 / 2
As shown in 2), the amplitude is adjusted and the vertical deflection voltage is fed back to adjust the linear distortion.

この例では、垂直偏向信号を差動増幅回路又は充放電用
コンデンサに帰還し直線性の歪補正を行なっている。In this example, the vertical deflection signal is fed back to the differential amplifier circuit or the charging / discharging capacitor to perform linear distortion correction.

しかし、実際のIC回路では、特開昭60-130267号公報（H
04N3/16）に示される如く、歪の補正は差動増幅回路へ
の帰還信号及び、鋸歯状波発生回路への帰還信号の両者
により行なっている。However, in an actual IC circuit, JP-A-60-130267 (H
04N3 / 16), distortion is corrected by both the feedback signal to the differential amplifier circuit and the feedback signal to the sawtooth wave generation circuit.

第３図に垂直偏向出力回路の一例を示す。第２図にこの
回路の各点（イ）（ロ）（ハ）の信号波形を実線で示
す。（10）は垂直偏向出力用のICである。（12）は鋸歯
状波作成回路である。（12a）は充・放電コンデンサで
ある。（14）は差動増幅回路である。（16）は電力増幅
回路である。FIG. 3 shows an example of the vertical deflection output circuit. FIG. 2 shows the signal waveforms at points (a), (b) and (c) of this circuit by solid lines. (10) is an IC for vertical deflection output. (12) is a sawtooth wave generation circuit. (12a) is a charge / discharge capacitor. (14) is a differential amplifier circuit. (16) is a power amplifier circuit.

（10a）は出力端子である。（10b）は交流・直流用の帰
還入力端子である。（10c）は垂直振幅制御端子であ
る。(10a) is an output terminal. (10b) is a feedback input terminal for AC / DC. (10c) is a vertical amplitude control terminal.

（R1）は抵抗、（C1）はコンデンサである。(R1) is a resistor and (C1) is a capacitor.

（DY）は垂直偏向ヨークである。（18）はコンデンサ
（C2）と抵抗（R2）よりなる直列回路である。(DY) is a vertical deflection yoke. (18) is a series circuit consisting of a capacitor (C2) and a resistor (R2).

（20）は帰還回路である。（R3）（R4）（R5）（R6）は
抵抗、（C3）はコンデンサである。(20) is a feedback circuit. (R3) (R4) (R5) (R6) are resistors and (C3) is a capacitor.

（R7）は抵抗、（VR1）は振幅調整用の可変抵抗器であ
る。(R7) is a resistor, and (VR1) is a variable resistor for amplitude adjustment.

この垂直偏向出力回路では、可変抵抗器（VR1）、抵抗
（R2）（R7）により、垂直の鋸歯状波の振幅制御が行な
える。又、垂直振幅制御端子（10c）に垂直偏向出力の
帰還電流の信号を加えて、画面の歪の補正も行なってい
る。In this vertical deflection output circuit, the amplitude of the vertical sawtooth wave can be controlled by the variable resistors (VR1) and resistors (R2) (R7). Further, a vertical deflection output terminal feedback current signal is added to the vertical amplitude control terminal (10c) to correct the screen distortion.

（ハ）考案が解決しようとする課題ところで、文字放送が受信可能なテレビジョン受像機が
ある。文字放送による１画面は、１フレーム画面でな
く、１フィールド画面である。このため、通常のインタ
レース走査のテレビジョン放送信号を受けるテレビジョ
ン受像機で、文字放送画面を映出する時は、この１フィ
ールド画面分の文字放送画面を、奇数／偶数の両フィー
ルド画面として映出する。(C) Problems to be solved by the invention By the way, there is a television receiver capable of receiving teletext. One screen by teletext is not one frame screen but one field screen. For this reason, when displaying a teletext screen on a television receiver that receives a normal interlaced scanning television broadcast signal, the teletext screen for one field screen is used as both odd / even field screens. Project.

インタレース走査では、第４図ａの如く、走査位置が異
なるため、文字放送画面に垂直のチラツキが発生する。In interlaced scanning, as shown in FIG. 4a, since the scanning position is different, vertical flicker occurs on the teletext screen.

このため、文字放送受信機能付のテレビジョン受像機に
於いて、テレビジョン放送受信時と、このテレビジョン
放送受信画面に文字放送画面を重畳して映出する時は、
インタレース走査とし、文字放送画面のみの映出時はノ
ンインタレース走査（第４図ｂ）とするものがある。For this reason, in a television receiver with a teletext reception function, when the television broadcast is received and when the teletext screen is superimposed and displayed on the television broadcast reception screen,
In some cases, interlaced scanning is used, and when only the teletext screen is displayed, non-interlaced scanning (FIG. 4b) is performed.

そして、このノンインタレース走査は、インタレース走
査時にフィールド毎の水平走査ライン数が312.5本（PA
L、SECAMの場合）であったのを、フィールド毎に水平走
査ライン数が交互に312本と313本となるように設定す
る。この時の波形を第２図に点線で示す。In this non-interlaced scanning, the number of horizontal scanning lines for each field is 312.5 (PA
However, the number of horizontal scanning lines is alternately set to 312 and 313 for each field. The waveform at this time is shown by the dotted line in FIG.

尚、日本国のNTSC方式であれば、インタレース時は常に
262.5本であり、ノンインタレース時は262本と263本と
する。In addition, if it is the NTSC system of Japan, it is always
The number is 262.5, and 262 and 263 when non-interlaced.

この様に、奇数フィールド時と偶数フィールド時に於い
て、水平走査ライン数の異なる状態を備えるテレビジョ
ン受像機に第３図の垂直偏向出力回路を採用すると次の
様な欠点が生じる。As described above, when the vertical deflection output circuit of FIG. 3 is used in a television receiver having different horizontal scanning line numbers in the odd field and the even field, the following drawbacks occur.

つまり、フィールド帰還にずれがあり、垂直偏向出力に
もずれが発生する。そして、このずれは抵抗（R7）とコ
ンデンサ（C3）により積分される形となり、垂直振幅制
御端子（10c）に印加されて、各フィールドの垂直振幅
を同じようにしようとする。このため、画面下部におい
てはフィールド毎に上下に揺れ、いわゆる垂直ジッタリ
ングが発生する。That is, there is a deviation in the field feedback, and a deviation also occurs in the vertical deflection output. Then, this deviation is integrated by the resistor (R7) and the capacitor (C3) and is applied to the vertical amplitude control terminal (10c) so that the vertical amplitudes of the respective fields are made to be the same. For this reason, so-called vertical jittering occurs in the lower part of the screen for each field.

このため、文字放送画面映出時に垂直振幅制御端子（10
c）への帰還を禁止する切り換え回路を設けることが考
えられるが、切り換えが厄介である。Therefore, the vertical amplitude control terminal (10
It is possible to provide a switching circuit that prohibits feedback to c), but switching is troublesome.

（ニ）課題を解決するための手段本考案は、入力垂直パルスにより駆動されてコンデンサ
（12a）を充放電せしめて鋸歯状波信号を作成するトラ
ンジスタ（12b）と、この鋸歯状波信号を一方の入力と
し、帰還入力端子（10b）からの信号を他方の入力とす
る差動増幅回路（14）と、この差動増幅回路（14）から
の信号を増幅する電力増幅回路（16）と、この電力増幅
回路（16）により駆動される偏向ヨーク（DY）と、この
偏向ヨーク（DY）とアース間に直列に接続されたコンデ
ンサ（C2）と抵抗（R2）と、このコンデンサ（C2）の両
端の信号より前記帰還入力端子（10b）への信号を出力
する帰還回路（20）と、前記コンデンサ（12a）の電流
量を決定する定電流回路（12c）を制御する垂直振幅制
御端子（10c）と、前記偏向ヨーク（DY）とコンデンサ
（C2）との接続点（ロ）の信号を前記垂直振幅制御端子
（10c）に出力するコンデンサ（C4）と抵抗（R10）の直
列回路（22）と、を備えることを特徴とする。(D) Means for Solving the Problems The present invention provides a transistor (12b) that is driven by an input vertical pulse to charge and discharge a capacitor (12a) to create a sawtooth wave signal, and this sawtooth wave signal. A differential amplifier circuit (14) that receives the signal from the feedback input terminal (10b) as the other input, and a power amplifier circuit (16) that amplifies the signal from the differential amplifier circuit (14). The deflection yoke (DY) driven by the power amplifier circuit (16), the capacitor (C2) and the resistor (R2) connected in series between the deflection yoke (DY) and ground, and the capacitor (C2) A vertical amplitude control terminal (10c) that controls a feedback circuit (20) that outputs a signal to the feedback input terminal (10b) from signals at both ends and a constant current circuit (12c) that determines the current amount of the capacitor (12a). ), The deflection yoke (DY) and the capacitor (C2) It is characterized by comprising a series circuit (22) of a capacitor (C4) and a resistor (R10) for outputting a signal at the connection point (b) of (1) to the vertical amplitude control terminal (10c).

（ホ）作用本考案では、偏向ヨーク（DY）とカップリングコンデン
サ（C2）との接続点（ロ）の電圧を抵抗（R10）とコン
デンサ（C4）の直列回路（22）を介して垂直振幅制御端
子（10c）に帰還する。(E) Function In the present invention, the voltage at the connection point (b) between the deflection yoke (DY) and the coupling capacitor (C2) is applied to the vertical amplitude via the series circuit (22) of the resistor (R10) and the capacitor (C4). Return to the control terminal (10c).

（ヘ）実施例第１図を参照しつつ本考案の一実施例を説明する。尚、
第３図と同一部分には同一符号を付した。（12b）は入
力垂直パルスによりオン／オフ制御される充・放電制御
用トランジスタである。（12a）は充・放電コンデンサ
である。（12c）はこの充・放電コンデンサ（12a）への
流入電流を決定する周知の電流ミラー型の定電流回路で
ある。（12d）は基準電圧発生回路である。尚、基準電
圧発生回路の働きは、実開昭60-114471号公報（H04N3/1
6）にも示されるように良く知られている。尚、この基
準電圧作成回路は抵抗（R8）（R9）の分圧により、基準
電圧を設定している。(F) Embodiment An embodiment of the present invention will be described with reference to FIG. still,
The same parts as those in FIG. 3 are designated by the same reference numerals. (12b) is a charge / discharge control transistor which is on / off controlled by an input vertical pulse. (12a) is a charge / discharge capacitor. (12c) is a well-known current mirror type constant current circuit that determines the inflow current into the charging / discharging capacitor (12a). (12d) is a reference voltage generating circuit. The function of the reference voltage generation circuit is as follows: Japanese Utility Model Laid-Open No. 60-114471 (H04N3 / 1
It is well known as shown in 6). The reference voltage generating circuit sets the reference voltage by dividing the resistors (R8) and (R9).

（10c）は前記定電流回路（12c）の電流量を制御する垂
直振幅制御端子である。(10c) is a vertical amplitude control terminal for controlling the current amount of the constant current circuit (12c).

（14）は差動増幅回路である。(14) is a differential amplifier circuit.

（22）は抵抗（R10）とコンデンサ（C4）よりなる直列
回路である。(22) is a series circuit composed of a resistor (R10) and a capacitor (C4).

動作を説明する。The operation will be described.

従来と同じく、垂直出力カップリングコンデンサ（C2）
で発生するパラボラ波形を帰還回路（20）の抵抗（R4）
（R5）コンデンサ（C3）で積分して、これを抵抗（R6）
（R3）（R5）でブリーダ分割して、ハ点の波形（第２図
ハの点線）に重畳して、帰還入力端子（10b）に加え
て、垂直リニアリティ、Ｓ字補正を行う。Vertical output coupling capacitor (C2) as before
The parabolic waveform generated at the resistance of the feedback circuit (20) (R4)
(R5) Capacitor (C3) integrates and integrates this with resistor (R6)
The bleeders are divided by (R3) and (R5) and superimposed on the waveform of the point C (dotted line in FIG. 2C) to perform vertical linearity and S-shaped correction in addition to the feedback input terminal (10b).

又、可変抵抗器（VR1）により、垂直振幅を調整する。Also, the vertical amplitude is adjusted by the variable resistor (VR1).

そして、本実施例では、ロ点の波形（第２図ロの点線）
で発生するパラボラ波形のうち、抵抗（R10）とコンデ
ンサ（C4）よりなる微分回路により直流分をカットし
て、垂直振幅制御端子（10c）に帰還することにより歪
を除去する。In the present embodiment, the waveform at point B (dotted line in Figure 2B)
The DC component of the parabolic waveform generated at is cut by a differentiating circuit consisting of a resistor (R10) and a capacitor (C4), and the distortion is removed by feeding back to the vertical amplitude control terminal (10c).

これにより、奇数、偶数各フィールド毎の、追従性が良
くなり、ノンインターレース、インターレース各方式で
切り替える事なく、垂直ジッタリングを防止できる。As a result, the followability for each odd and even field is improved, and vertical jittering can be prevented without switching between non-interlaced and interlaced systems.

（ト）考案の効果本考案により、垂直リニアリティ、Ｓ字補正などの垂直
像形に影響なく、また通常のテレビ放送と文字放送との
回路を切り替える事なく、垂直ジッタを防止する事が出
来る。(G) Effect of the Invention According to the present invention, vertical jitter can be prevented without affecting the vertical image shape such as vertical linearity and S-shaped correction, and without switching the circuit between normal television broadcasting and text broadcasting.

[Brief description of drawings]

第１図は本考案の一実施例を示す図である。第２図は各部の波形を示す図である。第３図は従来回路を示す図である。第４図はノンインターレースとインターレースを説明す
るための図である。（10b）……帰還入力端子、（10c）……垂直振幅制御端
子、（12）……鋸歯状波作成回路、（12a）……充放電
コンデンサ（第１コンデンサ）、（12b）……充放電制
御トランジスタ（トランジスタ）、（12c）……定電流
回路、（14）……差動増幅回路、（16）……増幅回路
（電力増幅回路）、（20）……帰還回路、（22）……直
列回路、（C4）……第３コンデンサ、（R2）……抵抗
（第２抵抗）、（DY）……偏向ヨーク、（C2）……カッ
プリングコンデンサ（第２コンデンサ）、（R2）……抵
抗（第１抵抗）。FIG. 1 is a view showing an embodiment of the present invention. FIG. 2 is a diagram showing the waveform of each part. FIG. 3 is a diagram showing a conventional circuit. FIG. 4 is a diagram for explaining non-interlace and interlace. (10b) …… Feedback input terminal, (10c) …… Vertical amplitude control terminal, (12) …… Sawtooth wave generation circuit, (12a) …… Charging / discharging capacitor (first capacitor), (12b) …… Charging Discharge control transistor (transistor), (12c) ... constant current circuit, (14) ... differential amplification circuit, (16) ... amplification circuit (power amplification circuit), (20) ... feedback circuit, (22) …… Series circuit, (C4) …… Third capacitor, (R2) …… Resistance (second resistance), (DY) …… Deflection yoke, (C2) …… Coupling capacitor (second capacitor), (R2 ) ... Resistance (1st resistance).

Claims

[Scope of utility model registration request]

1. A transistor (12b) which is driven by an input vertical pulse to charge and discharge a first capacitor (12a) to create a sawtooth wave signal, and a feedback which uses this sawtooth wave signal as one input. Input terminal (10
Differential amplifier circuit (14) that receives the signal from b) as the other input
A power amplifier circuit (16) for amplifying the signal from the differential amplifier circuit (14), a deflection yoke (DY) driven by the power amplifier circuit (16), and the deflection yoke (DY) and ground. A second capacitor (C2) and a first resistor (R2) connected in series between them, and a feedback circuit for outputting a signal to the feedback input terminal (10b) from a signal at both ends of the second capacitor (C2) ( 20), a vertical amplitude control terminal (10c) that controls a constant current circuit (12c) that determines the amount of current of the first capacitor (12a), and the deflection yoke (DY) and the second capacitor (C2). A vertical deflection output circuit including a series circuit (22) including a third capacitor (C4) and a second resistor (R10) for outputting a signal at the connection point (B) to the vertical amplitude control terminal (10c).