JPH073698Y2 - A / D converter - Google Patents

A / D converter

Info

Publication number
JPH073698Y2
JPH073698Y2 JP1988145382U JP14538288U JPH073698Y2 JP H073698 Y2 JPH073698 Y2 JP H073698Y2 JP 1988145382 U JP1988145382 U JP 1988145382U JP 14538288 U JP14538288 U JP 14538288U JP H073698 Y2 JPH073698 Y2 JP H073698Y2
Authority
JP
Japan
Prior art keywords
input
analog
address
terminal
converter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1988145382U
Other languages
Japanese (ja)
Other versions
JPH0266034U (en
Inventor
俊介 鹿野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP1988145382U priority Critical patent/JPH073698Y2/en
Publication of JPH0266034U publication Critical patent/JPH0266034U/ja
Application granted granted Critical
Publication of JPH073698Y2 publication Critical patent/JPH073698Y2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Analogue/Digital Conversion (AREA)

Description

【考案の詳細な説明】 [産業上の利用分野] 本考案は、複数の地点に分散した被制御機器との間で信
号の授受を行いながらこれら機器を制御するシステム等
において用いられる端末装置のA/D変換装置に関する。
DETAILED DESCRIPTION OF THE INVENTION [Industrial field of application] The present invention relates to a terminal device used in a system or the like for controlling signals transmitted and received to and from controlled devices dispersed at a plurality of points. A / D converter

[従来の技術] 上述した端末装置としては、1つの装置で入力できるア
ナログ信号の数を少なくした装置があるが、この端末装
置の同一の設置場所において、多数の機器を接続し入力
するアナログ信号が多い場合には複数の端末装置を用い
ることになり、システム全体のコストアップをもたら
す。これに対して1つの端末装置で多数のアナログ信号
を入力できる多点入力の端末装置がある。
[Prior Art] As the above-mentioned terminal device, there is a device in which the number of analog signals that can be input by one device has been reduced. However, in the same installation place of this terminal device, an analog signal for connecting and inputting a large number of devices If there are many cases, a plurality of terminal devices will be used, which will increase the cost of the entire system. On the other hand, there is a multipoint input terminal device capable of inputting a large number of analog signals with one terminal device.

この種の端末装置が用いられるシステムの一例を第4図
に示す。同図に示すシステムは、第5図に示すように1
台のセンタユニットCが各端末ユニットTへ端末ユニッ
ト毎に異なるアドレスでサイクリックポーリングを行
い、これに対して各端末ユニットは、ポーリングのアド
レスがこの端末ユニットのアドレスと一致した場合、す
なわちこの端末ユニットに接続する被制御機器から取込
んだアナログ入力信号を割付けるアドレスと一致した場
合、A/D変換したデータをセンタユニットCへ送出す
る。
FIG. 4 shows an example of a system in which this type of terminal device is used. As shown in FIG. 5, the system shown in FIG.
Each center unit C cyclically polls each terminal unit T with a different address for each terminal unit. On the other hand, when each polling address matches the address of this terminal unit, that is, this terminal unit When the analog input signal fetched from the controlled device connected to the unit matches the address to which it is assigned, the A / D converted data is sent to the center unit C.

上述の端末ユニットにおけるアドレス設定について詳述
する。端末ユニットで取込むアナログ入力信号の割付け
アドレスの設定範囲を00H〜FFHの256通りとし、アナロ
グ入力信号の1量に1つのアドレスを割付けるとする
と、例えば1端末ユニットで取込むアナログ入力信号を
16量とした場合、システムにおいて配設できる最多の端
末ユニット数は16ユニットなる。
The address setting in the above-mentioned terminal unit will be described in detail. Allocation of analog input signals to be taken in by a terminal unit The setting range of addresses is 256 from 00H to FFH, and if one address is assigned to one amount of analog input signals, for example,
When the quantity is 16, the maximum number of terminal units that can be installed in the system is 16.

この場合、例えば00H,01H,02H…,0FHを1つの端末ユニ
ットで取込むアナログ信号のアドレスとし、次の端末ユ
ニットの割付けアドレスを10H,11H,12H,…,1FHというよ
うに順次アドレスを設定することができる。
In this case, for example, 00H, 01H, 02H ..., 0FH is used as the address of the analog signal to be taken in by one terminal unit, and the allocation address of the next terminal unit is set to 10H, 11H, 12H, ..., 1FH in order. can do.

このような構成において、例えばアドレス00Hが割付け
られた端末ユニットは、センタユニットCのポーリング
アドレスが00H,01H,02H,…0FHの場合にA/D変換データを
送出する。
In such a configuration, for example, the terminal unit to which the address 00H is assigned sends the A / D conversion data when the polling address of the center unit C is 00H, 01H, 02H, ... 0FH.

[考案が解決しようとする課題] ところで上述した従来の端末ユニットでは、1つの端末
ユニットに割付けられるアナログ入力信号のアドレスで
未使用のものがある場合、すなわちアナログ入力端子で
使用しない端子がある場合、未使用の入力端子に対応す
るアドレスについてもポーリングおよびこれに対する所
定の送信を行う構成となっていた。
[Problems to be Solved by the Invention] In the above-mentioned conventional terminal unit, when there is an unused analog input signal address assigned to one terminal unit, that is, when there is a terminal not used for the analog input terminal. The polling and the predetermined transmission for the address corresponding to the unused input terminal are configured.

このため、多点入力型の端末装置を使用する際に未使用
の入力端子がある場合、この入力端子に対応したアドレ
スを有効に用いることができず、一定量のアドレス設定
範囲で接続できる端末装置の数が限定されてしまう(上
例では最大16)。従って、端末ユニットおよびこれに接
続するアナログ入力機器を分散して配置できる場所が限
定され、システム構成において柔軟な対応ができないと
いう問題点があった。
Therefore, when using a multi-point input type terminal device, if there is an unused input terminal, the address corresponding to this input terminal cannot be used effectively and a terminal that can be connected within a certain amount of address setting range The number of devices is limited (up to 16 in the above example). Therefore, there is a problem that the terminal units and the analog input devices connected to the terminal units are limited in places where they can be dispersed, and the system configuration cannot be flexibly dealt with.

また、一般にA/D変換では1量のアナログ信号に相当す
るデジタル信号の量は多くなる。例えば8ビット分解能
のA/D変換の場合、アナログ信号の1量はディジタル“0
N"/“OFF"信号の8点に相当する。
Further, generally, in A / D conversion, the amount of digital signal corresponding to one amount of analog signal is large. For example, in the case of A / D conversion with 8-bit resolution, one amount of analog signal is digital
Equivalent to 8 points of N "/" OFF "signal.

従って、上述したように未使用の入力端子があっても、
この入力端子のアドレスに対応したシリアル伝送を行う
ため、交信における信号点数が多くなり不要なデータ伝
送によって伝送遅れを生じさせるという問題点があっ
た。
Therefore, even if there is an unused input terminal as described above,
Since serial transmission corresponding to the address of this input terminal is performed, there is a problem that the number of signal points in communication increases and a transmission delay occurs due to unnecessary data transmission.

本考案は上述した従来の問題点に鑑みてなされたもので
あり、その目的とするところは端末装置が使用するアド
レスの数、すなわち端末装置が取込みA/D変換して送出
するアナログ入力信号の点数を設定できるようにするこ
とにより、各端末装置毎に不必要なA/D変換およびその
通信を無くすことができ、より効率的でかつ伝送時間の
短縮化されたシステムを実現可能なA/D変換装置を提供
することにある。
The present invention has been made in view of the above-mentioned conventional problems, and the object thereof is the number of addresses used by the terminal device, that is, the analog input signal sent by the terminal device after the A / D conversion. By making it possible to set the number of points, unnecessary A / D conversion and its communication can be eliminated for each terminal device, and it is possible to realize a more efficient and shortened transmission time system. It is to provide a D conversion device.

[課題を解決するための手段] そのために本考案では、1台のセンタユニットと被制御
機器が接続された複数の端末ユニットとが共通の信号線
により接続され、前記センタユニットが前記共通の信号
線を介して複数の端末ユニット毎に異なるアドレスでサ
イクリックにポーリングし、前記アドレスで指定された
端末ユニットが被制御機器から取込まれたアナログ信号
をA/D変換したデータを前記共通の信号線を介してセン
タユニットにシリアル伝送するシステムにおける前記端
末ユニットに内蔵されるA/D変換装置において、アナロ
グ信号を取込むための複数の入力端子と、該複数の入力
端子に入力するアナログ信号を切換えることによって順
次取込む入力切換手段と、該入力切換手段の切換えによ
って取込まれたアナログ信号をディジタル信号に変換す
るA/Dコンバータと、前記複数の入力端子のうち、前記
入力切換手段の切換えによってアナログ信号を取込むこ
とができる入力端子の数を設定する入力量設定手段と、
該入力量設定手段によって設定された数に応じて前記A/
Dコンバータで変換されたディジタル信号にアドレスを
割付けるアドレス割付手段とを備えたことを特徴とす
る。
[Means for Solving the Problems] Therefore, in the present invention, one center unit and a plurality of terminal units to which controlled devices are connected are connected by a common signal line, and the center unit is connected to the common signal. Cyclic polling with a different address for each of a plurality of terminal units via the line, the terminal unit specified by the address A / D conversion of the analog signal taken from the controlled device the common signal In an A / D conversion device built in the terminal unit in a system for serial transmission to a center unit via a line, a plurality of input terminals for capturing analog signals and an analog signal input to the plurality of input terminals are provided. Input switching means for sequentially capturing by switching, and an analog signal captured by switching of the input switching means is a digital signal. An A / D converter for converting into, and an input amount setting means for setting the number of input terminals capable of capturing an analog signal by switching the input switching means among the plurality of input terminals,
According to the number set by the input amount setting means, the A /
An address allocating means for allocating an address to the digital signal converted by the D converter is provided.

[作用] 以上の構成によれば、A/D変換されたディジタル信号
は、入力量設定手段により設定された数に応じてこの数
だけのアドレスが割付けられる。
[Operation] According to the above configuration, the number of addresses is assigned to the A / D-converted digital signal according to the number set by the input amount setting means.

[実施例] 以下、図面を参照して本考案の実施例を詳細に説明す
る。
Embodiments Embodiments of the present invention will be described in detail below with reference to the drawings.

第1図は本考案の一実施例におけるA/D変換装置の回路
ブロック図である。同図に示すA/D変換装置は、第4図
にて前述したシステムにおける端末ユニットTの主要部
をなすものであり、第1図に示すようにアナログ入力端
子AI0〜AI15の各々で取込んだアナログ入力信号は、こ
のA/D変換装置にてA/D変換され、センタユニットCのポ
ーリングに応じ不図示の送信回路を介してセンタユニッ
トCへ送信される。このように本例のA/D変換装置1個
は16の被制御機器を接続可能な16のアナログ入力端子を
具えることにより、アナログ入力信号の16のアドレスを
割付けることが可能である。
FIG. 1 is a circuit block diagram of an A / D converter according to an embodiment of the present invention. The A / D conversion device shown in the figure is a main part of the terminal unit T in the system described above with reference to FIG. 4, and is taken in at each of the analog input terminals AI0 to AI15 as shown in FIG. The analog input signal is A / D converted by this A / D converter and is transmitted to the center unit C via a transmission circuit (not shown) in response to polling of the center unit C. As described above, one A / D conversion device of this example has 16 analog input terminals to which 16 controlled devices can be connected, so that 16 addresses of analog input signals can be assigned.

以下、第1図に示す各要素について説明する。図におい
て、300〜315はアナログ入力端子AI0〜AI15の各々に対
応して設けられた一対のアナログスイッチ、2は一対の
アナログスイッチの間に挿入される増幅回路である。増
幅回路2は一対のアナログスイッチ300〜315の各々との
間に共通に挿入されるよう各アナログスイッチと連結さ
れる。これらアナログスイッチは後述の制御信号のロー
レベルで低インピーダンスとなり、回路を閉(オン)と
するスイッチである。
Hereinafter, each element shown in FIG. 1 will be described. In the figure, 300 to 315 are a pair of analog switches provided corresponding to each of the analog input terminals AI0 to AI15, and 2 is an amplifier circuit inserted between the pair of analog switches. The amplifier circuit 2 is connected to each of the analog switches 300 to 315 so as to be commonly inserted between the analog switches. These analog switches have a low impedance at a low level of a control signal, which will be described later, and close (turn on) the circuit.

R10〜R115,C10〜C115はそれぞれアナログスイッチ300〜
315と、後述されるCPUとの間に設けられた抵抗およびコ
ンデンサであり、アナログスイッチを閉(オン)とする
ことにより、取込んだアナログ入力信号を保持するため
の回路を構成する。
R10-R115, C10-C115 are analog switches 300-
A resistor and a capacitor provided between 315 and a CPU to be described later, and by closing (turning on) the analog switch, a circuit for holding the captured analog input signal is configured.

4は、本A/D変換装置が占有するアナログ入力信号のア
ドレス数、すなわち使用するアナログ入力端子の数を設
定する外部操作スイッチとしてのDigスイッチであり、
4点の切換スイッチによって構成された16通りの設定が
可能である。1はCPUであり、アナログ入力端子AI0〜AI
15の各々に対応し、これら各端子から入力するアナログ
入力信号を取込むための入力ポートAi0〜Ai15,アナログ
スイッチ300〜315の各々と対応しこれらスイッチを開/
閉(オフ/オン)するための制御信号を出力するための
出力ポートPo0〜Po15、およびDigスイッチ4で設定され
たスイッチ信号を入力するための入力ポートPi0〜Pi3を
具える。また、CPU1は入力ポートAi0〜Ai15で取込んだ
アナログ入力信号をA/D変換するためのA/Dコンバータ1
A、および第2図にて後述されるテーブル1Bを有する。
4 is a Dig switch as an external operation switch for setting the number of analog input signal addresses occupied by the A / D converter, that is, the number of analog input terminals to be used,
It is possible to set 16 kinds of settings, which consist of 4 changeover switches. 1 is a CPU, and analog input terminals AI0 to AI
15 open ports corresponding to each of the input ports Ai0 to Ai15 and analog switches 300 to 315 for receiving analog input signals input from these terminals.
It has output ports Po0 to Po15 for outputting control signals for closing (off / on) and input ports Pi0 to Pi3 for inputting switch signals set by the Dig switch 4. In addition, CPU1 is an A / D converter 1 for A / D converting the analog input signals captured at input ports Ai0 to Ai15.
A, and a table 1B described later with reference to FIG.

第2図は第1図に示したテーブル1Bの詳細を示す概念図
であり、Digスイッチ4での16通りの設定データ“0"〜
“F"のそれぞれに対応して使用されるアナログ入力端子
のデータを格納している。例えば、Digスイッチ4で
“2"が設定されると、CPU1はテーブル1Bを参照し入力端
子AI0,AI1,AI2が使用入力端子であり、かつアナログ入
力信号の数が3量であると判断し、これに基づき、第3
図のようにシステムを構成する際に設定される端末ユニ
ット毎のアドレスに従い、アナログ入力信号のアドレス
割付け、すなわち変換されたディジタル信号のアドレス
割付けを行う。例えば第3図の端末ユニットT1でA/D変
換されたディジタル信号のアドレスは00H〜03Hとなる。
これによりセンタユニットのポーリングにおけるアドレ
スがこのアドレスに該当したときはこのアドレスのディ
ジタル信号を伝送する。
FIG. 2 is a conceptual diagram showing details of the table 1B shown in FIG. 1, and 16 kinds of setting data “0” to the Dig switch 4
It stores the data of the analog input terminal used corresponding to each "F". For example, when the Dig switch 4 is set to "2", the CPU 1 refers to Table 1B and determines that the input terminals AI0, AI1, AI2 are the used input terminals and the number of analog input signals is three. , Based on this, the third
According to the address of each terminal unit set when configuring the system as shown in the figure, the address assignment of the analog input signal, that is, the address assignment of the converted digital signal is performed. For example, the address of the digital signal A / D converted by the terminal unit T1 in FIG. 3 is 00H to 03H.
Thus, when the address in the polling of the center unit corresponds to this address, the digital signal of this address is transmitted.

以上説明したように、Digスイッチにより、1つのA/D変
換回路(端末ユニット)で使用するアナログ入力端子の
数を設定することにより、アナログ入力信号のアドレス
設定範囲を有効に用いることが可能となり、端末ユニッ
トの数が従来に比して増加したシステムを構成すること
が可能となる。
As explained above, it is possible to effectively use the address setting range of the analog input signal by setting the number of analog input terminals used in one A / D conversion circuit (terminal unit) with the Dig switch. Thus, it becomes possible to configure a system in which the number of terminal units is increased compared to the conventional one.

このようなシステム構成を第3図に示す。同図に示すよ
うに、それぞれ端末ユニットT1,T2,T3,T4…においてDig
スイッチを“3",“1",“7",“3"…と設定することによ
り、それぞれの端末ユニットで取込まれるアナログ入力
信号の数は4量,2量,8量,4量…に設定される。
Such a system configuration is shown in FIG. As shown in the figure, in each of the terminal units T1, T2, T3, T4 ... Dig
By setting the switches to "3", "1", "7", "3" ..., the number of analog input signals taken in by each terminal unit is 4, 2, 8 ... Is set to.

また、各端末ユニットにおいてDigスイッチ4と同様の
構成によって各端末ユニット毎の自己のアドレス設定を
第3図に示すように行い、これにより例えば端末ユニッ
トT1で取込まれる4つのアナログ入力信号の割付けアド
レスは00H,01H,02H,03Hとすることができる。
Further, in each terminal unit, the same address setting as that of the Dig switch 4 is carried out for each terminal unit as shown in FIG. 3, whereby allocation of four analog input signals taken in by the terminal unit T1 is performed. The address can be 00H, 01H, 02H, 03H.

[考案の効果] 以上の説明から明らかなように本考案によればA/D変換
されたディジタル信号は、入力量設定手段により設定さ
れた数に応じてこの数だけのアドレスが割付けられる。
[Effects of the Invention] As is apparent from the above description, according to the present invention, the A / D-converted digital signal is allocated with this number of addresses according to the number set by the input amount setting means.

この結果、本考案のA/D変換装置を具えた端末ユニット
が配設されるシステムにおいて、各A/D変換装置毎に不
必要なA/D変換およびそのための通信を無くすことがで
き、より効率的でかつ伝送時間の短縮化されたシステム
を実現できる。
As a result, in a system in which a terminal unit equipped with the A / D conversion device of the present invention is arranged, unnecessary A / D conversion and communication therefor can be eliminated for each A / D conversion device. It is possible to realize an efficient system in which the transmission time is shortened.

【図面の簡単な説明】[Brief description of drawings]

第1図は本考案の一実施例におけるA/D変換装置の回路
ブロック図、 第2図は第1図に示したテーブルの詳細を示す概念図、 第3図は第1図に示したA/D変換装置を端末ユニットの
主要部としたシステムのブロック図、 第4図は従来のA/D変換装置を用いて構成したシステム
のブロック図、 第5図は第4図に示したシステムにおけるセンタユニッ
トと端末ユニットとの間のデータ送受信を説明するため
の説明図である。 1……CPU、1A……A/Dコンバータ、1B……テーブル、2
……増幅回路、4……Digスイッチ、300〜315……アナ
ログスイッチ、Ai0〜Ai15……アナログ信号入力ポー
ト、Po0〜Po15……制御信号出力ポート、Pi0〜Pi3……
制御信号入力ポート、AI0〜AI15……アナログ入力端
子。
FIG. 1 is a circuit block diagram of an A / D conversion device according to an embodiment of the present invention, FIG. 2 is a conceptual diagram showing details of the table shown in FIG. 1, and FIG. 3 is A shown in FIG. A block diagram of a system having an A / D converter as a main part of a terminal unit, FIG. 4 is a block diagram of a system configured using a conventional A / D converter, and FIG. 5 is a block diagram of the system shown in FIG. It is an explanatory view for explaining data transmission and reception between a center unit and a terminal unit. 1 ... CPU, 1A ... A / D converter, 1B ... table, 2
…… Amplifier circuit, 4 …… Dig switch, 300 to 315 …… Analog switch, Ai0 to Ai15 …… Analog signal input port, Po0 to Po15 …… Control signal output port, Pi0 to Pi3 ……
Control signal input port, AI0 to AI15 ... Analog input terminal.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 【請求項1】1台のセンタユニットと被制御機器が接続
された複数の端末ユニットとが共通の信号線により接続
され、前記センタユニットが前記共通の信号線を介して
複数の端末ユニット毎に異なるアドレスでサイクリック
にポーリングし、前記アドレスで指定された端末ユニッ
トが被制御機器から取込まれたアナログ信号をA/D変換
したデータを前記共通の信号線を介してセンタユニット
にシリアル伝送するシステムにおける前記端末ユニット
に内蔵されるA/D変換装置において、 アナログ信号を取込むための複数の入力端子と、 該複数の入力端子に入力するアナログ信号を切換えるこ
とによって順次取込む入力切換手段と、 該入力切換手段の切換えによって取込まれたアナログ信
号をディジタル信号に変換するA/Dコンバータと、 前記複数の入力端子のうち、前記入力切換手段の切換え
によってアナログ信号を取込むことができる入力端子の
数を設定する入力量設定手段と、 該入力量設定手段によって設定された数に応じて前記A/
Dコンバータで変換されたディジタル信号にアドレスを
割付けるアドレス割付手段とを具えたことを特徴とする
A/D変換装置。
1. A center unit and a plurality of terminal units to which a controlled device is connected are connected by a common signal line, and the center unit is connected to each of the plurality of terminal units via the common signal line. It cyclically polls at different addresses, and the terminal unit specified by the address serially transmits the data obtained by A / D converting the analog signal taken in from the controlled device to the center unit via the common signal line. In the A / D converter incorporated in the terminal unit in the system, a plurality of input terminals for receiving analog signals, and an input switching means for sequentially capturing analog signals by switching the analog signals input to the plurality of input terminals are provided. An A / D converter for converting an analog signal captured by the switching of the input switching means into a digital signal; Of the input terminals, input amount setting means for setting the number of input terminals capable of taking in an analog signal by the switching of the input switching means, and the A / A according to the number set by the input amount setting means.
And an address assigning means for assigning an address to the digital signal converted by the D converter.
A / D converter.
JP1988145382U 1988-11-09 1988-11-09 A / D converter Expired - Lifetime JPH073698Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1988145382U JPH073698Y2 (en) 1988-11-09 1988-11-09 A / D converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1988145382U JPH073698Y2 (en) 1988-11-09 1988-11-09 A / D converter

Publications (2)

Publication Number Publication Date
JPH0266034U JPH0266034U (en) 1990-05-18
JPH073698Y2 true JPH073698Y2 (en) 1995-01-30

Family

ID=31413921

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1988145382U Expired - Lifetime JPH073698Y2 (en) 1988-11-09 1988-11-09 A / D converter

Country Status (1)

Country Link
JP (1) JPH073698Y2 (en)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5970247U (en) * 1982-11-02 1984-05-12 日立電子エンジニアリング株式会社 Time division selection processing device for multiple analog inputs
JPS60237527A (en) * 1984-05-11 1985-11-26 Mitsubishi Electric Corp A-d converting device
JPS6121524A (en) * 1984-07-10 1986-01-30 Mitsubishi Heavy Ind Ltd High speed data collecting system
JPS6156517A (en) * 1984-08-28 1986-03-22 Toshiba Corp Analog-to-digital converter

Also Published As

Publication number Publication date
JPH0266034U (en) 1990-05-18

Similar Documents

Publication Publication Date Title
BR9205572A (en) Mixed resolution n-dimensional object space
EP0787393B1 (en) Local area network for implementing a low-voltage control system
CN113286015A (en) Method for automatically allocating address
JPH05219090A (en) Hierarchy network control system and concentrator for said system and network element of interest
JPH073698Y2 (en) A / D converter
ES8607657A1 (en) Communication system having reconfigurable data terminals.
KR20180013767A (en) Module type apparatus
US7032061B2 (en) Multimaster bus system
US4829513A (en) Time slot summation communication system for allowing conference calls
RU209503U1 (en) RCS IO signal input/output device
JPS63155247A (en) Multiplex transmitter
JPH0118463B2 (en)
KR100194416B1 (en) DTMF signal transmission circuit of electronic branch exchange
JPH0243846A (en) Line terminator
US4893309A (en) Digital interface between at least two subscriber line interface circuits and a processing unit
JP2507717B2 (en) Telephone terminal equipment
KR950003526B1 (en) Receiving signal processing circuit containing the order of priority in asynchronous communication
JP3926846B2 (en) Peripheral assembly system that can be distributed
JPH02272843A (en) Data transmission equipment
JPS62159961A (en) Subscriber data change system
KR870000602B1 (en) Complex frequency reception circuit
KR930003623A (en) Information provision device using telephone line
JPS61262335A (en) Control circuit of plural serial communication equipments
SU1671169A3 (en) Input-output device
JP2518322B2 (en) Digital subscriber line carrier system