JPH073689Y2 - Load control device - Google Patents

Load control device

Info

Publication number
JPH073689Y2
JPH073689Y2 JP5443688U JP5443688U JPH073689Y2 JP H073689 Y2 JPH073689 Y2 JP H073689Y2 JP 5443688 U JP5443688 U JP 5443688U JP 5443688 U JP5443688 U JP 5443688U JP H073689 Y2 JPH073689 Y2 JP H073689Y2
Authority
JP
Japan
Prior art keywords
level
circuit
signal
power supply
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP5443688U
Other languages
Japanese (ja)
Other versions
JPH01159413U (en
Inventor
幸治郎 近沢
和宏 ▲吉▼山
晃 内藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Ten Ltd
Original Assignee
Denso Ten Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Ten Ltd filed Critical Denso Ten Ltd
Priority to JP5443688U priority Critical patent/JPH073689Y2/en
Publication of JPH01159413U publication Critical patent/JPH01159413U/ja
Application granted granted Critical
Publication of JPH073689Y2 publication Critical patent/JPH073689Y2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Amplifiers (AREA)
  • Control Of Electrical Variables (AREA)

Description

【考案の詳細な説明】 産業上の利用分野 本考案は、たとえば車載用の音響機器などに用いられる
たとえばパワーアンプなどの負荷を制御する装置に関す
る。
TECHNICAL FIELD The present invention relates to an apparatus for controlling a load such as a power amplifier used in, for example, an in-vehicle audio device.

従来の技術 第4図は、車載用音響装置1の典型的な構成例を示すブ
ロツク図である。車載用音響装置1は磁気テープ再生装
置などの再生部2と、再生された音響信号に各種の処理
を施す信号処理部3と、信号処理部3の出力によつて音
響を発生するスピーカ4とを含んでいる。信号処理部3
には、車載用音響装置1の電源5の消勢時などの残留ノ
イズなどを消去するためのミユーテイング動作を行うミ
ユーテイング回路6が備えられ、このミユーテイング回
路6にはミユーテイング駆動電圧発生回路7からの駆動
電圧が与えられる。
2. Description of the Related Art FIG. 4 is a block diagram showing a typical configuration example of the vehicle-mounted acoustic device 1. The on-vehicle audio device 1 includes a reproducing unit 2 such as a magnetic tape reproducing device, a signal processing unit 3 that performs various kinds of processing on a reproduced acoustic signal, and a speaker 4 that produces sound by the output of the signal processing unit 3. Is included. Signal processing unit 3
Is provided with a miuteing circuit 6 for performing a miuteing operation for eliminating residual noise when the power source 5 of the on-vehicle audio device 1 is de-energized. Drive voltage is applied.

前記電源5には電圧低下検知回路10が接続され、電源電
圧Vが予め定められる基準電圧V1に関してレベル弁別さ
れる。その出力はスイツチング回路11に与えられ、電圧
低下時には遮断動作される。スイツチング回路11が導通
状態のとき、その出力は定電圧回路12に入力され、予め
定められる定電圧V2を発生する。この出力電圧V2は、マ
イクロコンピユータ13のたとえばチツプイネーブル端子
CEに入力され、このチツプイネーブル端子CEに前記定電
圧V2が供給されている期間、マイクロコンピユータ13は
動作可能状態となる。このマイクロコンピユータ13は、
信号処理部3の起動/停止を制御するための出力端子PO
Nを備えており、この出力端子PONは信号処理部3のミユ
ーテイング回路6へ接続されている。
A voltage drop detection circuit 10 is connected to the power supply 5, and the power supply voltage V is level discriminated with respect to a predetermined reference voltage V1. The output is given to the switching circuit 11 and is cut off when the voltage drops. When the switching circuit 11 is in the conducting state, its output is input to the constant voltage circuit 12 to generate a predetermined constant voltage V2. This output voltage V2 is, for example, a chip enable terminal of the microcomputer 13.
While input to CE and the constant voltage V2 is supplied to the chip enable terminal CE, the microcomputer 13 is in an operable state. This Micro Computer 13
Output terminal PO for controlling start / stop of the signal processing unit 3
The output terminal PON is connected to the muting circuit 6 of the signal processing unit 3.

このような構成において、電力が消勢されたりまたは電
源電圧Vが低下した場合などでは、電圧低下検知回路10
によつてこの状態が検知され、スイツチング回路11が遮
断され、定電圧回路12の出力はローレベルとなり、マイ
クロコンピユータ13は内部のデータの保存、および出力
端子PONから信号処理部3の停止を示す信号を出力する
等の処理の後その動作を停止する。電源5の電源電圧V
が正常な状態に復帰した場合、スイツチング回路11は導
通し、マイクロコンピユータ13は動作可能状態となり、
その後マイクロコンピユータ13は出力端子PONから信号
処理部3の起動を示す信号を出力して、ミユーテイング
回路6のミユーテイング動作を解除して信号処理部を起
動させる。
In such a configuration, when the power is turned off or the power supply voltage V drops, the voltage drop detection circuit 10
This state is detected, the switching circuit 11 is cut off, the output of the constant voltage circuit 12 becomes low level, the microcomputer 13 stores the internal data, and indicates the stop of the signal processing unit 3 from the output terminal PON. The operation is stopped after processing such as outputting a signal. Power supply voltage V of power supply 5
When returns to the normal state, the switching circuit 11 becomes conductive and the microcomputer 13 becomes operable.
After that, the microcomputer 13 outputs a signal indicating the activation of the signal processing unit 3 from the output terminal PON, cancels the muting operation of the muting circuit 6, and activates the signal processing unit.

第5図は従来例における電圧検知回路10、スイツチング
回路11および定電圧回路12の構成例を示す電気回路図で
ある。第5図を参照して、従来例について説明する。電
圧低下検知回路10は、電源電圧Vが入力される信号ライ
ン14に並列に接続されたツエナダイオード15と抵抗16と
の直列回路を含んでいる。ツエナダイオード15のアノー
ドは抵抗17を介してトランジスタ18のベースに接続され
ており、このベースにはプルダウン抵抗19が接続され
る。トランジスタ18のエミツタは接地され、コレクタは
スイツチング回路11を構成するトランジスタ20のベース
に抵抗21を介して接続される。
FIG. 5 is an electric circuit diagram showing a configuration example of the voltage detection circuit 10, the switching circuit 11 and the constant voltage circuit 12 in the conventional example. A conventional example will be described with reference to FIG. The voltage drop detection circuit 10 includes a series circuit of a Zener diode 15 and a resistor 16 which are connected in parallel to a signal line 14 to which the power supply voltage V is input. The anode of the Zener diode 15 is connected to the base of the transistor 18 via the resistor 17, and the pull-down resistor 19 is connected to this base. The emitter of the transistor 18 is grounded, and the collector is connected to the base of the transistor 20 which constitutes the switching circuit 11 via the resistor 21.

このトランジスタ20のエミツタは抵抗22を介して前記信
号ライン14に接続され、コレクタは信号ライン26を介し
て前記マイクロコンピユータ13のチツプイネーブル端子
CEに接続される。信号ライン26にはトランジスタ20側か
らそれぞれ並列にコンデンサ23、ツエナダイオード24お
よび抵抗25が接続され、これらは定電圧回路12を構成す
る。
The emitter of the transistor 20 is connected to the signal line 14 via a resistor 22, and the collector is connected to the chip enable terminal of the microcomputer 13 via a signal line 26.
Connected to CE. A capacitor 23, a zener diode 24 and a resistor 25 are connected in parallel to the signal line 26 from the transistor 20 side, and these constitute a constant voltage circuit 12.

考案が解決しようとする課題 上述したような従来技術では、まずマイクロコンピユー
タ13へのチツプイネーブル信号を作成する電圧低下検知
回路10、スイツチング回路11および定電圧回路12に関し
て、以下の問題点がある。電圧低下検知回路10で電源電
圧のVのレベルは、単一の基準電圧V1(トランジスタ18
の動作に関するしきい値電圧)によつてレベル弁別され
るため、信号ライン14における雑音の混入などによつ
て、電源電圧Vが基準電圧V1の近傍で変動する場合な
ど、スイツチング回路11が導通/遮断状態を繰返し、し
たがつてマイクロコンピユータ13が動作状態/非動作状
態を繰返し、マイクロコンピユータ13によつて制御され
る車載用音響装置1の音響発生動作および各種表示動作
が断続することになり、動作品質が極めて低下してしま
う。
DISCLOSURE OF THE INVENTION Problems to be Solved by the Invention In the above-described conventional technique, first, the following problems are caused in the voltage drop detection circuit 10, the switching circuit 11 and the constant voltage circuit 12 which generate the chip enable signal to the microcomputer 13. In the voltage drop detection circuit 10, the level of V of the power supply voltage is a single reference voltage V1 (transistor 18
The threshold voltage related to the operation of the switching circuit 11 is used to discriminate the level. Therefore, when the power supply voltage V fluctuates in the vicinity of the reference voltage V1 due to the inclusion of noise in the signal line 14, the switching circuit 11 is turned on / off. The cutoff state is repeated, and accordingly, the microcomputer 13 repeats the operating state / non-operating state, and the sound generation operation and various display operations of the vehicle-mounted audio device 1 controlled by the microcomputer 13 are intermittent. The operation quality is extremely deteriorated.

また、信号処理部3の起動/停止はマイクロコンピユー
タ13の出力端子PONからの信号によつて制御されている
が、電源電圧が低下して定電圧回路12の出力がローレベ
ルになつたことを、マイクロコンピユータ13が検出して
出力端子PONの出力により信号処理部3を停止させるま
でに時間がかかり(約50ミリ秒)、その間雑音が発生し
てしまう。特に上述のようなマイクロコンピユータ13の
動作/非動作が繰り返し行われると、その毎に雑音が発
生するので、更に動作品質が低下してしまう。
Further, the activation / stop of the signal processing unit 3 is controlled by the signal from the output terminal PON of the microcomputer 13, but when the power supply voltage drops and the output of the constant voltage circuit 12 becomes low level, , It takes time (about 50 milliseconds) until the signal processing unit 3 is stopped by the output of the output terminal PON detected by the microcomputer 13, and noise is generated during that time. Particularly, when the operation / non-operation of the microcomputer 13 as described above is repeatedly performed, noise is generated each time, and the operation quality is further deteriorated.

本考案の目的は、上述の技術的課題を解消した負荷制御
装置を提供することである。
An object of the present invention is to provide a load control device that solves the above technical problems.

課題を解決するための手段 本考案は、電源電圧のレベルを第1基準レベルおよび第
2基準レベルとで比較し、電源電圧が前記第1、第2基
準レベルの両方に渡つて変化した時に弁別レベルが切り
換わるレベル弁別手段と、 前記レベル弁別手段の弁別信号レベルが切り換わつたこ
とを検出し、電源変動に伴つた処理を行つた後に負荷の
起動/停止制御信号を出力する制御手段と、 前記レベル弁別手段の弁別信号と前記制御手段の制御信
号を入力し、該弁別信号と該制御信号の論理により前記
負荷の起動/停止制御を行う判別手段からなることを特
徴とする負荷制御装置である。
Means for Solving the Problems The present invention compares a level of a power supply voltage with a first reference level and a second reference level, and discriminates when the power supply voltage changes across both of the first and second reference levels. A level discriminating means for switching the level, and a control means for detecting that the discriminating signal level of the level discriminating means has switched and performing a process associated with a power supply fluctuation and then outputting a load start / stop control signal. A load control device comprising: a discriminating means for inputting a discriminating signal of the level discriminating means and a control signal of the control means, and performing start / stop control of the load according to the logic of the discriminating signal and the control signal. Is.

作用 本考案のレベル弁別手段では、第1基準レベルおよび第
2基準レベルの両方に渡つて電源電圧レベルが変化した
時にのみ弁別信号レベルが切換わるようにした。
The level discriminating means of the present invention switches the discrimination signal level only when the power supply voltage level changes over both the first reference level and the second reference level.

したがつて電源電圧レベルが前記第1基準レベルまたは
第2基準レベルの近傍で不所望に変動する場合であつて
も、その変動の幅が上記第1基準レベルおよび第2基準
レベルのレベル差を越えない範囲では、弁別信号レベル
が保持され、入力信号の不所望な変動にも拘わらず、弁
別信号レベルを安定に保持することができる。
Therefore, even when the power supply voltage level undesirably fluctuates in the vicinity of the first reference level or the second reference level, the width of the fluctuation causes the level difference between the first reference level and the second reference level. In the range that does not exceed, the discrimination signal level is held, and the discrimination signal level can be held stably despite the undesired fluctuation of the input signal.

また弁別信号レベルが切換つたことを検出し、電源変動
に伴つた処理を行つた後に負荷の起動/停止制御信号を
出力する制御手段の制御信号と、前記弁別信号の論理に
より前記負荷の起動/停止制御を行うようにした。従つ
て、電源変動による負荷の起動/停止制御をタイミング
よく行うことができる。
The control signal of the control means for detecting the switching of the discrimination signal level and outputting the load start / stop control signal after performing the processing associated with the power supply fluctuation and the start / stop of the load according to the logic of the discrimination signal. Stop control was performed. Therefore, the start / stop control of the load due to the power supply fluctuation can be performed with good timing.

実施例 第1図は本考案の一実施例の車載用音響装置30の基本的
構成を示すブロツク図である。第1図を参照して、車載
用音響装置30は磁気テープ再生装置やコンパクトデイス
ク(CD)再生装置などの再生部31を有しており、再生さ
れた音響信号は信号処理部32に入力され、増幅回路33を
介してスピーカ34に出力され音響化される。このような
信号処理部32には、ミユーテイング駆動回路35が含ま
れ、後述するような構成を有する電圧変換回路36からの
信号が入力される。電圧変換回路36には車載用のバツテ
リなどの電源37の電源電圧Vに関して後述するように相
互に異なる2つの弁別レベルV11,V12 V11<V12 …(1) に関してそれぞれレベル弁別動作を行なう電源作動検知
回路38と電源停止検知回路39とが接続される。
Embodiment FIG. 1 is a block diagram showing the basic construction of an on-vehicle audio device 30 according to an embodiment of the present invention. Referring to FIG. 1, the vehicle-mounted acoustic device 30 has a reproducing unit 31 such as a magnetic tape reproducing device or a compact disc (CD) reproducing device, and the reproduced acoustic signal is input to the signal processing unit 32. Is output to the speaker 34 via the amplifier circuit 33 and is converted into sound. Such a signal processing unit 32 includes a meeting drive circuit 35 and receives a signal from a voltage conversion circuit 36 having a configuration described later. The voltage conversion circuit 36 detects the power supply operation for performing the level discrimination operation for two different discrimination levels V11, V12 V11 <V12 (1) for the power source voltage V of the power source 37 such as a vehicle battery as described later. The circuit 38 and the power stop detection circuit 39 are connected.

前記電圧変換回路36は信号発生回路40が接続され、その
出力はマイクロコンピユータ41のチツプイネーブル端子
CEに入力される。
The voltage conversion circuit 36 is connected to a signal generation circuit 40, and the output thereof is a chip enable terminal of a microcomputer 41.
Input to CE.

ここで、第2図は、本実施例の具体的構成例を示す電気
回路図である。第2図を併せて参照して本実施例につい
て説明する。電源37からの電源ライン41には並列にツエ
ナダイオード42および抵抗43の直列回路が接続される。
ツエナダイオード42のアノードは抵抗44を介してトラン
ジスタ45のベースに接続されるとともに、抵抗46を介し
てトランジスタ47のベースにも接続される。これらトラ
ンジスタ45,47のベースにはそれぞれプルダウン抵抗48,
49が接続され、エミツタは接地される。またコレクタは
プルアツプ抵抗50,51を介して第2電源電圧Bに接続さ
れる。
Here, FIG. 2 is an electric circuit diagram showing a specific structural example of the present embodiment. This embodiment will be described with reference to FIG. A series circuit of a zener diode 42 and a resistor 43 is connected in parallel to a power supply line 41 from a power supply 37.
The anode of the Zener diode 42 is connected to the base of the transistor 45 via the resistor 44, and is also connected to the base of the transistor 47 via the resistor 46. The bases of these transistors 45 and 47 are pull-down resistors 48 and
49 is connected and the emitter is grounded. The collector is also connected to the second power supply voltage B via pull-up resistors 50 and 51.

トランジスタ45のコレクタは2入力のNAND回路52に入力
され、またトランジスタ47のコレクタは反転回路53を介
して該入力のNAND回路24に入力される。NAND回路52の出
力はNAND回路54に入力され、NAND回路54の出力は反転回
路55を介してマイクロコンピユータ41のチツプイネーブ
ル端子CEに入力されるとともに、NAND回路42にも入力さ
れる。ここで前記NAND回路52,54および反転回路53,55を
含んでRSフリツプフロツプ回路(以下、FF回路と略す)
70が構成される。
The collector of the transistor 45 is input to the 2-input NAND circuit 52, and the collector of the transistor 47 is input to the NAND circuit 24 of the input via the inverting circuit 53. The output of the NAND circuit 52 is input to the NAND circuit 54, and the output of the NAND circuit 54 is input to the chip enable terminal CE of the microcomputer 41 via the inverting circuit 55 and also to the NAND circuit 42. Here, the RS flip-flop circuit (hereinafter, abbreviated as FF circuit) including the NAND circuits 52 and 54 and the inverting circuits 53 and 55.
70 are composed.

またツエナダイオード42と抵抗43と、トランジスタ45と
を含んで電源作動検知回路38が構成され、ツエナダイオ
ード42と抵抗43とトランジスタ47とを含んで電源停止検
知回路39が構成される。また抵抗50,51を含んで電圧変
換回路36が構成され、FF回路70を含んで信号発生回路40
が構成される。
Further, the zener diode 42, the resistor 43, and the transistor 45 constitute the power supply operation detection circuit 38, and the zener diode 42, the resistor 43, and the transistor 47 constitute the power supply stop detection circuit 39. Further, the voltage conversion circuit 36 is configured to include the resistors 50 and 51, and the signal generation circuit 40 is configured to include the FF circuit 70.
Is configured.

前記NAND回路54の出力はミユーテイング駆動回路35に入
力される。このミユーテイング駆動回路35はトランジス
タ56のベースに接続された抵抗57を含み、この抵抗57に
NAND回路54の出力が入力される。トランジスタ56のベー
スにはプルダウン抵抗58が接続され、エミツタは接地さ
れる。そして、コレクタは抵抗59を介してマイクロコン
ピユータ41の起動制御信号出力端子PONに接続されて、
ワイヤーアンドゲート60が構成される。
The output of the NAND circuit 54 is input to the meeting drive circuit 35. This miuteing drive circuit 35 includes a resistor 57 connected to the base of a transistor 56,
The output of the NAND circuit 54 is input. A pull-down resistor 58 is connected to the base of the transistor 56, and the emitter is grounded. The collector is connected to the startup control signal output terminal PON of the microcomputer 41 via the resistor 59,
A wire and gate 60 is constructed.

トランジスタ56のコレクタ出力すなわちマイクロコンピ
ユータ41の起動制御信号出力端子PONの出力は増幅回路3
3を構成するパワー増幅器61のいわゆるスタンバイ端子S
Bに接続される。即ち、出力端子PONかトランジスタ56の
コレクタの内、どちらか一方が信号がローレベルになる
とパワー増幅器61のミユーテイング動作が行われる。従
つて、電源が投入され、マイクロコンピユータ41が起動
し、ボリウム等の初期設定が完了した後、出力端子PON
をハイレベルとするまでに不用なノイズが再生されるこ
とを防ぐことができる。パワー増幅器61には前記再生部
31からの音響信号が入力され、その出力はスピーカ34に
+入力信号として供給されるともに、反転回路62を介し
てパワー増幅器63に入力される。パワー増幅器63はスピ
ーカ34の−入力信号を発生する。前記反転回路62にはパ
ワー増幅器61の出力が抵抗64,65で分圧された信号が入
力される。
The collector output of the transistor 56, that is, the output of the start control signal output terminal PON of the microcomputer 41 is the amplifier circuit 3
The so-called standby terminal S of the power amplifier 61 which constitutes 3
Connected to B. That is, when the signal of either the output terminal PON or the collector of the transistor 56 becomes low level, the power amplifier 61 performs the muting operation. Therefore, after the power is turned on, the microcomputer 41 is activated, and the initialization of the volume etc. is completed, the output terminal PON
It is possible to prevent unnecessary noise from being reproduced until the level becomes high. The power amplifier 61 includes the reproducing unit.
The acoustic signal from 31 is input, and its output is supplied to the speaker 34 as a + input signal, and is also input to the power amplifier 63 via the inverting circuit 62. The power amplifier 63 produces the-input signal of the speaker 34. A signal obtained by dividing the output of the power amplifier 61 by the resistors 64 and 65 is input to the inverting circuit 62.

第3図は、本実施例の動作を説明するタイムチヤートで
ある。第3図を併せて参照して本実施例の構成について
説明する。まず同図(1)に示されるように電源電圧V
が0レベルから上昇するとトランジスタ47の動作電圧V1
2に対応する入力信号レベルVbでトランジスタ47が導通
する。この後さらに電源電圧Vが上昇し、トランジスタ
45の作動電圧V11に対応する入力電圧Vaに到達するとト
ランジスタ45が導通する。FF回路70では、反転回路53の
入力信号のみならず、NAND回路52の入力信号もハイレベ
ルになつたときのみ、前記時刻t2で出力がハイレベルに
立上がる。これによりマイクロコンピユータ41が動作可
能状態となる。そしてマイクロコンピユータ41がボリウ
ム等の初期設定を完了し時刻t5で出力端子PONをハイレ
ベルにするとパワー増幅器61のスタンバイ端子BSにハイ
レベルの信号が与えられ、ミユートが解除される。この
後、電源電圧Vが作動電圧、たとえば13.2Vから減少す
る場合、前記電圧Vaを下まわると第3図(3)に示すよ
うにトランジスタ45が遮断する。この時刻t3ではFF回路
70の出力はまだ切換わつていない。その後、電源電圧V
が減少し、前記入力信号レベルVbを経過した時刻t4でト
ランジスタ47は遮断され、このタイミングでFF回路70は
出力がローレベルに切換わると同時にパワー増幅器61の
スタンバイ端子BSがローレベルとなり、ミユート動作が
行われる。その後時刻t6においてマイクロコンピユータ
41の出力端子PONがローレベルとなる。
FIG. 3 is a time chart for explaining the operation of this embodiment. The configuration of this embodiment will be described with reference to FIG. First, as shown in (1) of FIG.
Rises from 0 level, the operating voltage of transistor 47 V1
Transistor 47 conducts at the input signal level Vb corresponding to 2. After this, the power supply voltage V further rises, and the transistor
When the input voltage Va corresponding to the operating voltage V11 of 45 is reached, the transistor 45 becomes conductive. In the FF circuit 70, the output rises to the high level at the time t2 only when not only the input signal of the inverting circuit 53 but also the input signal of the NAND circuit 52 goes to the high level. As a result, the micro computer 41 becomes operable. Then, when the microcomputer 41 completes the initialization of the volume and the like and sets the output terminal PON to the high level at time t5, the standby terminal BS of the power amplifier 61 is given a high level signal, and the miute is released. After that, when the power supply voltage V decreases from the operating voltage, for example, 13.2V, when it falls below the voltage Va, the transistor 45 is cut off as shown in FIG. 3 (3). At this time t3, the FF circuit
The output of 70 has not been switched yet. After that, the power supply voltage V
Is decreased, and at time t4 when the input signal level Vb has passed, the transistor 47 is cut off, and at this timing, the FF circuit 70 switches the output to the low level, and at the same time, the standby terminal BS of the power amplifier 61 becomes the low level, and The action is taken. After that, at time t6, the microcomputer
41 output terminal PON goes low.

すなわちマイクロコンピユータ41を付勢しようとする場
合に入力信号レベルが前記電圧Vaの付近で不所望に変動
する場合であつてもフリツプフロツプ回路70は該入力電
圧が電圧Vbを下まわらない限り一定レベルを保持する。
また電圧Vbに関しても同様である。このようにしてマイ
クロコンピユータ41の安定した動作が保障される。
That is, even when the input signal level undesirably fluctuates in the vicinity of the voltage Va when attempting to energize the microcomputer 41, the flip-flop circuit 70 maintains a constant level as long as the input voltage does not fall below the voltage Vb. Hold.
The same applies to the voltage Vb. In this way, stable operation of the micro computer 41 is guaranteed.

一方、前述したようにスイツチングトランジスタ56を介
して出力されるNAND回路54の出力と、マイクロコンピユ
ータ41の出力端子PONの出力との論理積によつてパワー
増幅器61のスタンバイ入力端子SBが制御される。したが
つて電源電圧Vが低下してマイクロコンピユータ41のチ
ツプイネーブル信号CEがローレベルに切換わり、マイク
ロコンピユータ41が停止される場合、その同一のタイミ
ング(前記時刻t4)においてパワー増幅器61の動作が停
止される。また、電源電圧が上昇する場合、マイクロコ
ンピユータ41の起動が完了した時点でパワー増幅器が起
動する。これにより電源電圧の遮断時における不所望な
雑音の発生を好適に除去できるばかりでなく、このよう
なシステム停止時における雑音を除去する構成を極めて
簡便に実現することができる。なお、本実施例では電源
作動検知回路38と電源停止検知回路39のそれぞれの弁別
レベルV11,V12を、共通のツエナダイオード42と抵抗44,
48の抵抗比および抵抗46,49の抵抗比によつて決定して
いるので、それぞれ独立したツエナダイオードにより弁
別レベルを決定する構成の場合に発生するツエナダイオ
ードのバラツキによる悪影響がなくなる。
On the other hand, as described above, the standby input terminal SB of the power amplifier 61 is controlled by the logical product of the output of the NAND circuit 54 output via the switching transistor 56 and the output of the output terminal PON of the microcomputer 41. It Therefore, when the power supply voltage V is lowered and the chip enable signal CE of the micro computer 41 is switched to the low level, and the micro computer 41 is stopped, the operation of the power amplifier 61 is performed at the same timing (time t4). Be stopped. When the power supply voltage rises, the power amplifier is activated when the activation of the microcomputer 41 is completed. As a result, not only the generation of undesired noise when the power supply voltage is cut off can be preferably removed, but also a configuration for removing the noise when the system is stopped can be realized very simply. In the present embodiment, the discrimination levels V11 and V12 of the power supply operation detection circuit 38 and the power supply stop detection circuit 39 are set to a common Zener diode 42 and a resistor 44, respectively.
Since it is determined by the resistance ratio of 48 and the resistance ratio of the resistors 46 and 49, the adverse effect due to the variation of the zener diode that occurs when the discrimination level is determined by independent zener diodes is eliminated.

考案の効果 以上のように本考案に従えば、電源電圧のレベルが前記
第1基準レベルまたは第2基準レベルの近傍で不所望に
変動する場合でも、弁別信号レベルを安定に保持するこ
とができる。また電源変動による負荷の起動/停止制御
は、弁別信号レベルが切換つたことを検出し、電源変動
に伴つた処理を行つた後に、制御手段から出力される負
荷の起動/停止信号と、前記弁別信号との論理演算に基
づいて行われるようにした。これにより電源変動による
負荷の起動/停止制御を即時に行うことができる。
As described above, according to the present invention, the discrimination signal level can be stably maintained even when the level of the power supply voltage changes undesirably near the first reference level or the second reference level. . The load start / stop control due to the power supply fluctuation detects the switching of the discrimination signal level, and after performing the processing associated with the power supply fluctuation, the load start / stop signal output from the control means and the discrimination The operation is performed based on the logical operation with the signal. As a result, it is possible to immediately perform load start / stop control due to power supply fluctuation.

【図面の簡単な説明】[Brief description of drawings]

第1図は本考案の一実施例の基本的構成を示すブロツク
図、第2図は具体的構成例を示す電気回路図、第3図は
実施例の動作を説明するタイムチヤート、第4図は典型
的な従来技術の構成を示すブロツク図、第5図は従来例
の一部の構成例を示す電気回路図である。 30……車載用音響装置、32……信号処理部、33……増幅
回路、35……ミユーテイング駆動回路、36……電圧変換
回路、37……電源、38……電源作動検知回路、39……電
源停止検知回路、40……信号発生回路、61……パワー増
幅器、CE……チツプイネーブル信号、SB……スタンバイ
入力端子
FIG. 1 is a block diagram showing the basic constitution of an embodiment of the present invention, FIG. 2 is an electric circuit diagram showing a concrete constitution example, FIG. 3 is a time chart for explaining the operation of the embodiment, and FIG. FIG. 5 is a block diagram showing a typical prior art configuration, and FIG. 5 is an electric circuit diagram showing a partial configuration example of the conventional example. 30 …… Vehicle audio equipment, 32 …… Signal processing unit, 33 …… Amplification circuit, 35 …… Muteing drive circuit, 36 …… Voltage conversion circuit, 37 …… Power supply, 38 …… Power supply operation detection circuit, 39… … Power stop detection circuit, 40… Signal generation circuit, 61… Power amplifier, CE… Chip enable signal, SB… Standby input terminal

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 【請求項1】電源電圧のレベルを第1基準レベルおよび
第2基準レベルとで比較し、電源電圧が前記第1、第2
基準レベルの両方に渡つて変化した時に弁別レベルが切
り換わるレベル弁別手段と、 前記レベル弁別手段の弁別レベルが切り換わつたことを
検出し、電源変動に伴つた処理を行つた後に負荷の起動
/停止制御信号を出力する制御手段と、 前記レベル弁別手段の弁別信号と前記制御手段の制御信
号を入力し、該弁別信号と該制御信号の論理により前記
負荷の起動/停止制御を行う判別手段からなることを特
徴とする負荷制御装置。
1. A power supply voltage level is compared with a first reference level and a second reference level, and the power supply voltage is the first and second reference levels.
The level discrimination means that the discrimination level is switched when it changes over both reference levels, and the fact that the discrimination level of the level discrimination means is switched is detected, and the load is activated after the processing associated with the power supply fluctuation is performed. / A control means for outputting a stop control signal, a discrimination means for inputting a discrimination signal of the level discrimination means and a control signal of the control means, and performing start / stop control of the load based on the discrimination signal and the logic of the control signal A load control device comprising:
JP5443688U 1988-04-21 1988-04-21 Load control device Expired - Lifetime JPH073689Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5443688U JPH073689Y2 (en) 1988-04-21 1988-04-21 Load control device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5443688U JPH073689Y2 (en) 1988-04-21 1988-04-21 Load control device

Publications (2)

Publication Number Publication Date
JPH01159413U JPH01159413U (en) 1989-11-06
JPH073689Y2 true JPH073689Y2 (en) 1995-01-30

Family

ID=31280366

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5443688U Expired - Lifetime JPH073689Y2 (en) 1988-04-21 1988-04-21 Load control device

Country Status (1)

Country Link
JP (1) JPH073689Y2 (en)

Also Published As

Publication number Publication date
JPH01159413U (en) 1989-11-06

Similar Documents

Publication Publication Date Title
US5488258A (en) Circuit for muting noises in a power amplifier
JPH073689Y2 (en) Load control device
JPH11134623A (en) Short circuit detecting circuit for magnetic head
JPS5842528B2 (en) Jikiki Rokusai Seisouchi
JPH06262985A (en) Voice switching device of audio apparatus
JP2869255B2 (en) amplifier
JP2002367270A (en) Reset circuit in car audio device
JP2820175B2 (en) In-car audio equipment
JPH0727743Y2 (en) Remote control device
JPS643363B2 (en)
JPH018026Y2 (en)
JP2557628B2 (en) Rituple Filter
JP3157461B2 (en) Smoothing circuit
JPS5914810Y2 (en) power control circuit
JPH0414796Y2 (en)
JPH0572297A (en) Semiconductor integrated circuit
JPS6226822Y2 (en)
JPH09102751A (en) Voice muting circuit
KR890004231Y1 (en) Automatic tape scanning circuit
KR910008267Y1 (en) Monitoring and muting circuit for tape recorder
JPH0441450Y2 (en)
JPS6210917Y2 (en)
JPH051013Y2 (en)
JPH0115217Y2 (en)
JPH0422443Y2 (en)