JPH0736836A - Fractional computer - Google Patents

Fractional computer

Info

Publication number
JPH0736836A
JPH0736836A JP20104993A JP20104993A JPH0736836A JP H0736836 A JPH0736836 A JP H0736836A JP 20104993 A JP20104993 A JP 20104993A JP 20104993 A JP20104993 A JP 20104993A JP H0736836 A JPH0736836 A JP H0736836A
Authority
JP
Japan
Prior art keywords
calculation
key
fractional
fraction
display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP20104993A
Other languages
Japanese (ja)
Inventor
Kiyoshi Iwabuchi
清 岩渕
Masumi Ishiwatari
真澄 石渡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Electronic Business Machines HK Co Ltd
Original Assignee
Canon Electronic Business Machines HK Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Electronic Business Machines HK Co Ltd filed Critical Canon Electronic Business Machines HK Co Ltd
Priority to JP20104993A priority Critical patent/JPH0736836A/en
Publication of JPH0736836A publication Critical patent/JPH0736836A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE: To provide a fractional computer understandably showing the calculating process of a fractional calculating expression. CONSTITUTION: The fractional computer 10 is provided with a liquid crystal display 12, a mode selection switch 14, a fraction specifying key 17 and an arithmetic input key 25 on the front surface of its main body 10a, and an internal control circuit is provided with an arithmetic logical unit, a data memory, an input part, an instruction decoder and a program memory. The data memory is provided with a progress flag Fc showing whether to display the halfway progress of fractional calculation and a next flag Fd to which a next processing content is set. Each time of pressing a 'next step' key 39 in the learning mode of fractional calculation, the calculating result to the halfway and the next processing content are displayed on the liquid crystal display 12.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は分数計算を行なう分数計
算機に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a fractional calculator for performing fractional calculation.

【0002】[0002]

【従来の技術】この種の分数計算機では、分数計算を指
示する入力キーを設け、その入力キーにより分数計算を
指定するとその分数計算の結果のみを表示するように構
成されていた。
2. Description of the Related Art In a fractional calculator of this type, an input key for instructing a fractional calculation is provided, and when the fractional calculation is designated by the input key, only the result of the fractional calculation is displayed.

【0003】[0003]

【発明が解決しようとする課題】しかしながら、このよ
うな分数計算機では答えがわからないときや答えが間違
っているときに正しい解答を表示することはできるので
あるが、分数計算を学習しようとする者にとっては、ど
うしてこの様な答えになるのかわからず、分数計算機の
学習効果を低減させてしまっていた。特に、分数計算を
学習するにあたっては通分、約分、さらに帯分数を仮分
数に変換した後に乗除算を計算するといった計算の過程
をしっかり理解しなければならないにもかかわらず、こ
れらの計算過程を教示する学習機がないので、分数計算
の学習は小学生にとってわかりづらいものとなってい
た。
However, it is possible to display the correct answer when such a fractional calculator does not know the answer or when the answer is incorrect, but for those who are going to learn fractional calculation, Did not understand why such an answer would be given, and had reduced the learning effect of the fractional calculator. In particular, when learning fraction calculation, even though it is necessary to fully understand the calculation process such as divisor, divisor, and conversion of mixed fraction into improper fraction and then calculation of multiplication and division, these calculation processes Since there is no learning machine to teach, the learning of fraction calculation was difficult for elementary school students to understand.

【0004】そこで、本発明は分数計算式の計算過程を
わかり易く示す分数計算機を提供することを目的とす
る。
Therefore, it is an object of the present invention to provide a fractional calculator that shows the calculation process of a fractional calculation formula in an easy-to-understand manner.

【0005】[0005]

【課題を解決するための手段】上記目的を達成するため
に本発明の分数計算機は、分母および分子に値を入力し
て分数を複数設定する分数設定手段と、この分数設定手
段によって設定された複数の分数に対して分数計算式を
設定する計算式設定手段と、この計算式設定手段によっ
て設定された前記分数計算式を計算する計算手段と、前
記分数計算式を表示する表示手段とを備えた分数計算機
において、前記計算手段は前記分数計算式の進行段階で
計算を停止する計算停止手段を備え、前記表示手段はこ
の計算停止手段によって停止された前記進行段階の計算
を表示する進行段階表示手段とを備える。
In order to achieve the above object, the fractional calculator of the present invention is configured by a fractional setting means for inputting a value into a denominator and a numerator to set a plurality of fractions, and the fractional setting means. A plurality of fractions are provided with calculation formula setting means for setting a fraction calculation formula, calculation means for calculating the fraction calculation formula set by the calculation formula setting means, and display means for displaying the fraction calculation formula. In the fractional calculator, the calculating means includes a calculation stopping means for stopping the calculation in the progressing step of the fractional expression, and the displaying means displays the progressing step display for displaying the calculation of the progressing step stopped by the calculation stopping means. And means.

【0006】[0006]

【作用】本発明の分数計算機は、分数設定手段により分
母および分子に値を入力して分数を複数設定し、この分
数設定手段によって設定された複数の分数に対して分数
計算式を計算式設定手段により設定し、この計算式設定
手段によって設定された前記分数計算式を計算手段によ
り計算し、表示手段により前記分数計算式を表示する際
に、前記計算手段に備えられた計算停止手段により前記
分数計算式の進行段階で計算を停止し、この計算停止手
段によって停止された前記進行段階の計算を前記表示手
段に備えられた進行段階表示手段により表示する。
In the fractional calculator of the present invention, the fractional setting means inputs values to the denominator and the numerator to set a plurality of fractions, and the fractional expression is set for the plurality of fractions set by the fractional setting means. Means for calculating the fractional calculation formula set by the calculation formula setting means by the calculation means, and displaying the fractional calculation formula by the display means, by the calculation stopping means provided in the calculation means. The calculation is stopped at the advancing stage of the fractional calculation formula, and the calculation of the advancing stage stopped by the calculation stopping means is displayed by the advancing step display means provided in the display means.

【0007】[0007]

【実施例】本発明の実施例を図面に基づいて説明する。Embodiments of the present invention will be described with reference to the drawings.

【0008】[第1実施例]図1は第1実施例の分数計
算機10の外観を示す斜視図である。分数計算機10は
液晶表示器12、モード選択スイッチ14、分数指定キ
ー17および演算入力キー25を備える。液晶表示器1
2は分数その他の計算式およびその計算結果を表示す
る。モード選択スイッチ14は分数計算を行なう「分
数」モード、分数以外の普通の計算を行なう「通常」モ
ード、分数の練習を行なう「学習」モードのいずれかに
切り替え可能である。演算入力キー25はテンキー21
や「×」キー40、「÷」キー41、「−」キー42、
「+」キー43、「=」キー39などの四則演算キーを
有する。分数指定キー17には整数部と分数部の区切り
を示す「と」キー27、分母部と分子部の区切りを示す
「分の」キー29、帯分数と仮分数とを交互に切替える
「仮分数」キー32、分数の約分を指定する「約分」キ
ー35および通分計算の表示を指定する「通分」キー3
8が設けられている。「=」キー39は分数計算式の計
算の実行を指示するものであるが、モード選択スイッチ
14が「学習」モードの時には約分や通分などの計算を
ワンステップずつ先に進める「次ステップ」キー39と
して作用する。
[First Embodiment] FIG. 1 is a perspective view showing the external appearance of a fraction calculator 10 according to the first embodiment. The fraction calculator 10 includes a liquid crystal display 12, a mode selection switch 14, a fraction designation key 17, and a calculation input key 25. Liquid crystal display 1
Reference numeral 2 indicates a calculation formula such as a fraction and the calculation result. The mode selection switch 14 can be switched to either a "fractional" mode for performing fractional calculations, a "normal" mode for performing ordinary calculations other than fractions, or a "learning" mode for practicing fractions. Calculation input key 25 is numeric keypad 21
, “×” key 40, “÷” key 41, “−” key 42,
It has four arithmetic operation keys such as a “+” key 43 and an “=” key 39. The fraction designation key 17 includes a “to” key 27 indicating a division between an integer part and a fraction part, a “minute” key 29 indicating a division between a denominator part and a numerator part, and a “provisional fraction” which alternately switches mixed fractions and improper fractions. "Key 32," division "key 35 for designating fraction reduction, and" division "key 3 for designating display of fraction calculation
8 are provided. The “=” key 39 is for instructing the execution of the calculation of the fractional formula, but when the mode selection switch 14 is in the “learning” mode, the calculation of the fractions, the totals, etc. is advanced one step at a time. "Key 39.

【0009】つぎに、分数計算機10の本体10aに組
み込まれている制御回路20の構成を説明する。始めに
全体的構成から説明する。図2は制御回路20の全体的
構成を示すブロック図である。制御回路20は算術論理
ユニット(ALU)59、データメモリ(RAM)5
4、キー入力部62、表示部65、インストラクション
デコーダ86およびプログラムメモリ85を備える。キ
ー入力部62は入力バッファ77および出力バッファ7
8を介してバス71に接続されるキーボード72を有す
る。このキーボード72に前述のモード選択スイッチ1
4、分数指定キー17および演算入力キー25が割り当
てられている。表示部65は液晶表示器12および液晶
表示器12を駆動する表示デコーダ/ドライバー13を
有し、データメモリ54に格納されたデータを表示す
る。プログラムメモリ(ROM)85はアドレスデコー
ダ85aを有し、このアドレスデコーダ85aによって
指定された番地に命令を格納している。インストラクシ
ョンデコーダ86はアドレスデコーダ85aによって指
定された番地の命令を読み込んで解読し、所定のタイミ
ングクロックに同期して前述した各部の制御を行なう。
Next, the configuration of the control circuit 20 incorporated in the main body 10a of the fractional computer 10 will be described. First, the overall configuration will be described. FIG. 2 is a block diagram showing the overall configuration of the control circuit 20. The control circuit 20 includes an arithmetic logic unit (ALU) 59, a data memory (RAM) 5
4, a key input unit 62, a display unit 65, an instruction decoder 86 and a program memory 85. The key input unit 62 includes an input buffer 77 and an output buffer 7.
It has a keyboard 72 connected to a bus 71 via 8. This keyboard 72 has the above-mentioned mode selection switch 1
4, a fraction designation key 17 and a calculation input key 25 are assigned. The display unit 65 has the liquid crystal display 12 and the display decoder / driver 13 that drives the liquid crystal display 12, and displays the data stored in the data memory 54. The program memory (ROM) 85 has an address decoder 85a and stores an instruction at an address designated by the address decoder 85a. The instruction decoder 86 reads and decodes the instruction at the address specified by the address decoder 85a, and controls the above-mentioned respective parts in synchronization with a predetermined timing clock.

【0010】上記構成の制御回路20は具体的につぎの
ような動作を実行する。データメモリ54に格納されて
いるデータをバス71を介して算術論理ユニット59に
転送し、算術論理ユニット59で算術処理を実行すると
その結果をバス71を介してデータメモリ54に再格納
する。また、データメモリ54に格納されているデータ
を表示デコーダ/ドライバー13に転送し、液晶表示器
12は転送されたデータを表示する。あるいは、キーボ
ード72上のモード選択スイッチ14、分数指定キー1
7および演算入力キー25のいずれかが操作されたとき
には入力バッファ77からその信号を読み込み、バス7
1を介してデータメモリ54にそのデータを一旦格納
し、各キーに対応した命令の処理を実行していく。
The control circuit 20 having the above-mentioned configuration specifically executes the following operation. When the data stored in the data memory 54 is transferred to the arithmetic logic unit 59 via the bus 71 and arithmetic processing is executed in the arithmetic logic unit 59, the result is stored again in the data memory 54 via the bus 71. Further, the data stored in the data memory 54 is transferred to the display decoder / driver 13, and the liquid crystal display 12 displays the transferred data. Alternatively, the mode selection switch 14 on the keyboard 72, the fraction designation key 1
7 or the operation input key 25 is operated, the signal is read from the input buffer 77 and the bus 7
The data is temporarily stored in the data memory 54 via 1 and the processing of the instruction corresponding to each key is executed.

【0011】つぎに、制御回路20の各部の詳細な構成
について説明する。図3はデータメモリ54の内部の構
成を示すブロック図である。データメモリ54には液晶
表示器12に表示される分数を記憶する分数領域54a
が設けられている。この分数領域54aには、演算項X
の整数部Xa、分母部Xb、分子部Xc、被演算項Yの
整数部Ya、分母部Yb、分子部Ycの他に、分数の入
力中に整数部、分母部、分子部のいずれを入力している
かを示す入力位置フラグFa、学習モードにおいて計算
の途中経過を表示するモードであることを示す経過フラ
グFcおよび次に行なう処理を示す次フラグFdがそれ
ぞれ領域54b、54c、54d、54f、54g、5
4h、54i、54j、54kに割り当てられている。
Next, a detailed configuration of each part of the control circuit 20 will be described. FIG. 3 is a block diagram showing an internal configuration of the data memory 54. The data memory 54 stores a fraction area 54a for storing the fraction displayed on the liquid crystal display 12.
Is provided. In this fractional area 54a, the operation term X
In addition to the integer part Xa, the denominator part Xb, the numerator part Xc, the integer part Ya of the operand Y, the denominator part Yb, and the numerator part Yc, any of the integer part, the denominator part, and the numerator part is input during the input of the fraction. The input position flag Fa indicating whether the calculation is being performed, the progress flag Fc indicating that the learning process is in progress and the next flag Fd indicating the process to be performed next are areas 54b, 54c, 54d and 54f, respectively. 54 g, 5
It is assigned to 4h, 54i, 54j, and 54k.

【0012】つぎに、表示部65の構造について説明す
る。前述したように、表示部65の表示デコーダー/ド
ライバー13は単純マトリックス駆動法により液晶表示
器12を駆動する。図4は液晶表示器12の全表示セグ
メント12aを示した正面図である。全表示セグメント
12aは数値データを表示する数値表示部130と分数
計算に関連した用語を表示する補助表示アイテム群13
1を有する。図5および図6は全表示セグメント12a
の結線を示す結線図であり、共通電極C1〜C8および
セグメント電極S1〜S40が示されている。例えば、
共通電極C1、C2、C3およびセグメント電極S1、
S2、S3の組み合わせによって右端上段のセグメント
群130aの「日」字を構成する表示セグメント13
2、133、134、135、136、137、138
を選択的に点灯してデータを表示することができる。共
通電極C3、C4、C5、C6およびセグメント電極S
1、S2、S3の組み合わせによって右端中段のセグメ
ント群130bの「日」字を構成する表示セグメント1
38、139、140、141、142、143、14
4を選択的に点灯してデータを表示することができる。
また、同様に共通電極C6、C7、C8およびセグメン
ト電極S1、S2、S3の組み合わせによって右端下段
のセグメント群130cの「日」字を構成する表示セグ
メント144、145、146、147、148、14
9、150を選択的に点灯してデータを表示することが
できる。同様に、共通電極C1〜C8とセグメント電極
S4、S5、S6とから右端より2桁目の上、中、下段
でデータを表示する。帯分数を表示するときは整数部を
中段に表示し、分母部を下段に表示し、分子部を上段に
表示する。したがって、例えば、表示セグメント138
は上段の表示と中段の表示の両方に共用するので、中段
を表示しているときには同じ桁の上段と下段を表示でき
ない。また、上段と下段を表示しているときには同じ桁
の中段を表示できない。このような表示形態をとること
により、図1に示すようにたいへん見やすい表示とな
る。上段、下段でそれぞれ分子、分母のデータを表示し
ているとき、中段の表示セグメント141およびこの表
示セグメントと桁間に同一行に並ぶ表示セグメント15
1、152で分母と分子を分ける横線を表示する。
Next, the structure of the display section 65 will be described. As described above, the display decoder / driver 13 of the display unit 65 drives the liquid crystal display 12 by the simple matrix driving method. FIG. 4 is a front view showing all the display segments 12a of the liquid crystal display 12. The total display segment 12a includes a numerical display unit 130 that displays numerical data and an auxiliary display item group 13 that displays terms related to fraction calculation.
Has 1. 5 and 6 show all display segments 12a
It is a connection diagram showing the connection of the common electrodes C1 to C8 and the segment electrodes S1 to S40. For example,
Common electrodes C1, C2, C3 and segment electrodes S1,
The display segment 13 that constitutes the "Japanese character" of the segment group 130a at the upper right end by the combination of S2 and S3
2, 133, 134, 135, 136, 137, 138
Can be selectively illuminated to display data. Common electrodes C3, C4, C5, C6 and segment electrodes S
Display segment 1 that constitutes the "day" character of the segment group 130b in the rightmost middle stage by the combination of 1, S2, and S3
38, 139, 140, 141, 142, 143, 14
4 can be selectively illuminated to display data.
Similarly, the display segments 144, 145, 146, 147, 148, 14 forming the "day" of the segment group 130c at the lower right end by the combination of the common electrodes C6, C7, C8 and the segment electrodes S1, S2, S3.
Data can be displayed by selectively illuminating 9,150. Similarly, data is displayed in the upper, middle, and lower columns of the second digit from the right end from the common electrodes C1 to C8 and the segment electrodes S4, S5, and S6. When the mixed number is displayed, the integer part is displayed in the middle part, the denominator part is displayed in the lower part, and the numerator part is displayed in the upper part. Thus, for example, display segment 138
Since is used for both the upper display and the middle display, it is not possible to display the upper and lower columns of the same digit when the middle display is displayed. Also, when the upper and lower columns are displayed, the middle column of the same digit cannot be displayed. By adopting such a display form, the display is very easy to see as shown in FIG. When the numerator and denominator data are displayed in the upper and lower rows, respectively, the display segment 141 in the middle row and the display segment 15 arranged in the same line between columns as the display segment are displayed.
A horizontal line that separates the denominator and the numerator is displayed at 1,152.

【0013】つぎに、分数計算の計算過程を液晶表示器
12の表示例に基づいて具体的に説明する。始めに、前
述した分数指定キー17および演算入力キー25を使っ
て分数を入力する手順を示す。例えば、帯分数「3 4
/7」を入力するとき、テンキー21で値「3」を入力
後に「と」キー27を押すことにより整数部の入力を確
定する。つづいて、値「7」を入力後に「分の」キー2
9を押すことにより分母部を確定し、引き続き値「4」
を入力して分子部を確定させて分数の入力を終える。こ
のように、帯分数を読み上げる順序でキー入力を行なう
ので操作性がよい。図7、図8および図9は分数計算ル
ーチンを示すフローチャートである。また、図10はキ
ー操作に応じて変化する液晶表示器12の表示態様を示
す説明図である。まず、本ルーチンの実行を開始する
と、データメモリ54に割り当てられた各記憶領域を初
期値にセットする(ステップS110)。液晶表示器1
2を初期画面にし(ステップS120)、キーボード7
2からのキー入力を待つ(ステップS130)。仮に、
値「1」が入力されたとする。つぎに、モード選択スイ
ッチ14の状態が「通常」モードになっているか「分
数」モードあるいは「学習」モードになっているかを判
断し(ステップS140)、「通常」モードになってい
るときには通常の計算処理を行なう(ステップS14
5)。この通常の計算処理は周知であるので詳しい説明
は割愛する。再び、ステップS120に戻って同様の処
理をくりかえす。「分数」モードあるいは「学習」モー
ドになっているときには、経過フラグFcがセットされ
ているかどうかを判断する(ステップS147)。経過
フラグFcが「ON」にセットされていて途中経過を表
示するモードであるならばステップS149のキー判断
に移行するが、始めて本ルーチンを実行するときには
「OFF」になっているのでステップS150に移行し
入力されたキーを判断する(ステップS150)。入力
キーが「0」〜「9」のテンキー21、「と」キー2
7、「分の」キー29などの置数関連キーであるとき図
8に示すステップS160の処理に移行する。「+」、
「−」、「×」、「÷」などの四則演算を表す演算入力
キー25であるときには図9に示すステップS280の
処理に移行する。通分キー38であるときには図10に
示すステップS360の処理に移行する。「約分」キー
35、「仮分数」キー32などその他のキーであるとき
はその他の処理を実行してから(ステップS155)再
び、ステップS120に戻って処理をくりかえす。前述
したように、ステップS130でキー入力が仮に値
「1」であるとしたので、テンキー21が入力されたと
してステップS160に移行する。
Next, the calculation process of the fraction calculation will be concretely described based on the display example of the liquid crystal display 12. First, a procedure for inputting a fraction using the fraction specifying key 17 and the operation input key 25 described above will be described. For example, the mixed number "34
When inputting "/ 7", the value "3" is input by the ten keys 21 and the "and" key 27 is pressed to confirm the input of the integer part. Then, after inputting the value "7", press the "minute" key 2
Confirm the denominator by pressing 9 and continue to the value “4”
Enter to confirm the numerator and complete the fraction input. In this way, since the key inputs are performed in the order of reading the mixed number, the operability is good. 7, 8 and 9 are flowcharts showing the fraction calculation routine. Further, FIG. 10 is an explanatory diagram showing a display mode of the liquid crystal display 12 which changes according to a key operation. First, when the execution of this routine is started, each storage area allocated to the data memory 54 is set to an initial value (step S110). Liquid crystal display 1
2 as the initial screen (step S120), and the keyboard 7
Wait for key input from 2 (step S130). what if,
It is assumed that the value "1" is input. Next, it is judged whether the mode selection switch 14 is in the "normal" mode or the "fractional" mode or the "learning" mode (step S140). When the "normal" mode is selected, the normal mode is selected. Calculation processing is performed (step S14)
5). Since this normal calculation process is well known, its detailed description will be omitted. Again, it returns to step S120 and repeats the same processing. When in the "fractional" mode or the "learning" mode, it is determined whether or not the progress flag Fc is set (step S147). If the progress flag Fc is set to "ON" and the mode is a mode for displaying the progress, the process proceeds to the key determination of step S149, but when this routine is executed for the first time, it is "OFF", so the process proceeds to step S150. The key that has been shifted and entered is determined (step S150). Numeric keypad 21 with input keys "0" to "9", "to" key 2
7. If the key is a numeral-related key such as the "minute" key 29, the process proceeds to step S160 shown in FIG. "+",
When the operation input key 25 indicates the four arithmetic operations such as "-", "x", "÷", the process proceeds to step S280 shown in FIG. When it is the normal key 38, the process proceeds to step S360 shown in FIG. If it is any other key such as the "approximate" key 35 or the "provisional fraction" key 32, other processing is executed (step S155), and the process returns to step S120 to repeat the processing. As described above, since it is assumed that the key input is the value “1” in step S130, it is determined that the ten key 21 is input, and the process proceeds to step S160.

【0014】ステップS160では、再び入力キーの判
断を行ない、つぎの処理に分岐する。テンキー21であ
るときはステップS170に移行し、「と」キー27で
あるときはステップS180に移行し、「分の」キーで
あるときはステップS190に移行する。値「1」はテ
ンキー21なので、ステップS170に移行し、入力位
置フラグFaが整数、分母、分子のいずれになっている
かを判断し、それに応じて整数部Xa、分母部Xb、分
子部Xcに入力値を代入する(ステップS200、S2
10、S220)。入力位置フラグFaが初期値のまま
のときには整数を示しているので、入力された値「1」
は整数部Xaに代入される。この入力値「1」の代入を
終えると、液晶表示器12の右端には値「1」が表示さ
れる(図10(1)参照)。その後、前述と同様にステ
ップS120に戻って処理をくりかえす。
In step S160, the input key is determined again, and the process branches to the next process. If it is the numeric keypad 21, the process proceeds to step S170, if it is the "to" key 27, the process proceeds to step S180, and if it is the "minute" key, the process proceeds to step S190. Since the value "1" is the numeric keypad 21, the process proceeds to step S170, and it is determined whether the input position flag Fa is an integer, a denominator, or a numerator, and the integer part Xa, the denominator part Xb, and the numerator part Xc are correspondingly determined. Substitute the input value (steps S200 and S2)
10, S220). When the input position flag Fa remains the initial value, it indicates an integer, so the input value "1"
Is assigned to the integer part Xa. When the substitution of the input value "1" is completed, the value "1" is displayed on the right end of the liquid crystal display 12 (see FIG. 10 (1)). After that, the process returns to step S120 and the process is repeated as described above.

【0015】つぎに、入力されたキーが「と」キー27
であると、入力位置フラグFaを判断し(ステップS1
80)入力位置フラグFaが「分母」、「分子」である
とき以後何もせずステップS120に戻って処理をくり
かえすが、この場合「整数」になっているので入力位置
フラグFaを「分母」に変更してから(ステップS18
5)ステップS120に戻って処理をくりかえす。これ
により、帯分数であることが確定される。図10の
(2)に示すように「と」キー27が入力されると、横
線(バー)170bおよび分母部の入力を促すカーソル
170aが表示される。さらに、図10の(3)では図
10の(1)と同様の処理で値「8」が分母部の位置に
入力される。
Next, the entered key is the "to" key 27.
If so, the input position flag Fa is determined (step S1
80) When the input position flag Fa is the "denominator" and the "numerator", the process returns to step S120 without doing anything, and the process is repeated. In this case, however, the input position flag Fa is set to the "denominator". After changing (step S18
5) Return to step S120 to repeat the process. As a result, it is confirmed that it is a mixed fraction. As shown in (2) of FIG. 10, when the "to" key 27 is input, a horizontal line (bar) 170b and a cursor 170a for prompting the input of the denominator are displayed. Further, in (3) of FIG. 10, the value “8” is input to the position of the denominator by the same processing as in (1) of FIG.

【0016】つぎに、図10の(4)に示すように「分
の」キー29が入力されたときは入力位置フラグFaの
状態を判断し(ステップS190)、入力位置フラグF
aが「分母」となっているこの場合には入力位置フラグ
Faを「分子」に変更してから(ステップS240)ス
テップS120に戻って処理をくりかえす。この処理に
よって図10の(4)には分子部の位置に入力を促すカ
ーソル170aが表示される。尚、ステップS190の
判断で入力位置フラグFaが初期値の整数のままである
ときには帯分数として先に整数部Xaに入力した値を分
母部Xbの値にするために整数部Xaの値を分母部Xb
に移し替え、整数部Xaの値を「0」にリセットする
(ステップS230)。この後、入力位置フラグFaを
「分子」にセットしてから(ステップS240)ステッ
プS120に戻って処理をくりかえす。ステップS19
0で入力位置フラグFaが「分子」であるときは既に分
数を入力し終わっているので、以後何もせずにステップ
S120に戻って処理をくりかえす。
Next, as shown in (4) of FIG. 10, when the "minute" key 29 is pressed, the state of the input position flag Fa is judged (step S190), and the input position flag F is determined.
In this case where a is the "denominator", the input position flag Fa is changed to "numerator" (step S240) and the process returns to step S120 to repeat the process. By this processing, the cursor 170a for prompting the input is displayed at the position of the molecular portion in (4) of FIG. When the input position flag Fa remains the initial value of the integer in the determination of step S190, the value of the integer part Xa is changed to the value of the denominator part Xb so that the value previously input to the integer part Xa as the mixed fraction is set to the value of the denominator part Xb. Part Xb
And the value of the integer part Xa is reset to "0" (step S230). After that, the input position flag Fa is set to "numerator" (step S240) and the process returns to step S120 to repeat the process. Step S19
When the input position flag Fa is "0" and the numerator is 0, the fraction has already been input, and therefore the process is repeated without performing anything and returning to step S120.

【0017】つぎに図10の(5)に示すようにキー入
力の値が「2」であるときには前述のステップS170
〜ステップS220までの処理を行なって分子部Xcに
値「2」が代入される。したがって、図10の(5)に
は値「1 2/8」が表示される。図10の(6)で
「約分」キー35が入力されるとステップS155にお
いて約分処理が行われる。この約分処理は周知のユーク
リッド互除法によってXb、Xcの最大公約数を求め、
求めた最大公約数でXb、Xcの各々を割ることによっ
て行なわれる。演算処理の結果、Xbは値「4」、Xc
は値「1」となる。
Next, as shown in (5) of FIG. 10, when the key input value is "2", the above-mentioned step S170 is performed.
The value "2" is assigned to the numerator Xc by performing the processing up to step S220. Therefore, the value "1 2/8" is displayed in (5) of FIG. When the "reduction" key 35 is input in (6) of FIG. 10, reduction processing is performed in step S155. This reduction processing obtains the greatest common divisor of Xb and Xc by the well-known Euclidean mutual division method,
It is performed by dividing each of Xb and Xc by the obtained greatest common divisor. As a result of the arithmetic processing, Xb is the value “4”, Xc
Is the value "1".

【0018】つぎに、図10の(7)で「−」キー42
が入力されると、ステップS150の判断で図9のステ
ップS280に移行する。入力キーが「−」キー42な
どの四則演算であるかどうかを判断する(ステップS2
85)。ここで、既に演算子が入力されているときには
そこまでの演算を実行してから(ステップS290)、
初めての演算子の入力のときはそのまま演算項(右項)
Xを被演算項(左項)Yに移動する(ステップS30
0)すなわち、整数部Xa、分母部Xb、分子部Xcの
値をそれぞれ整数部Ya、分母部Yb、分子部Ycに移
動する。この後、入力位置フラグFaを「整数」にセッ
トし(ステップS310)、「−」の演算子をセットし
(ステップS320)、図10の(7)に示すように左
側から「11/4−」をステップS120に戻って表示
して同様の処理をくりかえす。さらに、以上示した処理
と同様の処理を行なって演算項(右項)Xの分数入力を
行なうと、図10の(8)〜(10)に示す分数計算式
「1 1/4 − 1/6」が得られる。
Next, in (7) of FIG. 10, the "-" key 42
Is input, the process proceeds to step S280 of FIG. 9 in the determination of step S150. It is determined whether or not the input key is the four arithmetic operations such as the "-" key 42 (step S2).
85). Here, when the operator has already been input, the calculation up to that point is executed (step S290),
When inputting the operator for the first time, the operation term is as it is (right term)
X is moved to the operand (left term) Y (step S30).
0) That is, the values of the integer part Xa, the denominator part Xb, and the numerator part Xc are moved to the integer part Ya, the denominator part Yb, and the numerator part Yc, respectively. Thereafter, the input position flag Fa is set to "integer" (step S310), the operator of "-" is set (step S320), and "11 / 4-" is set from the left side as shown in (7) of FIG. Is returned to step S120 and displayed, and the same processing is repeated. Furthermore, when the fractional input of the operation term (right term) X is performed by performing the same processing as that described above, the fractional expression "1 1/4 -1 / 1" shown in (8) to (10) of FIG. 6 ”is obtained.

【0019】さらに、図10の(11)で「通分」キー
38が入力されると図7のステップS155における通
分処理が行なわれる。この通分処理は前述の約分処理と
同様にユークリッド互除法により分母同士(Xb、Y
b)の最大公約数Gを求めることによって行なわれる。
すなわち、分子部Xcには(Xc・Yb/G)を代入
し、分子部Ycには(Yc・Xb/G)を代入し、X
b、Xbには(Xb・Yb/G)を代入することによっ
て通分処理される。この結果、図10の(11)の表示
となる。また、図10の(12)で「=」キー39が入
力されると、図9のステップS345の処理に移行して
モードが判断される。学習モードであるならばステップ
S355で経過フラグFcを「ON」にセットして途中
経過表示モードに移行する。ここでは、分数モードなの
で、ステップS350に移行してステップS290と同
じ演算処理を行ない、この後ステップS120に戻って
図10の(12)に示す計算結果を表示する。図10の
(13)、(14)では「仮分数」キー32の入力があ
る度にステップS155において仮分数から帯分数に、
帯分数から仮分数に交互に変換を行なう。図10の(1
3)では、Xcに(Xa・Xb+Xc)を代入し、Xa
に値「0」を代入することで仮分数に変換されて「13
/12」の表示となる。また、図10の(14)ではX
cをXbで割った商がXa、余りがXcに代入されて
「1 1/12」の表示となる。
Further, when the "divided" key 38 is input in (11) of FIG. 10, the divided processing in step S155 of FIG. 7 is performed. This division processing is performed in the same manner as the above-mentioned reduction processing by the Euclidean mutual division method, and the denominators (Xb, Y
This is done by finding the greatest common divisor G of b).
That is, (Xc · Yb / G) is substituted for the molecular part Xc, (Yc · Xb / G) is substituted for the molecular part Yc, and X
By substituting (Xb · Yb / G) for b and Xb, the processes are uniformly performed. As a result, the display of (11) in FIG. 10 is obtained. When the “=” key 39 is pressed in (12) of FIG. 10, the process proceeds to step S345 of FIG. 9 and the mode is determined. If it is the learning mode, the progress flag Fc is set to "ON" in step S355, and the process proceeds to the midway progress display mode. Here, since it is the fractional mode, the process proceeds to step S350 to perform the same arithmetic processing as in step S290, and then returns to step S120 to display the calculation result shown in (12) of FIG. In (13) and (14) of FIG. 10, every time the "improper fraction" key 32 is input, the improper fraction is changed to the mixed fraction in step S155.
Alternate conversion from mixed fractions to improper fractions. (1 in FIG.
In 3), (Xa · Xb + Xc) is substituted for Xc, and Xa
By substituting the value “0” into
/ 12 ”is displayed. Also, in (14) of FIG.
The quotient obtained by dividing c by Xb is substituted for Xa, and the remainder is substituted for Xc to display "1 1/12".

【0020】つぎに、学習モード時の途中経過表示モー
ドについて説明する。図11,図12および図13は分
数計算ルーチンのうち途中経過表示モードに係る部分を
示すフローチャートである。図14および図15はキー
操作に対する表示態様を示す図である。図14の(2
0)は図10と同様の手順で入力された分数計算式「5
/6+3/10」を示す。モード選択スイッチ14を
「学習」モードに切り替えた状態で、図14の(21)
に示す「=」キー39が入力されると図9の前述のステ
ップS355で経過フラグFcが「ON」にセットされ
て、ステップS360以降の途中の計算を表示するモー
ドになる。途中経過表示モードでは、分数計算式の計算
途中でつぎのステップを実行する計算内容を判定しその
計算内容を次フラグFdにセットすることを行なう。ま
ず、前述の分数計算式の演算子を判断する(ステップS
360)。演算子が加減算のときはステップS370以
降の処理を行ない、乗除算のときはステップS530以
降の処理を行ない、既に演算が終わって右項だけになっ
ているときはステップS710以降の処理に移行する。
ステップS370では、加算あるいは減算する分数の両
分母が等しいかどうか判断し、等しくない場合は左項の
分数Yおよび右項の分数Xがそれぞれ約分できるかどう
かを判断する(ステップS380、S390)。約分で
きるならば、それぞれ「約分1」、「約分2」を次フラ
グFdにセットしてステップS120からの処理に戻る
(ステップS400、S410)。どちらも約分できな
いときに「通分」を次フラグFdにセットしてステップ
S120からの処理に戻る(ステップS420)。尚、
約分可能かどうかの判断はユークリッド互除法による最
大公約数が値「1」かどうかで判断する。図14の(2
1)ではどちらも約分できないのでステップS370、
S380、S390、S420の順に処理を実行して次
フラグFdに「通分」がセットされると、ステップS1
20に戻って「通分」が表示される。つぎに、図14の
(22)で示すように「=」キー39が入力されたとき
には経過フラグFcが「ON」にセットされているの
で、「=」キー39は「次ステップ」キー39として働
き、前述のステップS147、149の処理を行なって
ステップS810に移行する。ステップS810では、
次フラグFdにセットされた計算内容が処理される。ま
ず、次フラグFdにセットされた計算内容が「終了」か
どうかを判断し、「終了」であるならば以後何も処理せ
ずにステップS120に戻る。「終了」以外のときには
次フラグFdの計算内容を読み込んで(ステップS82
0)、その計算内容にしたがって各種の演算処理を行な
ってから(ステップS830〜S930)、前述のステ
ップS360に戻る。図14の(22)の例ではステッ
プS840で前述の図10の(11)のときと同様に通
分処理される。両項の分数の分母が等しくなったので再
び実行されるステップS370の処理ではステップS4
10に移行する。ステップS410では演算子が加算の
ときにステップS420で次フラグFdに「計算」をセ
ットし、減算のときにはステップS430で分子同士を
比較して引く数の方が大きければ「繰下」、そうでなけ
れば「計算」を次フラグFdにセットして(ステップS
420、S440)ステップS120に戻る。尚、次フ
ラグFdに「計算」がセットされたときには液晶表示器
12に「次へ」と表示される。
Next, the halfway progress display mode in the learning mode will be described. FIG. 11, FIG. 12 and FIG. 13 are flowcharts showing a part related to the midway progress display mode in the fraction calculation routine. 14 and 15 are diagrams showing a display mode in response to a key operation. 14 (2)
0) is the fractional calculation formula “5 entered in the same procedure as in FIG.
/ 6 + 3/10 ”is shown. With the mode selection switch 14 switched to the "learning" mode, (21) in FIG.
9 is input, the progress flag Fc is set to "ON" in step S355 of FIG. 9 described above, and the mode in which the calculation in the middle of step S360 and thereafter is displayed. In the midway progress display mode, the calculation content for executing the next step is determined during the calculation of the fractional calculation formula, and the calculation content is set in the next flag Fd. First, the operator of the above-described fractional calculation formula is determined (step S
360). When the operator is addition / subtraction, the processing from step S370 is performed, when the multiplication / division is performed, the processing from step S530 is performed, and when the operation is already finished and only the right term is reached, the processing proceeds to step S710 and later. .
In step S370, it is determined whether the denominators of the fractions to be added or subtracted are equal, and if they are not equal, it is determined whether the fraction Y of the left term and the fraction X of the right term can each be reduced (steps S380 and S390). . If the reduction is possible, "reduction 1" and "reduction 2" are set in the next flag Fd, and the process returns from step S120 (steps S400 and S410). When neither of them can be reduced, "complete" is set in the next flag Fd, and the process returns from step S120 (step S420). still,
Whether or not divisor can be reduced is determined by whether or not the greatest common divisor according to the Euclidean mutual division method is the value “1”. 14 (2)
In 1), neither can be reduced, so step S370,
When the processing is executed in the order of S380, S390, and S420, and "complete" is set in the next flag Fd, step S1
The display returns to 20 and "Complete" is displayed. Next, as shown in (22) of FIG. 14, since the progress flag Fc is set to “ON” when the “=” key 39 is input, the “=” key 39 is used as the “next step” key 39. It works, performs the processing of steps S147 and 149 described above, and shifts to step S810. In step S810,
The calculation contents set in the next flag Fd are processed. First, it is determined whether or not the calculation content set in the next flag Fd is “end”. If it is “end”, no processing is performed thereafter, and the process returns to step S120. When it is other than "end", the calculation content of the next flag Fd is read (step S82).
0), and after performing various arithmetic processes according to the calculation contents (steps S830 to S930), the process returns to step S360. In the example of (22) of FIG. 14, in step S840, the same processing is performed as in the case of (11) of FIG. 10 described above. Since the denominators of the fractions of both terms have become equal, in the processing of step S370 executed again, step S4
Go to 10. In step S410, when the operator is addition, "calculation" is set in the next flag Fd in step S420, and in subtraction, if the number of the numerator compared in step S430 is larger, the value is "carry". If not, "calculation" is set in the next flag Fd (step S
420, S440) Return to step S120. When "calculate" is set in the next flag Fd, "next" is displayed on the liquid crystal display 12.

【0021】つぎに、図14の(23)では(22)と
同様の処理手順でステップS810〜ステップS930
と順に実行して加算処理を行なう。加算を実行すると、
その結果を右項の分数のXa、Xb、Xcに格納する。
演算子は「NOP」になるので、再びステップS360
を実行するときステップS710に移行する。ステップ
S710では分母部Xbと分子部Xcの大きさを比較
し、分子部Xcの方が大きいか等しければステップS7
20で「帯分数」を次フラグFdにセットし、小さけれ
ばステップS730で約分できるかどうかを判断し約分
できればステップS740で「約分2」、約分できなけ
ればステップS750で「終了」を次フラグFdにセッ
トしてステップS120に戻る。図14の(23)の場
合はステップS710からステップS720に移行し、
「帯分数」が次フラグFdにセットされてステップS1
20に戻る。同様にして図13の(24)ではステップ
S910で帯分数に変換されると、ステップS740で
「約分2」が次フラグFdにセットされ、さらに図14
の(25)では、ステップS860で約分が行なわれ、
ステップS750で「終了」が次フラグFdにセットさ
れて図14の(25)に示す表示となり、一連の途中経
過の表示を終了する。
Next, in (23) of FIG. 14, steps S810 to S930 are performed in the same processing procedure as (22).
Are sequentially executed to perform addition processing. When you add
The result is stored in the fractions Xa, Xb, and Xc of the right term.
Since the operator is "NOP", step S360 is executed again.
When executing, the process proceeds to step S710. In step S710, the sizes of the denominator part Xb and the numerator part Xc are compared, and if the numerator part Xc is larger or equal, step S7.
In step 20, the "division number" is set in the next flag Fd, and if it is smaller, it is determined in step S730 whether or not it can be reduced. If it can be reduced, it is "divided 2" in step S740, and if it cannot be reduced, "end" in step S750. Is set to the next flag Fd and the process returns to step S120. In the case of (23) in FIG. 14, the process proceeds from step S710 to step S720,
"Fixed number" is set in the next flag Fd and step S1
Return to 20. Similarly, in (24) of FIG. 13, when it is converted into a mixed fraction in step S910, “about 2” is set in the next flag Fd in step S740, and further, in FIG.
In (25) of, about minutes are performed in step S860,
In step S750, "end" is set in the next flag Fd, and the display shown in (25) of FIG.

【0022】図15は分数計算式の割算の例である。図
15の(30)は図10の例と同様の手順で入力された
分数計算式「3 1/3÷ 4/5」を示す。図15の
(31)で「=」キー39が入力されると、前述のステ
ップS280、S345、S355の処理によって途中
経過表示モードとなり、前述のステップS360によっ
て演算子が「÷」であるとステップS530の処理に移
行する。左項Yが帯分数であるならば「仮分数1」を次
フラグFdにセットし(ステップS540)、右項Xが
帯分数であるならば「仮分数2」を次フラグFdにセッ
トし(ステップS550、S560)、演算子が除算で
あるならば「逆数」を次フラグFdにセットし(ステッ
プS570、S580)、左項YのYbとYcが約分可
能であるならば「約分1」を次フラグFdにセットし
(ステップS590、S600)、右項XのXb、Xc
が約分可能であるならば「約分2」を次フラグFdにセ
ットし(ステップS610、S620)、左項の分子部
Ycと右項の分母部Xbが約分可能であるならば「約分
3」を次フラグFdにセットし(ステップS630、S
640)、左項Yの分母部Ybと右項Xの分子部Xcが
約分可能であるならば「約分4」を次フラグFdにセッ
トし(ステップS650、S660)、いずれにも該当
しなければ「計算」を次フラグFdにセットしてステッ
プS120に戻る。図15の(31)の場合はステップ
S540で「仮分数1」がセットされる。つぎの図15
の(32)ではステップS890で左項Yが仮分数に変
換されるとステップS580で次フラグFdに「逆数」
がセットされる。(33)ではステップS830で右項
Xの分母部Xbと分子部Xcが交換されて演算子は「乗
算」にセットされると、ステップS640で次フラグF
dに「約分3」がセットされる。図15の(34)では
ステップS870て約分処理されてステップS730で
次フラグFdに「計算」がセットされる。図15の(3
5)ではステップS930で乗算が実行されるとステッ
プS720で次フラグFdに「帯分数」がセットされ
る。図15の(36)ではステップS910で帯分数に
変換され、ステップS750で次フラグFdに「終了」
がセットされると一連の途中経過表示の処理が終了す
る。尚、図15の(31)、(32)、(33)では処
理の対象となる「3 1/3」、「4/5」、「10」
と「4」の部分を点滅表示させてもよく、これにより一
層解り易いものにすることができる。
FIG. 15 shows an example of division of a fractional calculation formula. (30) of FIG. 15 shows the fractional calculation formula “3 1/3 ÷ 4/5” input in the same procedure as the example of FIG. 10. When the “=” key 39 is input at (31) in FIG. 15, the process proceeds to the midway progress display mode by the processing of steps S280, S345, and S355 described above, and it is determined that the operator is “÷” by step S360 described above. The process moves to S530. If the left term Y is a mixed fraction, "improper fraction 1" is set in the next flag Fd (step S540), and if the right term X is a mixed fraction, "improper fraction 2" is set in the next flag Fd ( (Steps S550 and S560), if the operator is division, set "reciprocal" to the next flag Fd (Steps S570 and S580), and if Yb and Yc of the left term Y can be reduced, "reduce 1" Is set to the next flag Fd (steps S590 and S600), and Xb and Xc of the right term X are set.
Is reduced to the next flag Fd (steps S610 and S620), the numerator part Yc of the left term and the denominator part Xb of the right term are reduced to "about". Minute 3 "is set in the next flag Fd (steps S630, S
640), if the denominator part Yb of the left term Y and the numerator part Xc of the right term X can be reduced, "about 4" is set in the next flag Fd (steps S650 and S660), and both are applicable. If not, "calculation" is set in the next flag Fd and the process returns to step S120. In the case of (31) in FIG. 15, "improper fraction 1" is set in step S540. Next Figure 15
In (32), when the left term Y is converted to an improper fraction in step S890, "reciprocal" is set in the next flag Fd in step S580.
Is set. In (33), when the denominator part Xb and the numerator part Xc of the right term X are exchanged and the operator is set to “multiplication” in step S830, the next flag F is set in step S640.
“About 3” is set in d. In (34) of FIG. 15, the processing is reduced in step S870, and "calculation" is set in the next flag Fd in step S730. (3 in FIG.
In 5), when the multiplication is executed in step S930, the "additional number" is set in the next flag Fd in step S720. In (36) of FIG. 15, it is converted into a mixed number in step S910, and "end" is set in the next flag Fd in step S750.
When is set, a series of intermediate progress display processing ends. In addition, in (31), (32), and (33) of FIG. 15, "3 1/3", "4/5", and "10" to be processed are shown.
The portion of "4" and "4" may be displayed by blinking, which makes it easier to understand.

【0023】以上示したように、本実施例の分数計算機
10によれば図14の(21)〜(25)などに示すよ
うに分数計算の途中経過を段階的に表示することによっ
て分数計算の概念を理解し易くできる。
As described above, according to the fractional computer 10 of this embodiment, the fractional calculation process is stepwise displayed as shown in (21) to (25) of FIG. Helps you understand the concept.

【0024】[第2実施例]つぎに、第2実施例の分数
計算機50について説明する。図16は分数計算機50
の外観を示す斜視図である。前記第1実施例の分数計算
機10では途中経過の表示を「=」キーと重複する「次
ステップ」キー39を押すことによって順に表示してい
たが、本実施例ではこの「次ステップ」キー39の代わ
りに「前ステップ」キー190および「次ステップ」キ
ー191をそれぞれ「M−」キー、「M+」キーに重複
して設け、これらのキー190、191を押すことによ
って計算を先に進めたり、前に戻したりして途中の計算
を表示するように構成する。
[Second Embodiment] Next, a fraction calculator 50 according to a second embodiment will be described. FIG. 16 is a fraction calculator 50
3 is a perspective view showing the external appearance of FIG. In the fraction calculator 10 of the first embodiment, the display of the progress is displayed in order by pressing the "next step" key 39 overlapping the "=" key, but in the present embodiment, this "next step" key 39 is displayed. Instead of "," a "previous step" key 190 and a "next step" key 191 are provided to overlap with the "M-" key and the "M +" key respectively, and by pushing these keys 190, 191, the calculation can be advanced. , Configure to display the calculation in the middle by going back and forth.

【0025】図17は第2実施例で使用するデータメモ
リ154の内部の構成を示すブロック図である。このデ
ータメモリ154は途中経過の計算内容を順次記憶する
ためのスタック180、181、182を有している。
ここで、スタック180、181、182は右項のX
a、Xb、Xcの組、左項のYa、Yb、Ycの組、次
ステップFdの内容をそれぞれ先入れ後出し(FIL
O)形式で記憶する。尚、前記第1実施例と較べて特に
変更のない図中の符号は同じ番号を付けて示す。
FIG. 17 is a block diagram showing the internal structure of the data memory 154 used in the second embodiment. The data memory 154 has stacks 180, 181, and 182 for sequentially storing the calculation contents in the middle.
Here, the stacks 180, 181, and 182 are X in the right term.
a, Xb, Xc set, Ya, Yb, Yc set in the left section, and the contents of the next step Fd are first-in first-out (FIL
O) format. It should be noted that the reference numerals in the drawings which are not particularly different from those in the first embodiment are designated by the same reference numerals.

【0026】図18および図19は第2実施例の分数計
算ルーチンを示すフローチャートである。図19はキー
操作に対する表示態様を示す図である。図20の(4
0)、(41)は前記第1実施例の図14の(20)、
(21)と同じ処理手順で表示される。つぎに、図20
の(42)で「次ステップ」キー191が入力される
と、図18のステップS148に判断が移行する。ステ
ップS148では入力されたキーの判断を行ない、「前
ステップ」キー190、「次ステップ」キー191が押
されたときにはさらにそれらの判断をステップS805
で行ない、その他のキーが押されたときにはステップS
120に戻る。図20の(42)では「次ステップ」キ
ー191が入力されたのでステップS805に移行す
る。ステップS805では「前ステップ」キー190が
押されるとステップS807に、「次ステップ」キー1
91が押されるとステップS810に移行する。ステッ
プS810では次フラグFdは「通分」なのでステップ
S815に移行する。ステップS815では、現在の右
項のXa(=0)、Xb(=6)、Xc(=5)をスタ
ック180に、左項のYa(=0)、Yb(=10)、
Yc(=3)をスタック181に次フラグFd(=「通
分」)をスタック182にプッシュダウンする。ステッ
プS820以降は前記第1実施例と同様の処理で通分計
算を行なう。つぎに、図20の(43)では同様にスタ
ック180に「0」、「30」、「25」、スタック1
81に「0」、「30」、「9」、スタック182に
「計算」をプッシュダウンする。つぎに、図20の(4
4)で「前ステップ」キー190が入力されるとステッ
プS805からステップS807に処理が移行し、ステ
ップS807では図20の(43)でスタック180、
スタック181、スタック182に記憶されている値を
それぞれポップアップし、ステップS120の表示処理
に戻る。図20の(44)は図20の(42)と同じく
1ステップ前の計算状態に戻った。つづく図20の(4
5)以降の処理では図14の(23)以降の処理と同じ
である。
18 and 19 are flow charts showing the fraction calculation routine of the second embodiment. FIG. 19 is a diagram showing a display mode in response to a key operation. In FIG. 20, (4
0) and (41) are (20) of FIG. 14 of the first embodiment,
It is displayed in the same processing procedure as (21). Next, FIG.
When the "next step" key 191 is input at (42) of, the determination shifts to step S148 of FIG. In step S148, the entered key is judged, and when the "previous step" key 190 and the "next step" key 191 are pressed, those judgments are further judged in step S805.
And press any other key, step S
Return to 120. In (42) of FIG. 20, since the "next step" key 191 has been input, the process moves to step S805. When the "previous step" key 190 is pressed in step S805, the "next step" key 1 is displayed in step S807.
When 91 is pressed, the process proceeds to step S810. In step S810, since the next flag Fd is "successful", the process proceeds to step S815. In step S815, the current right terms Xa (= 0), Xb (= 6), and Xc (= 5) are placed in the stack 180, and the left terms Ya (= 0), Yb (= 10),
Yc (= 3) is pushed down to the stack 181, and the next flag Fd (= “through”) is pushed down to the stack 182. From step S820 onward, the total calculation is performed by the same processing as in the first embodiment. Next, in (43) of FIG. 20, similarly, "0", "30", "25", and stack 1 are added to the stack 180.
“0”, “30”, “9” are pushed to 81, and “calculation” is pushed down to the stack 182. Next, (4 in FIG.
When the "previous step" key 190 is input in step 4), the process proceeds from step S805 to step S807, and in step S807, the stack 180 is set in (43) of FIG.
The values stored in the stack 181 and the stack 182 are respectively popped up, and the process returns to the display process of step S120. The step (44) in FIG. 20 has returned to the calculation state one step before similarly to the step (42) in FIG. Continued in (20) (4
The process after 5) is the same as the process after (23) in FIG.

【0027】以上示したように、第2実施例では分数計
算機50に各計算段階の状態を記憶するスタック18
0、181、182をデータメモリ154の中に割り当
てたので、「前ステップ」キー190の入力によってス
タック180、181、182から値をポップアップす
ることにより分数計算を遡って表示できる。
As described above, in the second embodiment, the fraction calculator 50 stores the state of each calculation stage in the stack 18
Since 0, 181, and 182 have been allocated in the data memory 154, fractional calculations can be displayed retroactively by popping values from the stacks 180, 181, and 182 by pressing the "previous step" key 190.

【0028】[第3実施例]つぎに、第3実施例の分数
計算機について説明する。図21および図22は第3実
施例の分数計算ルーチンのフローチャートを示し、第1
実施例の図11および図13を変更したものである。図
23はキー操作に対する表示態様を示す図である。前記
第1実施例と同様で特に説明を要しない部分は同一の番
号を付して示すことにする。第3実施例では「次ステッ
プ」キー39のキー入力を待っているときは次フラグF
dの内容を表示せずに単に「次へ」とのみ表示して「次
ステップ」キー39の入力後、処理内容を示す次フラグ
Fdを一定時間点滅表示した後、次フラグFdの内容を
処理してその結果を表示する。
[Third Embodiment] A fractional computer according to the third embodiment will be described below. 21 and 22 show a flowchart of the fraction calculation routine of the third embodiment.
It is a modification of FIGS. 11 and 13 of the embodiment. FIG. 23 is a diagram showing a display mode in response to a key operation. Portions which are the same as those in the first embodiment and which do not require particular explanation are designated by the same reference numerals. In the third embodiment, the next flag F is set while waiting for the key input of the "next step" key 39.
After displaying "Next" key 39 without displaying the contents of d and pressing the "Next step" key 39, the next flag Fd showing the contents of processing is blinked for a certain period of time, and then the contents of the next flag Fd are processed. And display the result.

【0029】図21および図22のフローチャートにお
ける第1実施例と異なる部分について以下に説明する。
前記第1実施例のステップS149では、「次ステッ
プ」キー39が押されると図13に示す次フラグFdの
内容の処理を実行した後に次の処理を判定して次フラグ
Fdに次の処理内容をセットしていた(図11のステッ
プS360〜ステップS750)が、第3実施例ではこ
の処理の順序を替えて始めに図21に示す次の処理を判
定して次フラグFdに処理内容をセットし、そのつぎに
図22に示す次フラグFdの内容の処理を実行すること
にする。また、各次フラグFdの処理を実行する前にス
テップS950で処理する次フラグFdの内容または演
算子を点滅表示する。図23の(50)は第1実施例の
図14の(20)と同様の入力処理によって表示された
分数計算式を示す。図23の(51)で「=」キー39
が入力されると途中経過表示モードになり、図21の分
数計算ルーチンのフローチャートではつぎに実行する処
理が判断される。次フラグFdが「通分」であるときに
は図22のステップS950で「通分」が点滅表示され
た後にステップS840で通分の処理が実行され、ステ
ップS120に戻って図23の(52)の表示となる。
以下同様に、図23の(53)、(55)、(57)で
「次ステップ」キー39の入力操作で各々「+」、「帯
分数」、「約分」の各処理を点滅した後に図23の(5
4)、(56)、(58)の計算結果を表示する。
The parts of the flowcharts of FIGS. 21 and 22 different from the first embodiment will be described below.
In step S149 of the first embodiment, when the "next step" key 39 is pressed, the processing of the content of the next flag Fd shown in FIG. 13 is executed, the next processing is determined, and the content of the next processing of the next flag Fd is determined. 11 was set (steps S360 to S750 in FIG. 11), but in the third embodiment, the order of this processing is changed and the next processing shown in FIG. 21 is determined first and the processing content is set in the next flag Fd. Then, after that, the processing of the content of the next flag Fd shown in FIG. 22 is executed. Further, before executing the processing of each next flag Fd, the content or operator of the next flag Fd processed in step S950 is displayed in blinking. (50) of FIG. 23 shows the fraction calculation formula displayed by the same input processing as (20) of FIG. 14 of the first embodiment. In FIG. 23 (51), the “=” key 39
Is entered, the mode is changed to the intermediate display mode, and the process to be executed next is determined in the flowchart of the fraction calculation routine of FIG. When the next flag Fd is "through", "through" is displayed in a blinking manner in step S950 in FIG. 22, and then the through process is executed in step S840, and the process returns to step S120 and returns to (52) in FIG. Will be displayed.
Similarly, in (53), (55), and (57) of FIG. 23, after inputting the "next step" key 39, the respective processes of "+", "consolidated fraction", and "approximately" are blinked. In FIG. 23, (5
The calculation results of 4), (56), and (58) are displayed.

【0030】以上示したように、本実施例では「次ステ
ップ」キー39の入力待ちで「次へ」と表示のみとした
ことで、操作者が次に何をすればよいのかを考えてから
「次ステップ」キー39を入力し、その考えが正しかっ
たかどうかを確認できるので、つぎに処理する内容を考
えることができる。
As described above, in the present embodiment, only the display of "Next" is displayed while waiting for the input of the "Next step" key 39, so that the operator can think about what to do next. By inputting the "next step" key 39 and confirming whether or not the idea was correct, the content to be processed next can be considered.

【0031】以上示した第1乃至第3実施例は本発明の
範囲を逸脱しない限りにおいて、種々の変更が可能であ
る。例えば、分母部、分子部に入力される値は手入力で
あってもよいし、乱数発生器を設けそこから発生する乱
数を入力するようにしてもよい。液晶表示器12の駆動
法としては単純マトリックス駆動法に限らず、アクティ
ブマトリックス駆動法であってもよい。さらに、液晶表
示器に限らず、CRTディスプレイ、プラズマディスプ
レイなど種々のものを用いることができる。
Various modifications can be made to the first to third embodiments described above without departing from the scope of the present invention. For example, the values input to the denominator portion and the numerator portion may be manually input, or a random number generator may be provided and the random numbers generated from the random number generator may be input. The driving method of the liquid crystal display 12 is not limited to the simple matrix driving method, but may be the active matrix driving method. Further, not only the liquid crystal display but also various ones such as a CRT display and a plasma display can be used.

【0032】[0032]

【発明の効果】以上示したように、分数計算において次
の処理の指定がある度に分数計算の途中結果を表示手段
に表示するので、分数計算の計算過程を分かり易く示す
ことができる。
As described above, since the intermediate result of the fractional calculation is displayed on the display means every time the next process is designated in the fractional calculation, the calculation process of the fractional calculation can be easily shown.

【図面の簡単な説明】[Brief description of drawings]

【図1】第1実施例の分数計算機10の外観を示す斜視
図である。
FIG. 1 is a perspective view showing an appearance of a fractional calculator 10 according to a first embodiment.

【図2】制御回路20の構成を示すブロック図である。FIG. 2 is a block diagram showing a configuration of a control circuit 20.

【図3】データメモリ54の内部の構成を示す説明図で
ある。
FIG. 3 is an explanatory diagram showing an internal configuration of a data memory 54.

【図4】液晶表示器12の全表示セグメント12aの構
成を示す正面図である。
FIG. 4 is a front view showing the configuration of all display segments 12a of the liquid crystal display 12.

【図5】全表示セグメント12aの共通電極を示す結線
図である。
FIG. 5 is a connection diagram showing a common electrode of all display segments 12a.

【図6】全表示セグメント12aのセグメント電極を示
す結線図である。
FIG. 6 is a connection diagram showing segment electrodes of all display segments 12a.

【図7】第1実施例の分数計算ルーチンを示すフローチ
ャートである。
FIG. 7 is a flowchart showing a fraction calculation routine of the first embodiment.

【図8】図7に続く分数計算ルーチンを示すフローチャ
ートである。
8 is a flowchart showing a fraction calculation routine following FIG.

【図9】図7に続く分数計算ルーチンを示すフローチャ
ートである。
9 is a flowchart showing a fraction calculation routine following FIG. 7. FIG.

【図10】キー操作に対応する表示態様を示す説明図で
ある。
FIG. 10 is an explanatory diagram showing a display mode corresponding to a key operation.

【図11】図7に続く分数計算ルーチンを示すフローチ
ャートである。
11 is a flowchart showing a fraction calculation routine following FIG.

【図12】図11に続く分数計算ルーチンを示すフロー
チャートである。
12 is a flowchart showing a fraction calculation routine following FIG.

【図13】図7に続く分数計算ルーチンを示すフローチ
ャートである。
FIG. 13 is a flowchart showing a fraction calculation routine following FIG.

【図14】キー操作に対応する表示態様を示す説明図で
ある。
FIG. 14 is an explanatory diagram showing a display mode corresponding to a key operation.

【図15】キー操作に対応する表示態様を示す説明図で
ある。
FIG. 15 is an explanatory diagram showing a display mode corresponding to a key operation.

【図16】第2実施例の分数計算機50の外観を示す斜
視図である。
FIG. 16 is a perspective view showing the external appearance of the fraction calculator 50 according to the second embodiment.

【図17】第2実施例のデータメモリ154の内部の構
成を示す説明図である。
FIG. 17 is an explanatory diagram showing an internal configuration of a data memory 154 of the second embodiment.

【図18】第2実施例の分数計算ルーチンを示すフロー
チャートである。
FIG. 18 is a flowchart showing a fraction calculation routine of the second embodiment.

【図19】図17に続く分数計算ルーチンを示すフロー
チャートである。
FIG. 19 is a flowchart showing a fraction calculation routine following FIG.

【図20】キー操作に対応する表示態様を示す説明図で
ある。
FIG. 20 is an explanatory diagram showing a display mode corresponding to a key operation.

【図21】第3実施例の分数計算ルーチンを示すフロー
チャートである。
FIG. 21 is a flow chart showing a fraction calculation routine of the third embodiment.

【図22】図20に続くの分数計算ルーチンを示すフロ
ーチャートである。
22 is a flowchart showing a fraction calculation routine following FIG. 20. FIG.

【図23】キー操作に対応する表示態様を示す説明図で
ある。
FIG. 23 is an explanatory diagram showing a display mode corresponding to a key operation.

【符号の説明】[Explanation of symbols]

10 … 分数計算機 12 … 液晶表示器 14 … モードスイッチ 17 … 分数指定キー 21 … テンキー 10 ... Fraction calculator 12 ... Liquid crystal display 14 ... Mode switch 17 ... Fraction designation key 21 ... Numeric keypad

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 分母および分子に値を入力して分数を複
数設定する分数設定手段と、 この分数設定手段によって設定された複数の分数に対し
て分数計算式を設定する計算式設定手段と、 この計算式設定手段によって設定された前記分数計算式
を計算する計算手段と、 前記分数計算式を表示する表示手段とを備えた分数計算
機において、 前記計算手段は、前記分数計算式の進行段階で計算を停
止する計算停止手段を備え、 前記表示手段は、この計算停止手段によって停止された
前記進行段階の計算を表示する進行段階表示手段とを備
えたことを特徴とする分数計算機。
1. A fraction setting means for inputting a value to a denominator and a numerator to set a plurality of fractions, and a formula setting means for setting a fraction calculation formula for a plurality of fractions set by the fraction setting means, In a fractional calculator provided with a calculation means for calculating the fractional calculation formula set by the calculation formula setting means, and a display means for displaying the fractional calculation formula, wherein the calculation means is a step of advancing the fractional calculation formula. A fractional calculator comprising: a calculation stopping means for stopping calculation; and the display means including a progress step display means for displaying the calculation of the progress step stopped by the calculation stopping means.
【請求項2】 前記計算手段は、前記計算停止手段によ
って停止される度に前記進行段階の計算を順次記憶する
進行段階記憶手段と、 この進行段階記憶手段に順次記憶された前記進行段階の
計算を逆行させる逆行指定手段を備え、 前記表示手段はこの逆行指定手段によって逆行した前記
進行段階の計算を表示する逆行表示手段を備えたことを
特徴とする請求項1記載の分数計算機。
2. The advancing step storage means for sequentially storing the advancing step calculation each time the advancing step is stopped by the advancing step calculation means, and the advancing step calculation sequentially stored in the advancing step storage means. 2. The fraction calculator according to claim 1, further comprising: a retrograde designating means for performing a retrograde operation, wherein the display means includes a retrograde display means for displaying the calculation of the progressing stage which is reversed by the retrograde designating means.
JP20104993A 1993-07-21 1993-07-21 Fractional computer Pending JPH0736836A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20104993A JPH0736836A (en) 1993-07-21 1993-07-21 Fractional computer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20104993A JPH0736836A (en) 1993-07-21 1993-07-21 Fractional computer

Publications (1)

Publication Number Publication Date
JPH0736836A true JPH0736836A (en) 1995-02-07

Family

ID=16434556

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20104993A Pending JPH0736836A (en) 1993-07-21 1993-07-21 Fractional computer

Country Status (1)

Country Link
JP (1) JPH0736836A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102193894A (en) * 2010-03-15 2011-09-21 卡西欧计算机株式会社 Mathematical expression calculation apparatus and control method of a computer

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102193894A (en) * 2010-03-15 2011-09-21 卡西欧计算机株式会社 Mathematical expression calculation apparatus and control method of a computer
JP2011191962A (en) * 2010-03-15 2011-09-29 Casio Computer Co Ltd Mathematical expression calculation apparatus and program
US8725783B2 (en) 2010-03-15 2014-05-13 Casio Computer Co., Ltd. Mathematical expression calculation apparatus and computer-readable medium

Similar Documents

Publication Publication Date Title
US4580235A (en) Electronic calculator with check function
JPH0736836A (en) Fractional computer
JPH0535685A (en) Mixed fraction input displaying type electronic computer
JP5482000B2 (en) Formula input device and program
JPH0713935A (en) Fraction calculator
JP4134440B2 (en) Electronic computing device and storage medium storing program
JP3567292B2 (en) Electronic computer and factorization display processing method
KR19980067011A (en) Hangul input device and method
JPH05197690A (en) Fraction input method
JPH01114220A (en) Operation/inputting device for cellular system radio telephone set
JP2723236B2 (en) Character reader
JP2004334568A (en) Information providing device and method, program for implementing method, and storage medium
JPH04308960A (en) Computer
JP2008146532A (en) Mathematical expression processor, and mathematical expression processing program
JP4218223B2 (en) Scientific calculator and program
JPH0668035A (en) Display device
JPS6326757A (en) Data processor
JP2640135B2 (en) Multi-item information input device
JPH02205920A (en) Electronic display type input device
JPH0127757B2 (en)
JPS62233821A (en) Key input device
JPH0816290A (en) Input device
JPS6243227B2 (en)
JP2002175146A (en) Information processor
JPH0555909B2 (en)