JPH0736697A - 制約充足装置 - Google Patents

制約充足装置

Info

Publication number
JPH0736697A
JPH0736697A JP5177140A JP17714093A JPH0736697A JP H0736697 A JPH0736697 A JP H0736697A JP 5177140 A JP5177140 A JP 5177140A JP 17714093 A JP17714093 A JP 17714093A JP H0736697 A JPH0736697 A JP H0736697A
Authority
JP
Japan
Prior art keywords
constraint
variable
violation
value
cause
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP5177140A
Other languages
English (en)
Inventor
Takeshi Sato
健 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP5177140A priority Critical patent/JPH0736697A/ja
Publication of JPH0736697A publication Critical patent/JPH0736697A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)

Abstract

(57)【要約】 【目的】 予め、規定された制約を満たす解を求める場
合、変数の値によっては解が得られない場合があると
き、その条件を禁止組合せ情報として登録しておき、後
の探索で同じ条件が存在したとき、これにもとづき演算
を省略して制約充足を効率的に行う制約充足装置を提供
すること。 【構成】 制約条件を満たす解を求める制約充足装置に
おいて、各変数に可能な値が保持されるバックトラック
制御部1と、制約条件が保持され、制約条件を満たすか
否かを検出する制約処理部2と、違反原因を検出する違
反原因検出部5と、違反原因より、後の探索で同じ変数
の値の割り当てを禁止する禁止組合せ情報を得る禁止組
合せ生成部6を具備する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は制約充足装置に係り、特
に予め規定された制約を満たす解を求める場合、変数の
値によっては解が得られない場合を検出してこれを登録
しておき、後で解を求める場合に登録されたこの変数の
値と一致したとき演算を行わないようにしたものであ
る。
【0002】
【従来の技術】例えばエキスパートシステムにおいて
は、専門家の知識が必ずしもプログラム可能な手続きの
形をしておらず、断片的な制約の形をしている場合があ
る。このような場合には、制約処理系を作りだしてその
制約を満たす解を求める手法が有効である。
【0003】しかしながら、このような制約処理系で
は、必ずしも情報が完全ではないために試行錯誤を繰り
返しつつ、解を求める場合がある。このような場合には
効率的な探索が必要である。
【0004】PROLOGのような言語で制約を表現
し、深さ優先探索により制約を解く場合には、各変数に
可能な値を順に入れてゆき、ある変数の可能な各々の値
に対して違反する制約が存在したときには、その実行が
失敗となり、バックトラックが起こって一つ前の変数の
割り当てに戻って別の値を一つ前の変数に割り当ててい
た。
【0005】例えば変数u、x、y、zに対して下記の
(1)〜(5)式に示す制約を満たすu、x、y、zを
検出する場合について説明する。
【0006】
【数1】
【0007】初めにu=1、x=1、y=1、z=1と
したとき、例えば(4)式が不成立のため、zのみを1
→2に換えて演算するが、これによるも(4)式が不成
立のため更にzを順次最大値の1000まで変えても
(4)式が不成立であることがわかる。
【0008】これにより、今度は、u=1、x=1、y
=2としてzを1〜1000に変えて演算するが、
(4)式が不成立のため、yを3に変える。この場合y
を1〜1000にかえても(4)式が不成立のためx=
2に変えて、同様の演算を行い、制約を充足するか否か
チェックする。
【0009】PROLOGの手法では、このようにu=
1、x=1、y=1のときzが1〜1000で不成立と
わかってからyを初めて2に変え、yが1〜1000で
も不成立とわかってからxを2に変える。前記の例で
は、当然のことながらx=2の場合でも(4)式は不成
立である。
【0010】PROLOGでは、u、x、y、zという
変数の順番が決められているので、オペレータが(4)
式をみてxを変えない限りyとzのみ変えても(4)式
が不成立であることをわかっていても、電子計算機はこ
のようなことがわからないので、zを変化して失敗し、
yを変化して失敗した後にxを変えるという手順が必要
となり、このようにしてx=3に変えるまでに、2×1
000×1000つまり2,000,000回演算する
ことになる。このような問題を解決するため、知的バッ
クトラック方式が知られている。
【0011】知的バックトラック方式では、このような
(4)式で失敗が生じていることがわかるので、yは関
係がないことを認識した後は、(4)式の場合は違反す
る制約の中に入っていない変数yをスキップして、xを
2、3・・・と変える。
【0012】
【発明が解決しようとする課題】ところで前記の場合、
(5)式においてもz=1〜1000に変化させてもx
の値を変えない限り成立しないことがわかるので、xの
値を変える必要がある。x=3にしてz=1〜1000
にしたとき(4)式の制約を満たすが、(5)式の制約
は満たさない。
【0013】(5)式においてxを1000まで変えて
演算して不成立ということがわかったとき、バックトラ
ックしてuを1から2に変えることが必要である。この
場合、前記(4)式で得た情報が廃棄されてu=2にな
る。
【0014】それ故、(4)式で得た情報が利用でき
ず、zを1〜1000、yを再び1〜1000という通
常の深さ優先探索と似たような失敗が繰り返される。従
っていずれの手法も冗長な探索を行うという問題点があ
った。本発明の目的は、このような問題点を改善した、
効率的な探索を可能とした制約充足装置を提供するもの
である。
【0015】
【課題を解決するための手段】前記目的を達成するた
め、本発明では、図1に示す如く、バックトラック制御
部1、制約処理部2、変数束縛値格納部3だけでなく、
データ依存関係格納部4、違反原因検出部5、禁止組合
せ生成部6、禁止組合せ格納部7を設ける。
【0016】バックトラック制御部1には、変数u、
x、y、z・・・の順番とその数値範囲が記入されてい
る。ある変数の割り当てにおいて探索が失敗したとき、
どの変数を変えるべきか、例えば前記の例でzを1〜1
000に変えて失敗したとき、次に変えるものがyであ
り、その範囲はこれまた1〜1000であるということ
が記入され、これを指示する。
【0017】制約処理部2は制約条件、例えば前記
(1)〜(5)式が格納され、違反する制約があるか否
かを調べる。変数束縛値格納部3は、各変数の具体的な
数値を保持するもの例えばu=1、x=1、y=1、z
=2という現在の変数の値を保持する。
【0018】データ依存関係格納部4は、例えば前記
(1)式の如く、x=1、y=1の場合z=2498の
ように、変数の値が依存関係により決めるようなときに
これを格納する部分である。
【0019】違反原因検出部5は、制約が不成立のとき
の具体的な変数の組合せを求めるものである。禁止組合
せ生成部6は違反原因検出部5から伝達された、違反原
因となるすべての変数の割り当ての組を受けとりその合
併集合より最後に割り当てた変数の割り当てを取り除
き、禁止組合せ格納部7に禁止組合せとして登録するも
のである。
【0020】例えば前記(4)式に関してx=1のとき
z=1〜1000の場合に不成立であることが禁止組合
せ生成部6に伝達されたとき、zを取り除いたx=1を
禁止組合せ格納部7に登録する。
【0021】禁止組合せ格納部7は必ず制約に違反する
変数の割り当ての組を格納するものである。例えばx=
1が登録されており、これがバックトラック制御部1に
印加されている。従って、バックトラック制御部1で
は、次に検索を行う時この禁止組合せ格納部7より伝達
された変数の値についてはこれを省略して制約処理部2
に別の値の変数を送る。
【0022】
【作用】本発明の作用を一般的に説明する。制約の集合
をΓとする。前記の例では(1)式〜(5)式がΓであ
る。ある変数X(例えば前記の例ではZ)の各々の割り
当てられた値V0 ・・・Vn(前記の例ではV0 =1〜
Vn=1000である)に対しては違反する制約をC0
・・・Cn(例えば前記(5)式)としたときに、
【0023】
【数2】
【0024】のとき、(X=Vi)、(Xi1 =V
1 )・・・(XiKi=ViKi)なる割り当ては、制約
Ci(i=0、・・・n)に違反する原因の割り当てで
ある(i=0、・・・n)。
【0025】前記(6)式において、前記の例を対応す
る場合、X=ViはZ=1を示し、Xi1 =Vi1 はx
=1を示し、Ciは(4)式を示す。換言すれば、
(6)式は、前記(4)式の例では、制約の集合におい
て、Z=1〜1000の場合、x=1なる割り当ては、
制約(4)式に違反する原因の割り当てであることを示
す。
【0026】従って、
【0027】
【数3】
【0028】が成立する(i=0.1・・・n)。この
(7)式は、制約が成立するときは、前記の(4)式の
例ではZ=1〜1000ではないか、又はx=1ではな
いことを示す。
【0029】また、XはV0 、・・・、Vn(前記の例
ではZ=1〜1000)のいずれかの値であるから、
【0030】
【数4】
【0031】が成り立っている。前記の例ではZ=1又
はZ=2又は・・・Z=1000が成り立つことを示
す。この(7)式、(8)式の2つのことから
【0032】
【数5】
【0033】換言すれば、
【0034】
【数6】
【0035】が成り立つ。この(10)式は、前記の例
では、x=1では制約が不成立であることを示す。これ
が禁止組合せ格納部7に格納される。この(10)式
は、即ち、各々の違反する制約の原因となる変数の値の
組の合併集合をとり、最後に値を入れた変数を取り除い
たものが制約違反の割り当てになっていることを示して
いる。従って、この割り当ての組合せを登録しておけ
ば、同じ変数割り当ての組が出現した場合には必ず失敗
するので、それ以降の割り当てをすることなく、効率的
な探索ができる。
【0036】図1では、ある変数の各々の値で違反する
制約が存在した場合に、違反原因検出部5により違反す
る制約の原因となる変数の値の組を取り出すことがで
き、そのすべての組を禁止組合せ生成部6で受けとり、
そのすべての組の合併集合から、最後に値を入れた変数
の割り当てを取り除いたものを禁止組合せ格納部7に登
録しておくことにより、バックトラック制御部1で変数
を順次変えて、禁止組合せが出現した場合に、その組合
せ以降の変数の割り当てを処理することなく、効率的な
探索ができる。
【0037】
【実施例】次に図1に示す本発明の実施例構成を命題論
理式の充足値を求める制約充足の場合について説明す
る。
【0038】図1において、バックトラック制御部1
は、変数X0 〜X100 が格納されているが、命題論理式
の場合には、変数は0又は1である。即ちX0 〜X100
はそれぞれ0又は1である。そしてある変数の割り当て
において制約が充足されなかったとき、つまり失敗した
場合、禁止組合せ格納部7に格納されている禁止組合せ
に含まれない、次の変数の割り当てを制約処理部2に指
示するものである。
【0039】制約処理部2は、制約条件を保持するとと
もに、バックトラック制御部1から指示された変数の割
り当てを変数束縛値格納部3に格納したのち、違反する
制約がないか否かを探索したり、ある制約への変数の割
り当ての組から他の変数の値が決まった場合に、新たに
値が決まった変数がその組に依存していることをデータ
格納部4に登録したり、また違反する制約を検出した場
合にそれを違反原因検出部5に送出するものである。
【0040】変数束縛値格納部3は制約処理部2で制約
違反の有無が探索される変数の値の割り当てを格納する
ものである。データ依存関係格納部4は、例えば前記
(1)式に示す如く、変数の値に応じて他の変数の値が
決まるような場合のように、変数の値の割り当ての依存
関係を格納するものである。
【0041】違反原因検出部5は、ある変数の各々の割
り当てに関して違反する制約を制約処理部2から受け取
り、データ依存関係格納部4を参照してデータ依存関係
を逆にたどり、違反原因となるすべての変数の割り当て
の組を検出し、それを禁止組合せ生成部6に送出するも
のである。
【0042】禁止組合せ生成部6は、違反原因となるす
べての変数の割り当ての組を受けとり、その合併集合か
ら最後に割り当てた変数の割り当てを取り除き、禁止組
合せ格納部7に禁止組合せとして登録するものである。
【0043】禁止組合せ格納部7は必ず制約に違反する
変数の割り当ての組つまり禁止組合せが格納されるもの
であり、この禁止組合せのデータをバックトラック制御
部1に送出するものである。
【0044】次に制約処理部2に下記(11)式〜(1
4)式を示す命題論理式の集合を制約条件として保持
し、バックトラック制御部1に前記の如くX0 〜X100
の変数を保持する場合について、本発明の動作を説明す
る。
【0045】
【数7】
【0046】命題論理式の充足値を求める場合には、変
数は0(偽)又は1(真)の値をとり、制約は命題論理
式の集合となる。この場合、変数束縛値格納部3には、
この割り当てた値つまりどの変数が1か0かという値が
格納される。
【0047】また制約処理部2は、変数に値0または1
が割り当てられたときに、制約集合の中に0となる命題
論理式がないかどうかを調べる機能と、命題論理式があ
る割り当ての組によって変数(または変数の否定)の論
理和になったときに各変数を1(または、変数の否定の
場合には0)にする機能を持つものである。データ依存
関係格納部4には、どの変数割り当てによってどの変数
の値が決まったかという変数の依存関係が格納される。
【0048】いま、バックトラック制御部1に格納され
ている変数X0 〜X100 に対し変数の順番にしたがって
変数に0または1を代入してゆく。そしてすべての値か
ら0となる命題論理式がなければそれが解となる。
【0049】例えば変数X100 に関し、X100 =0、X
100 =1の両方で0となる命題論理式が初めて現れたと
する。前記(11)式ではX100 =0のときX0 が1、
3が1ならばX100 =0の否定のためカッコ内は1と
なり、その否定のため0となる。前記(12)式ではX
100 =1のとき、X0 が0、X1 が1ならばカッコ内が
1となり、その否定のため0となる。
【0050】このようなX100 =0、X100 =1の両方
で0となる制約条件に対して、違反原因検出部5がデー
タ依存関係格納部4の依存関係を逆にたどってX100
0の(11)式の場合に対しては、X1 =1、X3 =1
も違反の原因であり、X100=1の(12)式の場合に
対しては、X0 =0、X1 =1も違反の原因であること
がわかる。
【0051】従って違反原因検出部5はX100 =0に対
してはX1 =1、X3 =1、X100=0が違反の原因で
あり、X100 =1に対してはX0 =0、X1 =1、X
100 =1が違反の原因であるので、これらの原因(X1
=1、X3 =1、X100 =0)、(X0 =0、X1
1、X100 =1)を禁止組合せ生成部6に送る。
【0052】これらにより禁止組合せ生成部6はX100
の割り当ての情報つまりX100 =0、X100 =1を除
き、これらの原因を共通化するが、このとき両者につい
て共通部分である冗長な割り当て即ちX1 =1を一方よ
り取り除いた(X0 =0、X1=1、X3 =1)を禁止
組合せとして、これを禁止組合せ格納部7に保持する。
【0053】バックトラック制御部1では、この禁止組
合せ格納部7に保持されているこの組合せをみて、(X
0 =0、X1 =1、X3 =1)の条件のものについては
探索を行わず、X3 =1の値を変えるところまで、つま
りX3 =0のところまでバックトラックし、前記条件の
ものを除外する。
【0054】前記の説明を図1、図2(A)にもとづき
更に詳述する。まずバックトラック制御部1から変数X
0 =0を制約処理部2に送出し、これを変数束縛格納部
3で保持し、また制約処理部2において、前記(11)
式〜(14)式にもとづき探索するも、制約違反が生じ
ないので、次にバックトラック制御部1はX1 =0を送
出し、制約処理部2を経由してこれが変数束縛値格納部
3に先のX0 =0とともに保持される。これらの変数値
0 =0、X1 =0により制約処理部2が探索の結果、
(13)式に違反していることを検出し、これをバック
トラック制御部1に通知する。
【0055】これによりバックトラック制御部1は今度
はX1 =1として制約処理部2に送り、これを変数束縛
値格納部3に保持させるとともに、制約違反を探索す
る。この場合、つまりX0 =0、X1 =1の場合は制約
違反がないので、制約処理部2はこれをバックトラック
制御部1に通知する。これによりバックトラック制御部
1は変数X2 =0を送出する。
【0056】この変数X2 =0に対しても同様な処理が
行われ、制約違反がないので、バックトラック制御部1
は今度は変数X3 =0を送出する。しかしこの場合X0
=0、X1 =1、X3 =0となり(X0 =0、X3
0)により(14)式に対する制約違反となる。
【0057】これにより今度は、X3 =1がバックトラ
ック制御部1から出力され、同様な処理が行われる。こ
の場合、制約違反でなくなるので、バックトラック制御
部1はX4 =0、X5 =0・・・と出力し、同様な処理
が行われる。
【0058】そしてX100 =0を出力したとき、(X1
=1、X3 =1、X100 =0)となり(11)式に違反
する。したがってバックトラック制御部1はX100 =1
を出力し、同様の処理が行われるが、今度は(X0
0、X1 =1、X100 =1)のため、(12)式に違反
する。これによりX100 =0でも、X100 =1でも前記
制約違反が生じることがわかる。
【0059】違反原因検出部5は、このX100 =0、X
100 =1の両方による0となる命題論理式つまり(1
1)式と(12)式に対して、データ依存関係格納部4
の依存関係を逆にたどって違反原因を検出する。これに
より、X100 =0に対してはつまり(11)式について
は(X1 =1、X3 =1、X100 =0)が違反の原因で
あり、X100 =1に対しては、、つまり(12)式につ
いては(X0 =0、X1=1、X100 =1)が違反の原
因であることがわかるので、違反原因検出部5は、これ
らを禁止組合せ生成部6に送出する。
【0060】禁止組合せ生成部6は、これらよりX100
=0、X100 =1を除き、(X1 =1かつX3 =1かつ
0 =0かつX1 =1)が違反原因であることを判別す
る。そして更にX1 =1が2つあるのでその一方を除去
した(X1 =1かつX3 =1かつX0 =0)即ち(X0
=0、X1 =1、X3 =1)を禁止組合せ格納部7に格
納する。
【0061】そして今度はX2 =1にして制約違反でな
いことを探索し、続いてX3 =0を送出するとき、(1
4)式に制約違反することがわかる。これによりX3
1にするとき、バックトラック制御部1は(X0 =0、
1 =1、X3 =1)の禁止組合せに該当することがわ
かるので、X3 =1以下の演算を行わず、今度はX0
1にして同様の処理を行う。
【0062】もし、前記の例を従来の知的バックトラッ
クで行うとき、図2(B)の如き動作となる。即ち、前
記の如く、X100 =0、X100 =1のとき、それぞれ
(11)式、(12)式に違反するところまで同様であ
る。
【0063】しかしこれにもとづき、X2 =1にバック
トラックしたとき、知的バックトラックの手法では、そ
れまで保持していた情報を廃棄する。X2 =1の次にX
3 =0とし(14)式に違反することを認識し、続いて
3 =1としたとき、引続いてX4 =0、X5 =0・・
・の制約違反探索演算を行いX100 =0まで演算して制
約違反を検知するので、本発明がX3 =1の段階でX0
=1にバックトラックするのに比較して演算量が非常に
大きくなり、効率的な探索ができない。
【0064】なお、前記実施例では、命題論理式の例に
ついて説明したが、本発明は勿論一般の数式または一階
述語論理式にも適用できる。
【0065】
【発明の効果】本発明によれば、制約条件を充足できな
かった情報を加工して保持して禁止組合せ情報として保
持することにより、通常のバックトラック方式、知的バ
ックトラック方式よりも効率的な探索が可能になり、制
約充足の処理を効率化することができる。
【図面の簡単な説明】
【図1】本発明の一実施例構成図である。
【図2】(A)は本発明の動作説明図、(B)は従来の
知的バックトラックの動作説明図である。
【符号の説明】
1 バックトラック制御部 2 制約処理部 3 変数束縛値格納部 4 データ依存関係格納部 5 違反原因検出部 6 禁止組合せ生成部 7 禁止組合せ格納部

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 制約条件を満たす解を求める制約充足装
    置において、 各変数に可能な値が保持されるバックトラック制御部
    (1)と、 制約条件が保持され、制約条件を満たすか否かを検出す
    る制約処理部(2)と、 違反原因を検出する違反原因検出部(5)と、 違反原因より、後の探索で同じ変数の値の割当を禁止す
    る禁止組合せ情報を得る禁止組合せ生成部(6)を具備
    することを特徴とする制約充足装置。
  2. 【請求項2】 前記禁止組合せ生成部(6)は、ある変
    数の可能な各々の値に対して違反する制約が存在したと
    きに各々違反する制約の原因となる変数の値の組の合併
    集合を取り、最後の値を入れた変数の割当てを除いたも
    のを禁止組合せ情報として得ることを特徴とする請求項
    1記載の制約充足装置。
  3. 【請求項3】 前記禁止組合せ情報を保持する禁止組合
    せ格納部(7)を設け、この禁止組合せ情報にもとづき
    前記バックトラック制御部(1)における変数出力を制
    御することを特徴とする請求項1記載の制約充足装置。
JP5177140A 1993-07-19 1993-07-19 制約充足装置 Withdrawn JPH0736697A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5177140A JPH0736697A (ja) 1993-07-19 1993-07-19 制約充足装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5177140A JPH0736697A (ja) 1993-07-19 1993-07-19 制約充足装置

Publications (1)

Publication Number Publication Date
JPH0736697A true JPH0736697A (ja) 1995-02-07

Family

ID=16025886

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5177140A Withdrawn JPH0736697A (ja) 1993-07-19 1993-07-19 制約充足装置

Country Status (1)

Country Link
JP (1) JPH0736697A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08249187A (ja) * 1995-03-13 1996-09-27 Nec Corp 探索装置
JP2003178940A (ja) * 2002-10-02 2003-06-27 Oki Electric Ind Co Ltd 工程管理システム及び工程管理方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08249187A (ja) * 1995-03-13 1996-09-27 Nec Corp 探索装置
JP2003178940A (ja) * 2002-10-02 2003-06-27 Oki Electric Ind Co Ltd 工程管理システム及び工程管理方法

Similar Documents

Publication Publication Date Title
Peled et al. Black box checking
Genesereth Diagnosis Using Ilierarchical Design Models
Hierons Testing from a Z specification
Back et al. Decentralization of process nets with centralized control
US6131078A (en) Method for design verification of hardware and non-hardware systems
JPH1063707A (ja) 論理回路検証装置および論理回路検証方法
JP6469730B2 (ja) ソフトウェア検査装置
US6564358B2 (en) Method and system for formal verification of a circuit model using binary decision diagrams
CN110633211A (zh) 对于多接口的测试方法、装置、服务器及介质
US6845440B2 (en) System for preventing memory usage conflicts when generating and merging computer architecture test cases
US5150367A (en) Composite range constraint propagation control
JPH0736697A (ja) 制約充足装置
Nouira et al. A knowledge based tool for checking large knowledge bases
Grogono et al. A review of expert systems evaluation techniques
JPS6126112A (ja) システムの異常診断方式
Mambakam et al. Pattern matching and parameter identification for parametric timed regular expressions
CN113688403A (zh) 一种基于符号执行验证的智能合约漏洞检测方法及装置
Balabanov Logic of causal inference from data under presence of latent confounders
Cha Multiple fault diagnosis in combinational networks
Salem et al. Transformation from R-UML to R-TNCES: New formal solution for verification of flexible control systems
Felfernig et al. Resolving anomalies in configuration knowledge bases
Hamilton Poítin: Distilling theorems from conjectures
Shan et al. Efficient approach of translating LTL formulae into Büchi automata
JPS6393081A (ja) 帰納推論装置
US8812655B2 (en) Determining deadlock-critical relations between components of a vehicle system

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20001003