JPH07336537A - Printed picture element control circuit - Google Patents

Printed picture element control circuit

Info

Publication number
JPH07336537A
JPH07336537A JP12350494A JP12350494A JPH07336537A JP H07336537 A JPH07336537 A JP H07336537A JP 12350494 A JP12350494 A JP 12350494A JP 12350494 A JP12350494 A JP 12350494A JP H07336537 A JPH07336537 A JP H07336537A
Authority
JP
Japan
Prior art keywords
data
pixel
print
control circuit
picture element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP12350494A
Other languages
Japanese (ja)
Other versions
JP2616697B2 (en
Inventor
Haruhisa Ueda
晴久 上田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP12350494A priority Critical patent/JP2616697B2/en
Publication of JPH07336537A publication Critical patent/JPH07336537A/en
Application granted granted Critical
Publication of JP2616697B2 publication Critical patent/JP2616697B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Dot-Matrix Printers And Others (AREA)
  • Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)
  • Facsimile Heads (AREA)
  • Facsimile Image Signal Circuits (AREA)

Abstract

PURPOSE:To improve the reproducibility of an isolated black level point. CONSTITUTION:Picture element data by M-picture elements X N-lines are stored in an N-line memory 1. A picture element data reference circuit 2 receives data from the memory and latches data by, e.g. N picture element x N picture element. When only data of a noted picture element is '1' (black level) and other data are all '0' (white level), a level '1' is outputted to a line memory 3 as sub-picture element data. Then an LED head exposes twice a photosensing body at the same position based on original picture element data and the sub-picture element data. Thus, an isolated black level point is exposed twice and the reproducibility is improved.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、電子写真式LEDプリ
ンタなどに使用する印字画素制御回路に関するものであ
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a print pixel control circuit used in an electrophotographic LED printer or the like.

【0002】[0002]

【従来の技術】例えば電子写真式LEDプリンタに用い
られる印字画素制御回路は、ラッチ信号、イネーブル信
号などの同期信号を発生し、ビデオクロックに同期して
画像データをLEDヘッドに転送して、LEDヘッドに
よって感光体が露光されるように制御するための回路で
ある。
2. Description of the Related Art A print pixel control circuit used in, for example, an electrophotographic LED printer generates synchronizing signals such as a latch signal and an enable signal, transfers image data to an LED head in synchronization with a video clock, This is a circuit for controlling the head so that the photoconductor is exposed.

【0003】電子写真式LEDプリンタにおいて、LE
Dヘッドにより感光体が露光された後は、現像、転写、
定着などの電子写真画像形成プロセスを経て、印刷用紙
上に画像が印刷される。
In electrophotographic LED printers, LE
After the photoconductor is exposed by the D head, development, transfer,
An image is printed on the printing paper through an electrophotographic image forming process such as fixing.

【0004】従来より、LEDプリンタやレーザプリン
タに用いる印字画素制御回路では、電子写真画像形成プ
ロセスの特性に起因する印字品質の低下を補償、改善す
るため、画像信号処理に関する工夫が種々なされてき
た。
Conventionally, in a print pixel control circuit used in an LED printer or a laser printer, various measures for image signal processing have been made in order to compensate and improve the deterioration of print quality due to the characteristics of the electrophotographic image forming process. .

【0005】例えば、特公平4−165761号公報に
は次のような手法が開示されている。すなわち、一画素
を複数のドットで構成する際に、注目画素の周囲画素の
状況から、注目画素に適用するドットパターンを選択す
ることにより、印字品質の改善が計られている。また、
特公平4−172872号公報に開示されている手法で
は、注目画素に隣接する複数の画素データにもとづい
て、注目画素の一画素内における実印字ドットのサイズ
および印字位置を決めることにより印字品質を改善させ
ている。電子写真画像形成プロセスでは、印字ドットが
円形であり、理論上の画素サイズより大きくなってしま
うため、疑似中間調画素の黒色化が生じるが、上述した
両手法は、周囲画素の状況から、注目画素の形状、サイ
ズ、または印字位置を、その画素内で変えることにより
上記黒色化を防止し、階調表現特性の優れた印字をを実
現するものである。
For example, Japanese Patent Publication No. 4-165761 discloses the following method. That is, when one pixel is composed of a plurality of dots, the print quality is improved by selecting the dot pattern to be applied to the pixel of interest from the situation of the pixels surrounding the pixel of interest. Also,
According to the method disclosed in Japanese Patent Publication No. 4-172872, the print quality is determined by determining the size and print position of the actual print dot in one pixel of the pixel of interest based on a plurality of pixel data adjacent to the pixel of interest. Is improving. In the electrophotographic image forming process, the print dots are circular and are larger than the theoretical pixel size, so blackening of the pseudo-halftone pixels occurs. By changing the shape, size, or print position of a pixel within the pixel, the above blackening is prevented, and printing with excellent gradation expression characteristics is realized.

【0006】[0006]

【発明が解決しようとする課題】一方、電子写真画像形
成プロセスのもう一つの望ましくない特性として、白地
の背景の中に、黒画素が孤立して存在する場合、その画
素が再現性よく現像されないというものがある。そのた
め、白い背景の中の黒画素は、本来の画素寸法より極端
に小さくなったり、消滅してしまい、細かな網点画像を
再現性良く印刷することが難しいものとなっている。
On the other hand, as another undesirable characteristic of the electrophotographic image forming process, when a black pixel is isolated in a white background, the pixel is not reproducibly developed. There is that. Therefore, black pixels in the white background become extremely smaller than the original pixel size or disappear, making it difficult to print fine halftone images with good reproducibility.

【0007】この特性を補償するため、画像全体の黒画
素が大きくなるように条件を設定することも可能である
が、その場合には黒い背景の中の白画素の再現性が悪く
なり、白抜き画像が劣化したり、階調の再現性が劣化し
てしまう。
In order to compensate for this characteristic, it is possible to set the condition so that the black pixel of the entire image becomes large, but in that case, the reproducibility of the white pixel in the black background becomes poor and the white pixel becomes white. The extracted image is deteriorated and the gradation reproducibility is deteriorated.

【0008】また、上述した従来の印字画素制御回路で
は、周囲画素の状態にもとづいて、注目画素の形状、サ
イズ、ならびに印字位置を制御しているが、その該当画
素内のみでしか制御を行なわないので、印字ドットサイ
ズを最も大きくしたり、ドット濃度を最も濃くした状態
でも制御は該当画素の範囲内に止められ、再現性良く現
像を行なって細かな網点画像を忠実に印刷することは困
難である。
In the conventional print pixel control circuit described above, the shape, size and print position of the pixel of interest are controlled based on the state of the surrounding pixels, but the control is performed only within the corresponding pixel. Therefore, even if the print dot size is set to the maximum or the dot density is set to the maximum, the control can be stopped within the range of the relevant pixel, and development can be performed with good reproducibility to print fine halftone images faithfully. Have difficulty.

【0009】本発明の目的は、このような問題を解決
し、白地の背景の中の孤立した黒点でも再現性良く現像
でき、細かな網点画像の印字品質を向上させることがで
きる印字画素制御回路を提供することにある。
It is an object of the present invention to solve the above problems and to develop a reproducible image even with isolated black dots in a white background, and to improve the print quality of a fine halftone dot image. To provide a circuit.

【0010】[0010]

【課題を解決するための手段】本発明の印字画素制御回
路は、画素データにもとづいて感光体を露光する印字ヘ
ッドに、画素データを供給する印字画素制御回路におい
て、隣接する所定数の画素のデータを蓄積するメモリ
と、このメモリに蓄積された前記画素データにもとづい
て、対応する元の画素データによる前記感光体の露光位
置と同じ位置で、前記感光体を露光するための副画素デ
ータを発生する演算回路を備えたことを特徴とする特徴
とする。
According to the print pixel control circuit of the present invention, a print pixel control circuit that supplies pixel data to a print head that exposes a photosensitive member based on the pixel data detects a predetermined number of adjacent pixels. Based on the memory for accumulating data and the pixel data accumulated in this memory, sub-pixel data for exposing the photoconductor at the same position as the exposure position of the photoconductor by the corresponding original pixel data is stored. A feature is that it is provided with an arithmetic circuit for generating.

【0011】[0011]

【作用】演算回路は、メモリに蓄積された所定数の画素
データにもとづいて、対応する元の画素データによる感
光体の露光位置と同じ位置で、感光体を露光するための
副画素データを発生する。従って、ある黒画素に隣接す
る画素がすべて白画素であるような場合、演算回路によ
って副画素データとして黒画素のデータを発生させれ
ば、感光体上で、上記黒画素に対応する位置は、もとの
黒画素データと、副画素データとによって2回露光され
ることになる。従って、白地の背景の中の孤立した黒点
でも再現性よく現像でき、細かな網点画像の印字品質を
向上させることができる。
The operation circuit generates the sub-pixel data for exposing the photoconductor at the same position as the exposure position of the photoconductor by the corresponding original pixel data based on the predetermined number of pixel data stored in the memory. To do. Therefore, in the case where all the pixels adjacent to a certain black pixel are white pixels, if the data of the black pixel is generated as the sub-pixel data by the arithmetic circuit, the position on the photoconductor corresponding to the black pixel is The original black pixel data and the subpixel data are exposed twice. Therefore, even an isolated black dot in a white background can be developed with good reproducibility, and the printing quality of a fine halftone dot image can be improved.

【0012】[0012]

【実施例】次に本発明の実施例について図面を参照して
説明する。図1は本発明の一実施例を含む電子写真式L
EDプリンタを示すブロック図である。本発明の印字画
素制御回路は、Nラインメモリ1、画素データ参照回路
2、ラインメモリ3、セレクタ4、ならびに同期信号発
生回路5によって構成されている。
Embodiments of the present invention will now be described with reference to the drawings. FIG. 1 shows an electrophotographic type L including an embodiment of the present invention.
It is a block diagram showing an ED printer. The print pixel control circuit of the present invention comprises an N line memory 1, a pixel data reference circuit 2, a line memory 3, a selector 4, and a sync signal generation circuit 5.

【0013】Nラインメモリ1は、M個(Mは3以上の
整数)の隣接する画素のデータを蓄積するFIFOメモ
リがNライン分(Nは3以上の奇数)接続されたもので
あり、各FIFOメモリの出力は、次のラインのFIF
Oメモリの入力に接続され、同時にそれぞれ画素データ
参照回路2の入力に接続されている。図4に、Nライン
メモリ1から出力される画素列を、N=3の場合につい
て示す。画素データのNラインメモリ1への入力は発振
器6が供給するクロックに同期して行なわれ、そして順
次シフトされる。
The N-line memory 1 is a FIFO memory for storing data of M adjacent pixels (M is an integer of 3 or more) connected for N lines (N is an odd number of 3 or more). The output of the FIFO memory is the FIFO of the next line.
It is connected to the input of the O memory, and at the same time, connected to the input of the pixel data reference circuit 2. FIG. 4 shows a pixel column output from the N-line memory 1 for N = 3. Input of pixel data to the N-line memory 1 is performed in synchronization with the clock supplied from the oscillator 6, and is sequentially shifted.

【0014】画素データ参照回路2は、注目画素を中心
としたL画素×Nライン分(Lは3以上の奇数であり、
L≦M)の画素データをラッチする回路を有している。
そして、注目画素の周囲の画素を論理演算して、周囲画
素が所定の条件を満たすとき、副画素として黒を表すデ
ータ(“1”)を出力する。それ以外のときは白を表す
データ(“0”)を出力する。
The pixel data reference circuit 2 includes L pixels × N lines centering on the pixel of interest (L is an odd number of 3 or more,
It has a circuit for latching pixel data of L ≦ M).
Then, the pixels around the target pixel are logically operated, and when the surrounding pixels satisfy a predetermined condition, data (“1”) representing black is output as a sub-pixel. In other cases, data ("0") representing white is output.

【0015】図2は、N=L=3の場合の、画素データ
参照回路2の具体例を示す回路図である。図に示すよう
に6個のラッチ20により、2画素×3ライン=6画素
のデータがラッチされる。従って、回路2に現時点で入
力されているX,Y,Zの各ラインの入力データ(3画
素分)を合わせて9画素のデータを同時に参照できる。
FIG. 2 is a circuit diagram showing a concrete example of the pixel data reference circuit 2 when N = L = 3. As shown in the figure, data of 2 pixels × 3 lines = 6 pixels is latched by the six latches 20. Therefore, the data of 9 pixels can be referred to at the same time by combining the input data (for 3 pixels) of each line of X, Y, Z currently input to the circuit 2.

【0016】これらの9画素分の画素データは画素演算
回路21に入力される。画素演算回路21は、入力され
た9画素分のデータが所定の条件を満たすとき、副画素
として黒を表すデータ(“1”)を出力する。具体的に
は、回路21は、周囲8画素のデータを入力とするNO
Rゲート22と、注目画素およびこのNORゲートの出
力を入力とするANDゲート23とによって構成されて
いる。
Pixel data for these 9 pixels is input to the pixel calculation circuit 21. The pixel calculation circuit 21 outputs data (“1”) representing black as a subpixel when the input data for 9 pixels satisfies a predetermined condition. Specifically, the circuit 21 receives the data of the surrounding 8 pixels as NO.
It is composed of an R gate 22 and an AND gate 23 which receives the pixel of interest and the output of this NOR gate.

【0017】図4に示す点線で囲まれた領域の画素デー
タがこの回路21に入力されているとすると、データY
k が注目画素であり、Xk-1 ,Xk ,Xk+1 ,Yk-1
k+1 ,Zk-1 ,Zk ,Zk+1 の8画素のデータが参照
画素データとしてNORゲート22に入力される。そし
て参照画素データがすべて白(“0”)を表し、注目画
素Yk のデータが黒(“1”)を表す場合、副画素デー
タとして黒を表すデータ(“1”)が出力される。
Assuming that the pixel data in the area surrounded by the dotted line shown in FIG.
k is the pixel of interest, and X k-1 , X k , X k + 1 , Y k-1 ,
The data of 8 pixels of Y k + 1 , Z k-1 , Z k , and Z k + 1 are input to the NOR gate 22 as reference pixel data. When all the reference pixel data represents white (“0”) and the data of the target pixel Y k represents black (“1”), data (“1”) representing black is output as the sub-pixel data.

【0018】なお、図2の例では、N=L=3の場合と
して、ラッチ20を6個使用する例を示したが、ラッチ
20の数を増やすことにより、参照画素の数を増やすこ
とができ、より広い白背景の中の黒画素について選択的
に処理を行なうことができる。また、画素演算回路21
として8入力NORゲートとANDゲートとを組み合せ
たものを示したが、種々のゲート回路の組み合せによ
り、周囲画素と注目画素とが満たすべき条件を様々に設
定することができる。
In the example of FIG. 2, six latches 20 are used for N = L = 3, but the number of reference pixels can be increased by increasing the number of latches 20. It is possible to selectively process black pixels in a wider white background. In addition, the pixel calculation circuit 21
Although a combination of an 8-input NOR gate and an AND gate is shown as above, various conditions that the surrounding pixel and the target pixel should satisfy can be set variously by combining various gate circuits.

【0019】図1に戻って、ラインメモリ3はM画素分
のデータを蓄積するFIFOメモリによって構成されて
いる。このメモリには参照回路2が出力する副画素デー
タが入力され、発振器2からのビデオクロックにもとづ
いて順次シフトされる。後述するように、このようなラ
インメモリを用いることによって、副画素と、対応する
主画素との位置関係が保たれる。すなわち、副画素は、
対応する主画素と水平方向において同じ位置で露光、印
字される。
Returning to FIG. 1, the line memory 3 is composed of a FIFO memory that stores data for M pixels. The sub-pixel data output from the reference circuit 2 is input to this memory and is sequentially shifted based on the video clock from the oscillator 2. As will be described later, by using such a line memory, the positional relationship between the sub pixel and the corresponding main pixel is maintained. That is, the sub-pixel is
It is exposed and printed at the same position in the horizontal direction as the corresponding main pixel.

【0020】同期信号発生回路5は、発振器6からのビ
デオクロックを計数することによって、LEDヘッドな
を制御するためのラッチ信号およびイネーブル信号を発
生し、さらにセレクタ4に供給するデータ切替信号を発
生する。
The synchronizing signal generating circuit 5 generates a latch signal and an enable signal for controlling the LED head by counting the video clock from the oscillator 6, and further generates a data switching signal to be supplied to the selector 4. To do.

【0021】以下、図3を参照して、同期信号発生回路
5における制御信号の生成と、LEDヘッド7に供給す
るビデオデータの転送、および露光印字について説明す
る。なお、以下では、印字画素制御回路に入力される元
の画素データを主画素データ、画素データ参照回路2が
生成する副画素のデータを副画素データと呼ぶ。
Generation of a control signal in the sync signal generating circuit 5, transfer of video data supplied to the LED head 7, and exposure printing will be described below with reference to FIG. In the following, the original pixel data input to the print pixel control circuit is referred to as main pixel data, and the subpixel data generated by the pixel data reference circuit 2 is referred to as subpixel data.

【0022】同期信号発生回路5では、ビデオクロック
を計数することにより、図3に示すラッチ信号、イネー
ブル信号、ならびにデータ切替信号を発生する。1ライ
ン周期は、印字露光において、1ラインに対して割り当
てられる時間であり、(印刷用紙搬送速度)×(線密
度)の逆数として求めることができる。従来は、ビデオ
データがビデオクロックに同期して、LEDヘッド7の
シフトレジスタ8に入力され、1ライン分のビデオデー
タが整列した後、1ライン周期に1回オンするラッチ信
号によって、ラッチ9にラッチされ、それらのデータに
もとづいて、イネーブル信号がオンしている間、LED
駆動回路10を通じてLED素子11に駆動電流が流れ
るようになっていた。
The sync signal generation circuit 5 counts the video clocks to generate the latch signal, the enable signal, and the data switching signal shown in FIG. The one-line cycle is a time assigned to one line in printing exposure and can be obtained as an inverse number of (printing paper conveyance speed) × (linear density). Conventionally, the video data is input to the shift register 8 of the LED head 7 in synchronization with the video clock, and after the video data for one line is aligned, the latch signal is turned on once in one line cycle to the latch 9. LEDs are latched and based on their data while the enable signal is on.
A drive current has been designed to flow to the LED element 11 through the drive circuit 10.

【0023】これに対して本発明では、1ライン周期の
期間を2つに分割し、前半を主画素データを扱う期間、
後半を副画素データを扱う期間とする。すなわち、1ラ
イン周期のうち、初めのT1の期間で主画素データがシ
フトレジスタ8に転送される。その後、t1の期間中オ
ンするラッチ信号によってラッチ9にラッチされ、そし
てイネーブル信号がオンするE1の期間で、ラッチされ
たデータにもとづいてLED素子11が駆動され、印字
露光が行なわれる。一方、副画素データは、T2の期間
にシフトレジスタ8に転送され、ラッチ信号が期間t2
でオンしたとき、ラッチ9にラッチされる。そして、イ
ネーブル信号がオンするE2の期間で、ラッチされたデ
ータにもとづいてLED素子11が駆動され、印字露光
が行なわれる。
On the other hand, in the present invention, the period of one line period is divided into two, and the first half is a period for handling main pixel data,
The latter half is the period for handling subpixel data. That is, the main pixel data is transferred to the shift register 8 in the first period T1 of one line cycle. Thereafter, the LED element 11 is driven based on the latched data by the latch signal which is turned on during the period of t1 and is latched by the latch 9 in the period of E1 when the enable signal is turned on, and printing exposure is performed. On the other hand, the sub-pixel data is transferred to the shift register 8 during the period T2, and the latch signal is transmitted during the period t2.
When it is turned on, it is latched by the latch 9. Then, during the period E2 when the enable signal is turned on, the LED element 11 is driven based on the latched data, and printing exposure is performed.

【0024】LEDヘッド7のシフトレジスタ8に入力
される画像データは、データ切替信号にもとづいてセレ
クタ4において切り替えられ、期間S1では主画素デー
タが、期間S2では副画素データがそれぞれシフトレジ
スタ8に供給される。
The image data input to the shift register 8 of the LED head 7 is switched in the selector 4 based on the data switching signal, and the main pixel data in the period S1 and the subpixel data in the period S2 are respectively transferred to the shift register 8. Supplied.

【0025】副画素データはラインメモリ3内で整列さ
せた後、LEDヘッド7に与えられるので、主画素デー
タと水平方向の位置関係は一致しており、対応する副画
素データと主画素データによって、感光体上の同じ位置
が露光される。
Since the sub-pixel data are aligned in the line memory 3 and then given to the LED head 7, the horizontal positional relationship with the main pixel data is the same, and the sub-pixel data and the main pixel data correspond to each other. , The same position on the photoreceptor is exposed.

【0026】そして、上述したように、周囲画素と注目
画素とが所定の条件を満たすとき、副画素データは黒
(“1”)を表すデータとなり、主画素データによって
通常の露光が行なわれた後に、副画素データによって再
度同じ位置、すなわち同じ画素が露光される。従って、
通常の画素より広い範囲が露光されるため、その画素
が、白地の背景の中にあっても、通常より現像され易く
なり、黒画素の再現性が向上する。
Then, as described above, when the surrounding pixels and the target pixel satisfy a predetermined condition, the sub-pixel data becomes data representing black ("1"), and the normal exposure is performed by the main pixel data. After that, the same position, that is, the same pixel is exposed again by the subpixel data. Therefore,
Since a wider area is exposed than a normal pixel, even if the pixel is in a white background, it is more easily developed than usual, and the reproducibility of a black pixel is improved.

【0027】[0027]

【発明の効果】以上説明したように本発明の印字画素制
御回路では、演算回路は、メモリに蓄積された所定数の
画素データにもとづいて、対応する元の画素データによ
る感光体の露光位置と同じ位置で、感光体を露光するた
めの副画素データを発生する。従って、ある黒画素に隣
接する画素がすべて白画素であるような場合、演算回路
によって副画素データとして黒画素のデータを発生させ
れば、感光体上で、上記黒画素に対応する位置は、もと
の黒画素データと、副画素データとによって2回露光さ
れることになる。従って、白地の背景の中の孤立した黒
点でも再現性よく現像でき、細かな網点画像の印字品質
を向上させることができる。
As described above, in the print pixel control circuit of the present invention, the arithmetic circuit determines the exposure position of the photoconductor by the corresponding original pixel data based on the predetermined number of pixel data accumulated in the memory. Sub-pixel data for exposing the photoconductor is generated at the same position. Therefore, in the case where all the pixels adjacent to a certain black pixel are white pixels, if the data of the black pixel is generated as the sub-pixel data by the arithmetic circuit, the position on the photoconductor corresponding to the black pixel is The original black pixel data and the subpixel data are exposed twice. Therefore, even an isolated black dot in a white background can be developed with good reproducibility, and the printing quality of a fine halftone dot image can be improved.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明による印字画素制御回路の一例を含む電
子写真式LEDプリンタを示すブロック図である。
FIG. 1 is a block diagram showing an electrophotographic LED printer including an example of a print pixel control circuit according to the present invention.

【図2】図1の印字画素制御回路を構成する画素データ
参照回路を詳しく示す回路図である。
FIG. 2 is a circuit diagram showing in detail a pixel data reference circuit which constitutes the print pixel control circuit of FIG.

【図3】図1の電子写真式LEDプリンタを構成する同
期信号発生回路に関連した信号を示すタイミングチャー
トである。
FIG. 3 is a timing chart showing signals related to a sync signal generating circuit that constitutes the electrophotographic LED printer of FIG.

【図4】図1の印字画素制御回路を構成するNラインメ
モリの主画素列を示す説明図である。
FIG. 4 is an explanatory diagram showing a main pixel column of an N-line memory that constitutes the print pixel control circuit of FIG.

【符号の説明】[Explanation of symbols]

1 Nラインメモリ 2 画素データ参照回路 3 ラインメモリ 4 セレクタ 5 同期信号発生回路 6 発振器 7 LEDヘッド 8 シフトレジスタ 9,20 ラッチ 10 LED駆動回路 11 LED素子 21 画素演算回路 22 NORゲート 23 ANDゲート 1 N Line Memory 2 Pixel Data Reference Circuit 3 Line Memory 4 Selector 5 Synchronization Signal Generation Circuit 6 Oscillator 7 LED Head 8 Shift Register 9, 20 Latch 10 LED Drive Circuit 11 LED Element 21 Pixel Operation Circuit 22 NOR Gate 23 AND Gate

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 B41J 2/455 ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 6 Identification code Office reference number FI technical display location B41J 2/455

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】画素データにもとづいて感光体を露光する
印字ヘッドに、画素データを供給する印字画素制御回路
において、 隣接する所定数の画素のデータを蓄積するメモリと、 このメモリに蓄積された前記画素データにもとづいて、
対応する元の画素データによる前記感光体の露光位置と
同じ位置で、前記感光体を露光するための副画素データ
を発生する演算回路とを備えたことを特徴とする印字画
素制御回路。
1. A print pixel control circuit that supplies pixel data to a print head that exposes a photosensitive member based on pixel data, and a memory that stores data of a predetermined number of adjacent pixels and a memory that stores the data in the memory. Based on the pixel data,
A print pixel control circuit, comprising: an arithmetic circuit that generates sub-pixel data for exposing the photoconductor at the same position as the exposure position of the photoconductor by the corresponding original pixel data.
【請求項2】前記メモリは、Mを3以上の整数、Nを3
以上の奇数としたとき、M画素×Nライン分の隣接する
画素のデータを蓄積することを特徴とする請求項1記載
の印字画素制御回路。
2. The memory is configured such that M is an integer of 3 or more and N is 3.
2. The print pixel control circuit according to claim 1, wherein when the above odd number is set, data of adjacent pixels for M pixels × N lines are accumulated.
【請求項3】前記演算回路は、前記メモリに蓄積された
データのうち、周辺部の画素でない特定の画素のデータ
が黒を表し、それ以外はすべて白を表す場合、前記副画
素データとして黒を表すデータを発生することを特徴と
する請求項1記載の印字画素制御回路。
3. The arithmetic circuit, when the data of a specific pixel which is not a peripheral pixel among the data accumulated in the memory represents black and the other data represent all white, the sub-pixel data is black. 2. The print pixel control circuit according to claim 1, wherein the print pixel control circuit generates data representing
【請求項4】M、Nはともに3であることを特徴とする
請求項1記載の印字画素制御回路。
4. The print pixel control circuit according to claim 1, wherein M and N are both 3.
【請求項5】前記印字ヘッドは、LEDによって構成さ
れていることを特徴とする請求項1記載の印字画素制御
回路。
5. The print pixel control circuit according to claim 1, wherein the print head is composed of an LED.
【請求項6】前記印字ヘッドは電子写真式LEDプリン
タの印字ヘッドであることを特徴とする請求項1記載の
印字画素制御回路。
6. The print pixel control circuit according to claim 1, wherein the print head is a print head of an electrophotographic LED printer.
JP12350494A 1994-06-06 1994-06-06 Print pixel control circuit Expired - Fee Related JP2616697B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12350494A JP2616697B2 (en) 1994-06-06 1994-06-06 Print pixel control circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12350494A JP2616697B2 (en) 1994-06-06 1994-06-06 Print pixel control circuit

Publications (2)

Publication Number Publication Date
JPH07336537A true JPH07336537A (en) 1995-12-22
JP2616697B2 JP2616697B2 (en) 1997-06-04

Family

ID=14862264

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12350494A Expired - Fee Related JP2616697B2 (en) 1994-06-06 1994-06-06 Print pixel control circuit

Country Status (1)

Country Link
JP (1) JP2616697B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006218830A (en) * 2005-02-14 2006-08-24 Ricoh Co Ltd Digital light-emitting element writing device
JP2010006023A (en) * 2008-06-30 2010-01-14 Casio Comput Co Ltd Exposure device and image forming apparatus

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01115648A (en) * 1987-10-30 1989-05-08 Ricoh Co Ltd Image forming device
JPH04212871A (en) * 1990-10-12 1992-08-04 Mitsubishi Electric Corp Picture processing device
JPH058438A (en) * 1991-07-05 1993-01-19 Oki Electric Ind Co Ltd Nonimpact printer
JPH06297766A (en) * 1993-04-15 1994-10-25 Casio Electron Mfg Co Ltd Recording apparatus

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01115648A (en) * 1987-10-30 1989-05-08 Ricoh Co Ltd Image forming device
JPH04212871A (en) * 1990-10-12 1992-08-04 Mitsubishi Electric Corp Picture processing device
JPH058438A (en) * 1991-07-05 1993-01-19 Oki Electric Ind Co Ltd Nonimpact printer
JPH06297766A (en) * 1993-04-15 1994-10-25 Casio Electron Mfg Co Ltd Recording apparatus

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006218830A (en) * 2005-02-14 2006-08-24 Ricoh Co Ltd Digital light-emitting element writing device
US7787002B2 (en) 2005-02-14 2010-08-31 Ricoh Company, Limited Digital writing apparatus
JP2010006023A (en) * 2008-06-30 2010-01-14 Casio Comput Co Ltd Exposure device and image forming apparatus

Also Published As

Publication number Publication date
JP2616697B2 (en) 1997-06-04

Similar Documents

Publication Publication Date Title
US6643031B1 (en) Image processing apparatus
JP3294071B2 (en) Image forming method and image forming apparatus
JPH02303863A (en) Image formation device
JPH03132259A (en) Picture processor
JPH0879516A (en) Image processor
JP2616697B2 (en) Print pixel control circuit
JP3497216B2 (en) Image forming method
US5946021A (en) Image processing system
JP2007152874A (en) Image forming apparatus
JP2616697C (en)
JP4753253B2 (en) Image processing device
KR940007680B1 (en) Electrophotographic recorder
JP2975838B2 (en) Printer control device
JP3256365B2 (en) Image forming apparatus and method
JP3175169B2 (en) Buffer memory switching method of recording device
JP3288764B2 (en) Image processing apparatus and method
JP2004122597A (en) Image forming apparatus
JP3349848B2 (en) Printer print control device
JPH07307868A (en) Print picture element control circuit
JP3653928B2 (en) Image forming apparatus
JP2911341B2 (en) Printer control device
JP2000298415A (en) Image forming device
JP2615271B2 (en) Gradation processing method
JP2001257876A (en) Image forming device
JPH0654169A (en) Facsimile equipment

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees