JPH07335118A - Manufacture of semiconductor device having semiconductor layer using edge surface as etching surface - Google Patents

Manufacture of semiconductor device having semiconductor layer using edge surface as etching surface

Info

Publication number
JPH07335118A
JPH07335118A JP15313094A JP15313094A JPH07335118A JP H07335118 A JPH07335118 A JP H07335118A JP 15313094 A JP15313094 A JP 15313094A JP 15313094 A JP15313094 A JP 15313094A JP H07335118 A JPH07335118 A JP H07335118A
Authority
JP
Japan
Prior art keywords
layer
etching
semiconductor
semiconductor layer
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15313094A
Other languages
Japanese (ja)
Inventor
Mitsuru Sugo
満 須郷
Jiro Tenmyo
二郎 天明
Akihiko Nishitani
昭彦 西谷
Eiichi Kuramochi
栄一 倉持
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP15313094A priority Critical patent/JPH07335118A/en
Publication of JPH07335118A publication Critical patent/JPH07335118A/en
Pending legal-status Critical Current

Links

Landscapes

  • Weting (AREA)

Abstract

PURPOSE:To provide a manufacturing process of a semiconductor device having a plane edge surface by using the edge surface by regrowth as a etching surface of a single semiconductor. CONSTITUTION:The manufacturing process of a semiconductor device having a semiconductor layer formed by etching the edge surface is provided. Epitaxial layers 2-10 are formed on a board 1, this multilayer semiconductor layer is etched to form an edge, the edge is covered with a regrowth layer 11, then the regrowth layer is etched to form the edge surface.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、端面をエッチング面と
している半導体層を有する半導体装置の製法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device having a semiconductor layer having an end face as an etching surface.

【0002】[0002]

【従来の技術】従来、端面をドライ又はウエットエッチ
ングにより形成した面としている半導体層を有する、半
導体レーザ、光変調器、導波路などの半導体装置が、種
々提案されている。このような半導体装置によれば、端
面を半導体基板と共にへき開することなく形成すること
ができるので、半導体基板の厚さ、大きさを任意に設定
することができ、同一半導体基板上の他の装置とのモノ
リシック集積が可能となり、光電子集積回路、及び光集
積回路を構成することができる。ところで、従来の端面
をエッチングにより形成した面としている半導体層を有
する半導体装置の製法においては、多層構成を有する半
導体層を単一のエッチング法によりエッチングする方法
がとられていた。
2. Description of the Related Art Heretofore, various semiconductor devices such as a semiconductor laser, an optical modulator, and a waveguide having a semiconductor layer whose end face is formed by dry or wet etching have been proposed. According to such a semiconductor device, since the end face can be formed without cleaving together with the semiconductor substrate, the thickness and size of the semiconductor substrate can be arbitrarily set, and other devices on the same semiconductor substrate can be set. It becomes possible to monolithically integrate with, and to construct an optoelectronic integrated circuit and an optical integrated circuit. By the way, in a conventional method of manufacturing a semiconductor device having a semiconductor layer whose end face is formed by etching, a method of etching a semiconductor layer having a multi-layer structure by a single etching method has been adopted.

【0003】[0003]

【発明が解決しようとする課題】上述した従来の端面を
エッチング面としている半導体層を有する半導体装置の
製法の場合、端面をエッチング面としている半導体装置
を形成するに当り、多層構成を有する半導体層を単一の
エッチング法によりエッチングする方法においては、半
導体装置を構成している各層のエッチング条件が異なる
ため平坦なエッチング面が得にくいことが問題とされて
いた。このため、例えばエッチング面をミラー面として
いるレーザの場合では、ミラーの反射率が低下し、反射
損失が増加し、レーザ特性が劣化するという欠点を有し
ていた。また、半導体装置の層構成、組成が異なる場
合、エッチング条件が異なるため、異なる半導体装置に
対しては其の都度エッチング条件を最適化することが必
要であり、再現性良く良好なエッチング面が得にくいと
いう欠点を有していた。
In the conventional method of manufacturing a semiconductor device having a semiconductor layer having an end face as an etching surface, a semiconductor layer having a multi-layered structure is used to form a semiconductor device having an end face as an etching surface. In the method of etching a single layer by a single etching method, it has been a problem that it is difficult to obtain a flat etched surface because the etching conditions of the layers forming the semiconductor device are different. Therefore, for example, in the case of a laser having an etching surface as a mirror surface, there is a drawback that the reflectance of the mirror is lowered, the reflection loss is increased, and the laser characteristics are deteriorated. Further, when the layer structure and composition of the semiconductor device are different, the etching conditions are different, so it is necessary to optimize the etching conditions for different semiconductor devices each time, and a good etching surface with good reproducibility can be obtained. It had the drawback of being difficult.

【0004】また、とりわけGaAs系レーザにおいて
端面は信頼性にとって重要な意味を持っている。それは
半導体結晶表面に存在する表面準位を介した非発光再結
合により温度上昇がもたらされる。この温度上昇により
バンドギャップが減少し、さらに温度の上昇するフィー
ドバックがかかる。このため端面の溶融等が誘起され光
出力が低下し、非可逆的な破壊が起こる現象、すなわち
光学損傷破壊COD(Catastrophic Optical Damage )
が問題となる部分だからである。この光学損傷の原因と
なる端面の表面準位はエッチング時のダメージに起因し
たものも多いが、ダメージの少ないエッチング条件と平
坦性の良いエッチング条件の両立は困難であった。本発
明は上述の欠点を改善するために提案されたもので、そ
の目的は、上述した欠点のない、新規な端面をエッチン
グ面としている半導体層を有する半導体装置の製法を提
供することにある。
Further, especially in a GaAs laser, the end face has an important meaning for reliability. It causes a temperature rise due to non-radiative recombination via surface levels existing on the surface of the semiconductor crystal. Due to this temperature increase, the band gap is reduced, and feedback is applied to further increase the temperature. For this reason, melting of the end face is induced and the optical output is reduced, causing irreversible destruction, that is, optical damage destruction COD (Catastrophic Optical Damage)
Is a problematic part. The surface level of the end face that causes the optical damage is often due to damage at the time of etching, but it is difficult to satisfy both the etching condition with less damage and the etching condition with good flatness. The present invention has been proposed to remedy the above-mentioned drawbacks, and an object thereof is to provide a novel method for manufacturing a semiconductor device having a semiconductor layer having an end face as an etching surface, which does not have the above-mentioned drawbacks.

【0005】[0005]

【課題を解決するための手段】上記の目的を達成するた
め、 (1)本発明は、端面をエッチングで形成した半導体層
を有する半導体装置の製法において、少なくとも2層以
上の多層半導体層をエッチングすることにより端面を形
成する第1の工程と、該端面を再成長により単一の半導
体層で覆う第2の工程と、該単一半導体層をエッチング
することにより端面を形成する第3の工程とを含む端面
をエッチング面としている半導体層を有する半導体装置
の製法を発明の特徴とする。 (2)本発明は(1)において、単一半導体層をInG
aP層とする端面をエッチング面としている半導体層を
有する半導体装置の製法を発明の特徴とする。 (3)本発明は(1)において、単一半導体層をInP
層とする端面をエッチング面としている半導体層を有す
る半導体装置の製法を発明の特徴とする。
In order to achieve the above object, (1) the present invention is a method for manufacturing a semiconductor device having a semiconductor layer whose end face is formed by etching, wherein at least two or more multilayer semiconductor layers are etched. A first step of forming an end surface by etching, a second step of covering the end surface with a single semiconductor layer by regrowth, and a third step of forming the end surface by etching the single semiconductor layer. A feature of the invention is a method of manufacturing a semiconductor device having a semiconductor layer having an end surface including and as an etching surface. (2) In the invention according to (1), the single semiconductor layer is formed of InG.
A feature of the present invention is a method for manufacturing a semiconductor device having a semiconductor layer having an end surface that is an aP layer as an etching surface. (3) In the invention according to (1), the single semiconductor layer is formed of InP.
A feature of the invention is a method of manufacturing a semiconductor device having a semiconductor layer having an end surface serving as a layer as an etching surface.

【0006】[0006]

【作用】本発明による端面をエッチング面としている半
導体層を有する半導体装置の製法によれば、端面をエッ
チング面としている半導体層を形成するに当り、従来の
半導体装置の製法のように多層構成を有する半導体層を
単一のエッチング法でエッチングすることをせず、第1
の工程で形成されたエッチング面を覆う単一の半導体層
を、再びエッチングすることによって端面を形成してい
るので、端面をエッチング面としている半導体層を有す
る半導体装置を、従来の欠点を伴うことなしに容易に製
造することができる。また、本発明による端面をエッチ
ング面としている半導体層を有する半導体装置の製法で
は、被エッチング部である再成長単一半導体層をレーザ
発振波長に対し吸収を生じないバンドギャップの大きな
結晶材料で構成(ウインド構造)することが可能である
ため、端面の光学損傷破壊CODによる劣化のしにくい
半導体装置を提供する事ができる。
According to the method of manufacturing a semiconductor device having a semiconductor layer having an end surface as an etching surface according to the present invention, when forming a semiconductor layer having an end surface as an etching surface, a multi-layer structure is used as in the conventional method of manufacturing a semiconductor device. The first semiconductor layer does not have to be etched by a single etching method.
Since the end facet is formed by etching the single semiconductor layer covering the etching face formed in the step of 1, the semiconductor device having the semiconductor layer whose end face is the etching face is accompanied by the conventional drawbacks. It can be easily manufactured without. Further, in the method of manufacturing a semiconductor device having a semiconductor layer having an end face as an etching surface according to the present invention, the regrown single semiconductor layer which is the etched portion is made of a crystalline material having a large band gap that does not absorb the laser oscillation wavelength. Since a (window structure) is possible, it is possible to provide a semiconductor device that is less likely to be deteriorated by the optical damage destruction COD of the end face.

【0007】[0007]

【実施例】次に本発明の実施例について説明する。 (実施例1)図1は、本発明の実施例1のレーザの断面
図(共振器方向)を示す。図において1はn+ −GaA
s基板、2はn−GaAsバッファ層、3はn−AlG
aAsクラッド層、4および8はAlGaAsガイド
層、5および7はAlGaAsSCH層、6はInGa
As歪量子井戸活性層、9はp−AlGaAsクラッド
層、10はp+ −GaAsキャップ層、11はAlGa
As再成長層である。この構造を実現するための工程を
図5に示した。まず、エピタキシャル結晶成長装置(M
OCVD法:有機金属気相成長装置あるいはMBE法:
分子線エピタキシー法)により、エピタキシャル層2か
ら10まで成長する。MOVPE法では、半導体薄膜成
長用の原料としてトリメチルインジウム(TMI)、ト
リエチルガリウム(TEG)、トリメチルアルミニウム
(TMA)、アルシン(AsH3 )を、n型ドーパント
として硫化セレン(H2 Se)、p型ドーパントとして
ジエチルジンク(DEZn)を利用した。エピタキシャ
ル成長温度は約700℃、成長圧力は約0.1気圧、キ
ャリヤガスは水素である。MBE法では原料として金属
ガリウム(Ga)、インジウム(In)、アルミニウム
(Al)、砒素(As固体)を、n型ドーパントとして
シリコン(Si)、p型ドーパントとして亜鉛(Zn)
を利用した。エピタキシャル成長温度は約650℃、成
長圧力は約10-5Torrとしている。
EXAMPLES Next, examples of the present invention will be described. (Embodiment 1) FIG. 1 is a sectional view (resonator direction) of a laser according to Embodiment 1 of the present invention. In the figure, 1 is n + -GaA
s substrate, 2 n-GaAs buffer layer, 3 n-AlG
aAs clad layer, 4 and 8 are AlGaAs guide layers, 5 and 7 are AlGaAs SCH layers, and 6 is InGa
As strained quantum well active layer, 9 p-AlGaAs cladding layer, 10 p + -GaAs cap layer, 11 AlGa
It is an As regrown layer. The process for realizing this structure is shown in FIG. First, an epitaxial crystal growth apparatus (M
OCVD method: metal-organic vapor phase epitaxy apparatus or MBE method:
The epitaxial layers 2 to 10 are grown by the molecular beam epitaxy method. In the MOVPE method, trimethylindium (TMI), triethylgallium (TEG), trimethylaluminum (TMA), arsine (AsH 3 ) are used as raw materials for semiconductor thin film growth, and selenium sulfide (H 2 Se) and p-type are used as n-type dopants. Diethyl zinc (DEZn) was used as a dopant. The epitaxial growth temperature is about 700 ° C., the growth pressure is about 0.1 atm, and the carrier gas is hydrogen. In the MBE method, metallic gallium (Ga), indium (In), aluminum (Al), and arsenic (As solid) are used as raw materials, silicon (Si) is used as an n-type dopant, and zinc (Zn) is used as a p-type dopant.
Was used. The epitaxial growth temperature is about 650 ° C. and the growth pressure is about 10 −5 Torr.

【0008】次に、AlGaAs再成長層を形成するた
め、共振器ピッチごとに任意のストライプ幅で活性層を
横切る深さまでエッチングを行う〔図5(a)〕。その
後、AlGaAs再成長層11を成長する〔図5
(b)〕。成長温度は700℃程度である。このときS
iO2 あるいはSi3 4 等の絶縁膜をエッチングマス
クとし、さらには再成長時の選択成長マスクとして使用
する。再成長後、コンタクト層10並びにクラッド層9
を加工して、幅1.5〜3μm程度のリッジを形成す
る。そのためにフォトリソグラフィーでパターニング
し、これをマスクにウエットあるいはドライエッチング
で10,9層をエッチングする。深さは横モードを考慮
して決定し、ガイド層8までエッチングする場合もあ
る。次に、ミラー端面形成のためのエッチングを行う。
この場合、マスクを形成することによりAlGaAs再
成長層11のみをエッチングする。そのためにフォトリ
ソグラフィーでパターニングし、これをマスクにウエッ
トあるいはドライエッチングで11層をエッチングする
〔図5(c)〕。深さはスポットサイズを考慮して決定
する。リッジとミラー端面を形成後、マスクを剥離し、
図2に示すようにスパッタリング等で絶縁膜12(Si
2 等)を表面全体に形成し、リッジ上部のSiO2
エッチオフした後、Cr/AuあるいはTi/Pt/A
u等のp電極13、AuGeNi等のn電極14を形成
する。その後、オーミックシンターを行い電極部を形成
する。図2は、本発明の実施例1のレーザの構造図(共
振器方向に垂直な断面)を示す。
Next, in order to form an AlGaAs regrowth layer, etching is performed to each resonator pitch with a desired stripe width to a depth across the active layer [FIG. 5 (a)]. After that, the AlGaAs regrown layer 11 is grown [FIG.
(B)]. The growth temperature is about 700 ° C. At this time S
An insulating film such as iO 2 or Si 3 N 4 is used as an etching mask, and further used as a selective growth mask during regrowth. After regrowth, contact layer 10 and cladding layer 9
Is processed to form a ridge having a width of about 1.5 to 3 μm. For that purpose, patterning is performed by photolithography, and using this as a mask, 10 or 9 layers are etched by wet or dry etching. The depth is determined in consideration of the transverse mode, and the guide layer 8 may be etched in some cases. Next, etching for forming the mirror end surface is performed.
In this case, only the AlGaAs regrown layer 11 is etched by forming a mask. For that purpose, patterning is performed by photolithography, and using this as a mask, 11 layers are etched by wet or dry etching (FIG. 5C). The depth is determined by taking the spot size into consideration. After forming the ridge and the mirror end face, peel off the mask,
As shown in FIG. 2, the insulating film 12 (Si
O 2 etc.) is formed on the entire surface and SiO 2 on the ridge is etched off, and then Cr / Au or Ti / Pt / A
A p electrode 13 such as u and an n electrode 14 such as AuGeNi are formed. After that, ohmic sintering is performed to form an electrode portion. FIG. 2 shows a structural diagram (cross section perpendicular to the cavity direction) of the laser of Example 1 of the present invention.

【0009】(実施例2)実施例1と同様のレーザにお
いて再成長層11をInGaP層とした場合にも実現す
ることが可能である。エピタキシャル成長、作製工程は
実施例1と同様の手順で行うことができる。この場合に
は再成長温度を実施例1の場合よりも低温(600℃)
で行うことができるため再成長時の半導体内の拡散等に
よる劣化の影響を受けずに実現することができる。
(Embodiment 2) The same laser as in Embodiment 1 can be realized when the regrown layer 11 is an InGaP layer. The epitaxial growth and manufacturing process can be performed in the same procedure as in the first embodiment. In this case, the regrowth temperature is lower than that in Example 1 (600 ° C.).
Can be realized without being affected by deterioration due to diffusion in the semiconductor during regrowth.

【0010】(実施例3)図3は、本発明の実施例3の
レーザの斜視図を示す。図において15はn+ −InP
基板、16はn−InPバッファ層、17および19は
InGaAsPガイド層、18はInGaAs/InG
aAsP量子井戸活性層、20はp−InPクラッド
層、21はp+ −InGaAsキャップ層、22はIn
P再成長層である。この構造を実現するために、まず、
エピタキシャル結晶成長装置(MOCVD法:有機金属
気相成長装置あるいはMBE法:分子線エピタキシー
法)により、エピタキシャル層16から21まで成長す
る。MOVPE法では、半導体薄膜成長用の原料として
TMI、TEG、ホスフィン(PH3 )とAsH3 を、
n型ドーパントとしてH2 Se、p型ドーパントとして
DEZnを利用した。エピタキシャル成長温度は約65
0℃、成長圧力は約0.1気圧、キャリヤガスは水素で
ある。MBE法では原料として金属Ga、In、PH3
とAsH3 を、n型ドーパントとしてSi、p型ドーパ
ントとしてZnを利用した。エピタキシャル成長温度は
約500℃、成長圧力は約10-5Torrとしている。
(Third Embodiment) FIG. 3 shows a perspective view of a laser according to a third embodiment of the present invention. In the figure, 15 is n + -InP
Substrate, 16 n-InP buffer layer, 17 and 19 InGaAsP guide layer, 18 InGaAs / InG
aAsP quantum well active layer, 20 p-InP clad layer, 21 p + -InGaAs cap layer, 22 In
It is a P regrowth layer. To realize this structure, first,
Epitaxial layers 16 to 21 are grown by an epitaxial crystal growth apparatus (MOCVD method: metal organic chemical vapor deposition apparatus or MBE method: molecular beam epitaxy method). In the MOVPE method, TMI, TEG, phosphine (PH 3 ) and AsH 3 are used as raw materials for semiconductor thin film growth.
H 2 Se was used as the n-type dopant and DEZn was used as the p-type dopant. Epitaxial growth temperature is about 65
At 0 ° C., the growth pressure is about 0.1 atm, and the carrier gas is hydrogen. In the MBE method, metallic Ga, In, PH 3 are used as raw materials.
And AsH 3 , Si was used as the n-type dopant, and Zn was used as the p-type dopant. The epitaxial growth temperature is about 500 ° C. and the growth pressure is about 10 −5 Torr.

【0011】次に、InP再成長層を形成するため、任
意の間隔で共振器となるリッジの部分を残し、活性層を
横切る深さまでエッチングを行う。その後、鉄ドープI
nP再成長層を成長する。このときSiO2 あるいはS
3 4 等の絶縁膜をエッチングマスクとし、さらには
再成長時の選択成長マスクとして使用する。この場合の
InP再成長層は端面用の被エッチング層であるばかり
でなく、電流狭窄、屈折率制御用の埋め込み層を兼ね得
る構成にしている。次に、ミラー端面形成のためのエッ
チングを行う。この場合、マスクによりInP再成長層
22、基板15、およびバッファ層16をエッチングす
る。そのためにフォトリソグラフィーでパターニング
し、これをマスクにウエットあるいはドライエッチング
でこれらの層をエッチングする。深さはスポットサイズ
を考慮して決定する。ミラー端面形成後、マスクを剥離
し、Cr/AuあるいはTi/Pt/Au等のp電極2
3、AuGeNi等のn電極24を形成する。その後、
オーミックシンターを行い電極部を形成する。図4は、
以上ような工程をへて作製された本発明の実施例3のレ
ーザの構造図を示す。
Next, in order to form an InP regrowth layer, etching is performed to a depth across the active layer while leaving a ridge portion which becomes a resonator at an arbitrary interval. After that, iron dope I
Grow the nP regrown layer. At this time, SiO 2 or S
An insulating film such as i 3 N 4 is used as an etching mask, and further used as a selective growth mask during regrowth. In this case, the InP regrown layer is not only the end face etching layer but also a buried layer for current constriction and refractive index control. Next, etching for forming the mirror end surface is performed. In this case, the InP regrowth layer 22, the substrate 15, and the buffer layer 16 are etched by the mask. Therefore, patterning is performed by photolithography, and these layers are etched by wet or dry etching using this as a mask. The depth is determined by taking the spot size into consideration. After forming the mirror end face, the mask is peeled off, and the p electrode 2 of Cr / Au or Ti / Pt / Au is formed.
3. An n-electrode 24 made of AuGeNi or the like is formed. afterwards,
Ohmic sintering is performed to form an electrode part. Figure 4
The structural drawing of the laser of Example 3 of the present invention manufactured through the above steps is shown.

【0012】[0012]

【発明の効果】本発明による端面をエッチング面として
いる半導体層を有する半導体装置の製法によれば、端面
をエッチング面としている半導体層を形成するに当り、
従来の半導体装置の製法のように多層構成を有する半導
体層を単一エッチング法でエッチングすると言うことを
行わず、端面の再成長による単一半導体のエッチング面
とすることにより平坦な端面が得られ、レーザとした場
合の特性は端面を劈開面とした場合の特性と比較して遜
色の無いものであった。また、本発明による端面をエッ
チング面としている半導体層を有する半導体装置の製法
では、被エッチング部である再成長単一半導体層をレー
ザ発振波長に対し吸収を生じないバンドギャップの大き
な結晶材料で構成する(ウインド構造)ことが可能であ
るため、端面の光学損傷破壊CODによる劣化のしにく
い半導体装置を提供することができる。
According to the method of manufacturing a semiconductor device having a semiconductor layer having an end surface as an etching surface according to the present invention, in forming a semiconductor layer having an end surface as an etching surface,
A flat end face can be obtained by etching a single semiconductor layer by re-growing the end face without etching the semiconductor layer having a multi-layer structure by a single etching method as in the conventional semiconductor device manufacturing method. The characteristics of the laser were comparable to those of the cleaved end face. Further, in the method of manufacturing a semiconductor device having a semiconductor layer having an end face as an etching surface according to the present invention, the regrown single semiconductor layer which is the etched portion is made of a crystalline material having a large band gap that does not absorb the laser oscillation wavelength. (Wind structure), it is possible to provide a semiconductor device that is less likely to deteriorate due to optical damage destruction COD of the end face.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明による端面をエッチング面としている半
導体層を有する半導体装置の製法の実施例1のレーザエ
ピタキシャル断面を示す図である。
FIG. 1 is a diagram showing a laser epitaxial cross section of Example 1 of a method for manufacturing a semiconductor device having a semiconductor layer having an end face as an etching surface according to the present invention.

【図2】本発明による端面をエッチング面としている半
導体層を有する半導体装置の製法の実施例1のレーザ構
造を示す図である。
FIG. 2 is a diagram showing a laser structure of Example 1 of a method for manufacturing a semiconductor device having a semiconductor layer having an end face as an etching surface according to the present invention.

【図3】本発明による端面をエッチング面としている半
導体層を有する半導体装置の製法の実施例3のレーザの
斜視図を示す図である。
FIG. 3 is a diagram showing a perspective view of a laser according to a third embodiment of a method of manufacturing a semiconductor device having a semiconductor layer having an end face as an etching surface according to the present invention.

【図4】本発明による端面をエッチング面としている半
導体層を有する半導体装置の製法の実施例3のレーザ構
造を示す斜視図である。
FIG. 4 is a perspective view showing a laser structure of Example 3 of a method for manufacturing a semiconductor device having a semiconductor layer having an end face as an etching surface according to the present invention.

【図5】本発明による端面をエッチング面としている半
導体層を有する半導体装置の製法の工程を示す図であ
る。(a),(b),(c)は各工程を示す。
FIG. 5 is a diagram showing steps of a method for manufacturing a semiconductor device having a semiconductor layer having an end surface as an etching surface according to the present invention. (A), (b), (c) shows each process.

【符号の説明】[Explanation of symbols]

1 n+ −GaAs基板 2 n−GaAsバッファ層 3 n−AlGaAsクラッド層 4 AlGaAsガイド層 5 AlGaAsSCH層 6 InGaAs歪量子井戸活性層 7 AlGaAsSCH層 8 AlGaAsガイド層 9 p−AlGaAsクラッド層 10 p+ −GaAsキャップ層 11 AlGaAs再成長層 12 絶縁膜 13 p電極 14 n電極 15 n+ −InP基板 16 n−InPバッファ層 17 InGaAsPガイド層 18 InGaAs/InGaAsP量子井戸活性層 19 InGaAsPガイド層 20 p−InPクラッド層 21 p+ −InGaAs層 22 InP再成長層 23 p電極 24 n電極1 n + -GaAs substrate 2 n-GaAs buffer layer 3 n-AlGaAs clad layer 4 AlGaAs guide layer 5 AlGaAsSCH layer 6 InGaAs strained quantum well active layer 7 AlGaAsSCH layer 8 AlGaAs guide layer 9 p-AlGaAs clad layer 10 p + -GaAs Cap layer 11 AlGaAs regrowth layer 12 Insulating film 13 p electrode 14 n electrode 15 n + -InP substrate 16 n-InP buffer layer 17 InGaAsP guide layer 18 InGaAs / InGaAsP quantum well active layer 19 InGaAsP guide layer 20 p-InP clad layer 21 p + -InGaAs layer 22 InP regrowth layer 23 p electrode 24 n electrode

───────────────────────────────────────────────────── フロントページの続き (72)発明者 倉持 栄一 東京都千代田区内幸町1丁目1番6号 日 本電信電話株式会社内 ─────────────────────────────────────────────────── ─── Continuation of front page (72) Inventor Eiichi Kuramochi 1-1-6 Uchisaiwaicho, Chiyoda-ku, Tokyo Nihon Telegraph and Telephone Corporation

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 端面をエッチングで形成した半導体層を
有する半導体装置の製法において、少なくとも2層以上
の多層半導体層をエッチングすることにより端面を形成
する第1の工程と、該端面を再成長により単一の半導体
層で覆う第2の工程と、該単一半導体層をエッチングす
ることにより端面を形成する第3の工程とを含むことを
特徴とする端面をエッチング面としている半導体層を有
する半導体装置の製法。
1. A method of manufacturing a semiconductor device having a semiconductor layer having an end face formed by etching, comprising a first step of forming an end face by etching at least two or more multi-layer semiconductor layers, and regrowth of the end face. A semiconductor having a semiconductor layer having an end surface as an etching surface, which includes a second step of covering with a single semiconductor layer and a third step of forming an end surface by etching the single semiconductor layer. How to make the device.
【請求項2】 請求項1において、単一半導体層をIn
GaP層とすることを特徴とする端面をエッチング面と
している半導体層を有する半導体装置の製法。
2. The single semiconductor layer according to claim 1,
A method of manufacturing a semiconductor device having a semiconductor layer having an end face as an etching surface, which is a GaP layer.
【請求項3】 請求項1において、単一半導体層をIn
P層とすることを特徴とする端面をエッチング面として
いる半導体層を有する半導体装置の製法。
3. The single semiconductor layer according to claim 1, wherein the single semiconductor layer is In.
A method of manufacturing a semiconductor device having a semiconductor layer having an end face as an etching surface, which is a P layer.
JP15313094A 1994-06-13 1994-06-13 Manufacture of semiconductor device having semiconductor layer using edge surface as etching surface Pending JPH07335118A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15313094A JPH07335118A (en) 1994-06-13 1994-06-13 Manufacture of semiconductor device having semiconductor layer using edge surface as etching surface

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15313094A JPH07335118A (en) 1994-06-13 1994-06-13 Manufacture of semiconductor device having semiconductor layer using edge surface as etching surface

Publications (1)

Publication Number Publication Date
JPH07335118A true JPH07335118A (en) 1995-12-22

Family

ID=15555650

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15313094A Pending JPH07335118A (en) 1994-06-13 1994-06-13 Manufacture of semiconductor device having semiconductor layer using edge surface as etching surface

Country Status (1)

Country Link
JP (1) JPH07335118A (en)

Similar Documents

Publication Publication Date Title
US6256331B1 (en) Semiconductor laser device, optical communication system using the same, and method for producing compound semiconductor
EP0702435A1 (en) Method for making a reflective digitally tunable laser
EP0989643B1 (en) Semiconductor light-emitting device and manufacturing method for the same
US5151913A (en) Semiconductor laser
US5260230A (en) Method of manufacturing buried heterostructure semiconductor laser
JPH0864906A (en) Manufacture of semiconductor device
JPH05226789A (en) Product including distortion layer quantum well laser
US4719633A (en) Buried stripe-structure semiconductor laser
KR0153585B1 (en) Semiconductor laser and its manufacture
US8213477B2 (en) Semiconductor laser and method of manufacturing the same
JP2882335B2 (en) Optical semiconductor device and method for manufacturing the same
JPH06314657A (en) Manufacture of optical semiconductor element
JP3242958B2 (en) Optical semiconductor device
US7782919B2 (en) Buried semiconductor laser and method for manufacturing the same
JPH06196797A (en) Optical modulator integrating light source element and manufacture thereof
US5805628A (en) Semiconductor laser
US4783425A (en) Fabrication process of semiconductor lasers
JP2000031596A (en) Semiconductor laser and its manufacture
JPH05110186A (en) Monolithic optical element and manufacture of the same
JPH07335118A (en) Manufacture of semiconductor device having semiconductor layer using edge surface as etching surface
JP2865160B2 (en) Manufacturing method of semiconductor laser
JPH06283803A (en) Semiconductor light emitting device
JPH1117276A (en) Semiconductor device with semiconductor laser and optical amplifier integrated thereon
JP3022351B2 (en) Optical semiconductor device and method of manufacturing the same
JP2973215B2 (en) Semiconductor laser device