JPH07326722A - 固体撮像装置 - Google Patents

Abstract

(57)【要約】 【目的】 画素を微細化したときにおける画素間領域に
おける生成キャリアを有効に取り出すことができ、高精
細・高感度な固体撮像装置を提供すること。 【構成】 半導体基板に蓄積ダイオード３、信号電荷読
出しゲート６及び垂直ＣＣＤ４を形成し、かつ最上層に
蓄積ダイオード３に電気的に接続される画素電極１０を
形成した固体撮像素子チップと、この固体撮像素子チッ
プ上に形成された光導電膜２０と、この光導電膜２０上
に形成された透明電極２４とを備えた光導電膜積層型の
固体撮像装置において、隣接する画素間領域の電界分布
を制御して画素領域間に電界が掛かりやすくなるため
に、画素電極１０及び透明電極２４に対の突起を形成し
たことを特徴とする。

Description

【発明の詳細な説明】

【０００１】

【発明の技術分野】本発明は、固体撮像素子チップ上に
光導電膜を積層して構成される光導電膜積層型の固体撮
像装置に係わり、特に光導電膜としてアモルファスシリ
コンを用いた固体撮像装置に関する。

【０００２】

【従来の技術】近年、半導体基板に信号電荷蓄積のため
の蓄積ダイオード，信号電荷読出し部及び信号電荷転送
部としてのＣＣＤを形成し、且つ最上層に蓄積ダイオー
ドに電気的に接続された画素電極を形成して固体撮像素
子チップを構成し、この固体撮像素子チップ上に光導電
膜を積層した２階建て構造（光導電膜積層型）の固体撮
像装置が開発されている。この光導電膜積層型の固体撮
像装置は、感光部の開口面積を広くすることができ、ま
た画素電極によって１階部分にあたる素子チップ上の大
部分が覆われているので、高感度で且つ低スミアという
優れた特性を有する。このため、各種監視用テレビジョ
ンカメラやＨＤＴＶ（High Difinition Television）等
のカメラへの応用が期待されている。

【０００３】上記の光導電膜としては、一般に水素化ア
ルモファスシリコン（a-Si:H）が用いられている。アモ
ルファスシリコン（a-Si）は、水素原子と合金化すると
膜中の未結合手が水素原子で補償されるために良質な半
導体の性質を示し、また任意の基板上に成膜できると共
に高い光導電性があることが知られている。

【０００４】ａ−Ｓｉを用いた光電変換部（画素電極・
光導電膜・透明電極）の形成においては、透明電極から
のキャリアの注入を阻止し且つ入射光を透過するための
窓材として、ａ−Ｓｉより大きなバンドギャップを有す
る材料、例えばアモルファス炭化シリコン（a-SiC ）等
の材料との接合が形成されている。ａ−Ｓｉとａ−Ｓｉ
Ｃの材料の組み合わせからなる光導電膜の構成として
は、a-SiC(n)／a-Si(i)／a-SiC(p)、a-SiC(i)／a-Si(i)
／a-SiC(p)等が報告されている。なおこの表記におい
て、（ｉ）（ｎ）（ｐ）はそれぞれｉタイプ，ｎタイ
プ，ｐタイプを表している。ｎタイプ，ｐタイプの形成
には、それぞれ例えばリン（Ｐ），ボロン（Ｂ）のドー
ピングが行われる。

【０００５】光導電膜に光が入射した時に発生したキャ
リアは、両電極（画素電極及び透明電極）間に形成され
た電界により画素電極側に収集され、これが信号として
取り出される。

【０００６】しかしながら、この種の装置にあっては次
のような問題があった。即ち、画素を分離する加工精度
に限界があるため、画素を高精細化するにあたって有効
受光面積が小さくなるという問題があった。また、画素
間には電界がかからないため画素間で発生したキャリア
は収集されにくく、これが感度低下の原因となってい
た。

【０００７】

【発明が解決しようとする課題】このように従来、光導
電膜積層型の固体撮像装置においては、画素を高精細化
すると有効受光面積が小さくなり、特に画素間領域では
電界がかかりにくくなり、これが感度の低下を招く要因
となっていた。

【０００８】本発明は、上記事情を考慮してなされたも
ので、その目的とするところは、画素を微細化したとき
における画素間領域における生成キャリアを有効に取り
出すことができ、高精細・高感度な固体撮像装置を提供
することにある。

【０００９】

【課題を解決するための手段】上記の課題を解決するた
めに本発明は、次のような構成を採用している。

【００１０】即ち本発明は、半導体基板に信号電荷蓄積
部、信号電荷読み出し部及び信号電荷転送部を形成し、
かつ最上層に信号電荷蓄積部に電気的に接続される画素
電極を形成した固体撮像素子チップと、この固体撮像素
子チップ上に形成された光導電膜と、この光導電膜上に
形成された透明電極とを備えた光導電膜積層型の固体撮
像装置において、画素電極及び透明電極の少なくとも一
方を、隣接する画素間領域の電界を強めるようなパター
ンに加工してなることを特徴とする。

【００１１】ここで、本発明の望ましい実施態様として
は、次のものがあげられる。

【００１２】(1) 画素電極と透明電極とが対の突起形状
をしていること。

【００１３】(2) 対の突起形状は、画素電極及び透明電
極平面上の座標において一致するか又は多少ずれていて
もよいし、また一画素電極単位ではその数が一対一に対
応していなくてもよく、突起の形状は半球，円錐，立方
体，直方体等、いずれを選択してもよい。

【００１４】(3) 画素電極の周辺部に突起を形成するこ
と。

【００１５】(4) 画素電極を凹面状に形成すること。

【００１６】(5) 透明電極の画素領域周辺部に突起を形
成すること。

【００１７】(6) 透明電極を画素領域に対応して凹面状
に形成すること。

【００１８】(7) 透明電極の画素間領域に突起を形成す
ること。

【００１９】(8) (3) 若しくは(4) と、(5),(6) 若しく
は(7) とを適宜組み合わせること。

【００２０】(9) 光導電膜は、固体撮像素子チップ側か
ら順に積層された、ｉ型アモルファス炭化シリコン（a-
SiC(i)）、水素化アモルファスシリコン（a-Si:H）、ｐ
型アモルファス炭化シリコン（a-SiC(p)）からなるこ
と。

【００２１】(10)隣接する画素電極で各々の周辺部が重
なるように、画素電極を配置形成すること。

【００２２】

【作用】本発明によれば、画素電極又は透明電極の表面
形状を工夫することにより、画素間領域に電界がかかり
やすくすることができ、これにより画素間領域の信号成
分の収集効率が高まり、検出感度の向上をはかることが
できる。

【００２３】画素電極及び透明電極に対の突起を形成し
た場合、この間での電界分布を制御できるためより、小
さな画素面積においても画素間に電界がかかりやすくな
り、高精細化と共に感度増加がもたらされる。画素電極
の周辺部に突起を形成した場合や透明電極の画素間領域
に突起を形成した場合、画素間領域の電界を強めること
ができ、これによって画素間領域の信号成分の収集効率
が高め検出感度の向上をはかることができる。

【００２４】

【実施例】以下、本発明の実施例を図面を参照して説明
する。

【００２５】（実施例１）図１は、本発明の第１の実施
例に係わる固体撮像装置の１画素構成を示す断面図であ
る。ｐ型のシリコン基板１には、ｐ⁺ 型の素子分離領域
２で囲まれた領域内にｎ^- 型の不純物領域からなる蓄積
ダイオード３が形成されており、この蓄積ダイオード３
の近傍には、ｎ^- 型の垂直ＣＣＤのチャネル領域４が形
成されている。チャネル領域４の上部には、第１の絶縁
膜５で周囲と絶縁された転送ゲート電極６，７が積層形
成されている。ここで、転送ゲート電極６は、蓄積ダイ
オード３から垂直ＣＣＤのチャネル領域４へ信号電荷を
読出すための読出しゲートを兼ねる。

【００２６】蓄積ダイオード３の上部から絶縁膜５の周
縁に沿って、転送ゲート電極６，７の上部には、引出し
電極８が形成されている。引出し電極８及び絶縁膜５の
上には、表面平坦化用の第２の絶縁膜９が形成されてい
る。そして、この第２の絶縁膜９上に、一画素毎に対応
して引出し電極８に接続された画素電極１０が形成され
て、固体撮像素子チップが構成されている。

【００２７】固体撮像素子チップ上には光導電膜２０が
積層され、その上にＩＴＯ等の透明電極２４が形成され
ている。光導電膜２０は、例えばＴｉ画素電極１０上に
ａ−ＳｉＣ（ｉ）ブロッキング層２１／ａ−Ｓｉ：Ｈ
（ｉ）光電変換層２２／ａ−ＳｉＣ（ｐ）ブロッキング
層２３を積層し、その上にＩＴＯ透明電極２４を形成し
たものである。

【００２８】光電変換層２２で受光された入射光は、電
子−正孔対に変換され、透明電極２４と画素電極１０間
に印加された所定のバイアス電位により、電子は引出し
電極８を通じて蓄積ダイオード３に蓄積される。蓄積さ
れた信号電荷は、転送ゲート電極６に印加される電圧に
より、垂直ＣＣＤのチャネル領域４に読出された後、こ
のチャネル領域４を順次移動して転送される。

【００２９】次に、図１の固体撮像装置の製造プロセス
の一例を説明する。

【００３０】まず、ｐ型のシリコン基板１の表面領域
に、ｎ^- 型の不純物領域からなる蓄積ダイオード３及び
垂直ＣＣＤのチャネル領域４を形成する。また、基板１
の中における信号電荷の横方向の移動を防止して、それ
ぞれの画素を分離するｐ⁺ 型の素子分離領域２を形成す
る。その後、チャネル領域４の上に、第１の絶縁膜５で
周囲と絶縁された転送ゲート電極６，７を積層形成す
る。

【００３１】次いで、蓄積ダイオード３上の第１の絶縁
膜５を除去して開口し、蓄積ダイオード３の上面から開
口部の側面に沿って第１の絶縁膜５上に、例えばシリサ
イドからなる引出し電極８を形成する。引出し電極８及
び絶縁膜５の上に、表面平坦化用の第２の絶縁膜９を形
成し、この第２の絶縁膜９上に一画素毎に対応したＴｉ
画素電極１０を形成する。ここまでは従来と同様であ
り、固体撮像素子チップが形成される。

【００３２】次いで、固体撮像素子チップ上に画素電極
１０に接合されるように正孔バリア層となるａ−ＳｉＣ
（ｉ）ブロッキング層２１を形成する。さらに、このａ
−ＳｉＣ（ｉ）ブロッキング層２１上にａ−Ｓｉ：Ｈ
（ｉ）光電変換層２２、ａ−ＳｉＣ（ｐ）ブロッキング
層２３を積層する。最後に、ａ−ＳｉＣ（ｐ）ブロッキ
ング層２３上にＩＴＯ透明電極２４を積層して、図１に
示すような構造が得られる。

【００３３】ここで、本実施例の特徴とする点は、図２
に示すように、画素電極１０を半球状に形成し、透明電
極２４にも画素電極１０の位置に合わせて半球状の突起
を設けたことである。なお、図１の構成では画素電極１
０を半球状に形成するのは難しいように思われるが、画
素が微細化してくるとこのような形状を採用することが
可能である。

【００３４】図３は、Ｔｉ画素電極１０の作成に用いた
エッチング装置の概略構成を示している。反応室３０の
内部には上下に対向する平行平板電極３１，３２が設け
られている。下部電極３２には加熱用ヒータ３３が設け
られており、下部電極３２上に被処理基板３４がセット
される。反応室３０の側壁には反応ガス導入口３５及び
排気口３６が設けられている。

【００３５】Ｔｉ画素電極１０の加工には、ガス導入口
３５からエッチングガスとしてＢＣｌ₃ ガスを導入し、
基板３４（固体撮像素子チップ）を設置した状態で高周
波電力（例えば、１３．５６ＭＨｚ）を平行平板電極３
１，３２間に加える。このとき、Ｔｉ画素電極１０には
レジストを塗布しておき、ドライエッチングした場合に
突起形状が形成されるように耐ラジカル及びイオン性の
分布を露光の際にパターニングしておく。そして、電極
３１，３２間に発生したプラズマ３７により、ＢＣｌ₃
ガスを分解する。この結果、ラジカル及びイオンが発生
しプラズマエッチングが行われ、図２に示すような突起
形状が形成される。

【００３６】また、透明電極２４側に突起を形成するに
は、ａ−Ｓｉ：Ｈ光電変換層２２を形成した後に、この
層２２を選択的にエッチングして半球状の凹部を形成し
ておけばよい。そして、この上にａ−ＳｉＣブロッキン
グ層２３及び透明電極２４を形成することにより、透明
電極２４にも突起を形成することができる。

【００３７】このような構成において、画素電極１０及
び透明電極２４で挟まれた光導電膜２０に電界を印加す
ると、図２に示すように突起間に電界が形成される。そ
して、光電変換層２２中で発生した信号電荷は、電界に
沿って画素電極１０に収集される。そしてこの場合、従
来の対の突起形状を持たない場合と比較して、小さな画
素面積で従来と同様なキャリアの収集効率が得られる。
この結果、画素の高精細化が可能になる。また、特に画
素間に発生したキャリアの収集がより有効となるため、
素子全体の高感度化につながる。

【００３８】図４に画素構成の一例を示す。画素は５μ
ｍ角であり、１μｍ間隔で配置されている。ここで、１
ルクスの光を照射した時に、電極形状が従来型の場合と
対の突起形状を持つ場合とでのキャリア収集量を調べ
た。その結果、従来型の電極形状の場合のキャリア収集
量を１とした場合、電極形状が対の突起形状を持つよう
にすると、キャリア収集量が１．２倍に増加した。

【００３９】また、光導電膜への印加電圧に対するフィ
ールド残像の変化を図５に示す。印加電圧が大きくなる
に従い残像値は低減しているが、従来例と実施例とを比
較すると、実施例の方がいずれの印加電圧においても残
像値が低減しているのが分かる。これは、図２に示した
本実施例の画素電極の形状から、画素間に十分な電界が
かかるようになるためと考えられる。

【００４０】このように本実施例によれば、画素電極１
０及び透明電極２４に対の突起を形成しているので、こ
の間での電界分布を制御して画素間に電界がかかりやす
くなる。このため、画素間領域の信号成分の収集効率が
高めることができ、検出感度の向上をはかることができ
る。つまり、画素を微細化したときにおける画素間領域
における生成キャリアを有効に取り出すことができ、高
精細・高感度な固体撮像装置を実現することが可能とな
る。

【００４１】（実施例２）図６（ａ）〜（ｃ）は、本発
明の第２の実施例に係わる固体撮像装置の電極形状を示
す断面図である。なお、図１と同一部分には同一符号を
付して、その詳しい説明は省略する。

【００４２】図６（ａ）の例では、画素電極１０は従来
と同様の形状であるが、透明電極２４の画素間領域に突
起を設けている。この場合、突起を設けたことにより、
画素間領域における電界が強くなり、画素間領域におけ
る信号電荷を有効に取り出すことができる。

【００４３】図６（ｂ）の例では、画素電極１０の周辺
部に突起を設けている。この場合も、突起により画素間
領域の電界が強くなり、画素間領域における信号電荷を
有効に取り出すことができる。

【００４４】図６（ｃ）の例では、画素電極１０を凹面
状に形成している。この場合も図６（ｂ）と同様に、画
素間領域に電界が強くなり、画素間領域における信号電
荷を有効に取り出すことができる。

【００４５】また、上記の例では画素電極１０又は透明
電極２４の一方の形状を改良しているが、両電極の形状
を改良してもよい。さらに、突起や表面形状は図６に限
るものではなく、画素間領域の電界を強めるようなパタ
ーンであればよい。

【００４６】このような構成であっても、画素間領域の
信号成分の収集効率を高めて検出感度の向上をはかるこ
とができ、先に説明した第１の実施例と同様の効果が得
られる。

【００４７】なお、本発明は上述した各実施例に限定さ
れるものではない。実施例では一対の半球状の電極を例
にして示したが、画素電極及び透明電極平面上の座標に
おいて多少ずれていてもかまわず、また一画素電極単位
ではその数が一対一対応していなくてもかまわず、突起
の形状は半球、円錐，立方体，直方体等、様々なパター
ンが考えられる。また、突起形状の加工方法はドライエ
ッチングによるものを示したが、ウエットエッチング法
や、各種堆積法等の他の方法によってもかまわない。

【００４８】また、実施例では積層型の固体撮像装置に
ついて説明したが、これに限らず、電極間に光導電膜を
挟んだ光電変換部を有する各種の素子、例えば太陽電
池，薄膜トランジスタを用いた液晶ディスプレイ、密着
センサ等に適用することも可能である。光導電膜として
はアモルファスシリコン以外に、アモルファスゲルマニ
ウム，アモルファスシリコンゲルマニウム，アモルファ
スシリコンカーバイド，アモルファスシリコンナイトラ
イド，アモルファスセレン，アモルファスセレニウム砒
素，アモルファスセレニウムテルル等を用いることも可
能である。その他、本発明の要旨を逸脱しない範囲で、
種々変形して実施することができる。

【００４９】

【発明の効果】以上詳述したように本発明によれば、光
電変換部における画素電極及び透明電極の少なくとも一
方を、隣接する画素間領域の電界を強めるようなパター
ンに加工することにより、画素を微細化したときにおけ
る画素間領域における生成キャリアを有効に取り出すこ
とができ、高精細・高感度な固体撮像装置を実現するこ
とが可能となる。

【図面の簡単な説明】

【図１】第１の実施例に係わる固体撮像装置の１画素構
成を示す断面図。

【図２】画素電極及び透明電極の突起パターンを示す断
面図。

【図３】画素電極の加工に用いたドライエッチング装置
を示す概略構成図。

【図４】画素構成の一例を示す平面図。

【図５】印加電界に対する残像値の変化を示す図。

【図６】第２の実施例に係わる固体撮像装置の電極形状
を示す断面図。

【符号の説明】

１…ｐ型のシリコン基板 ２…ｐ⁺ 型の素子分離領域 ３…蓄積ダイオード ４…ｎ^- 型の垂直ＣＣＤチャネル ５…第１の絶縁膜 ６，７…転送ゲート電極 ８…引出し電極 ９…第２の絶縁膜 １０…画素電極 ２０…光電変換部 ２１…ａ−ＳｉＣ（ｉ）ブロッキング層 ２２…ａ−Ｓｉ：Ｈ（ｉ）光電変換層 ２３…ａ−ＳｉＣ（ｐ）ブロッキング層 ２４…ＩＴＯ透明電極

フロントページの続き (51)Int.Cl.⁶ 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 31/08 Ｈ

Claims (1)

【特許請求の範囲】
1. 【請求項１】半導体基板に信号電荷蓄積部、信号電荷読
   み出し部及び信号電荷転送部を形成し、かつ最上層に信
   号電荷蓄積部に電気的に接続される画素電極を形成した
   固体撮像素子チップと、この固体撮像素子チップ上に形
   成された光導電膜と、この光導電膜上に形成された透明
   電極とを備えた光導電膜積層型の固体撮像装置におい
   て、 前記画素電極及び透明電極の少なくとも一方を、隣接す
   る画素間領域の電界を強めるようなパターンに加工して
   なることを特徴とする固体撮像装置。