JPH07326714A - １チップコントローラ及び同コントローラを用いた電子機器 - Google Patents
１チップコントローラ及び同コントローラを用いた電子機器Info
- Publication number
- JPH07326714A JPH07326714A JP6119382A JP11938294A JPH07326714A JP H07326714 A JPH07326714 A JP H07326714A JP 6119382 A JP6119382 A JP 6119382A JP 11938294 A JP11938294 A JP 11938294A JP H07326714 A JPH07326714 A JP H07326714A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- temperature
- circuit
- controller
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- A—HUMAN NECESSITIES
- A63—SPORTS; GAMES; AMUSEMENTS
- A63B—APPARATUS FOR PHYSICAL TRAINING, GYMNASTICS, SWIMMING, CLIMBING, OR FENCING; BALL GAMES; TRAINING EQUIPMENT
- A63B53/00—Golf clubs
- A63B53/005—Club sets
Landscapes
- Health & Medical Sciences (AREA)
- General Health & Medical Sciences (AREA)
- Physical Education & Sports Medicine (AREA)
- Microcomputers (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】本発明は、半導体集積回路により１チップ化さ
れたコントローラに於いて、チップ内部に温度測定用の
素子を設けて、チップ内部の温度変化を迅速かつ正確に
認識できる構成としたことを特徴とする。 【構成】半導体集積回路により１チップ化されたＣＰＵ
デバイスの基板上に、温度によって特性が変化するＰＮ
接合回路素子１１ａを設け、同素子１１ａの信号をチッ
プ外部に導出してチップ内部の温度を検知することを特
徴とする。
れたコントローラに於いて、チップ内部に温度測定用の
素子を設けて、チップ内部の温度変化を迅速かつ正確に
認識できる構成としたことを特徴とする。 【構成】半導体集積回路により１チップ化されたＣＰＵ
デバイスの基板上に、温度によって特性が変化するＰＮ
接合回路素子１１ａを設け、同素子１１ａの信号をチッ
プ外部に導出してチップ内部の温度を検知することを特
徴とする。
Description
【０００１】
【産業上の利用分野】本発明は、クロック信号並びにデ
ィジタル信号を扱う、半導体集積回路により１チップ化
されたコントローラ、及び同１チップコントローラを用
いた電子機器に関する。
ィジタル信号を扱う、半導体集積回路により１チップ化
されたコントローラ、及び同１チップコントローラを用
いた電子機器に関する。
【０００２】
【従来の技術】クロック信号及びディジタル信号を扱う
半導体集積回路により１チップ化されたコントローラと
して、ＣＰＵチップ、及びそのファミリを構成する各種
コントローラ等が存在する。
半導体集積回路により１チップ化されたコントローラと
して、ＣＰＵチップ、及びそのファミリを構成する各種
コントローラ等が存在する。
【０００３】これらクロック信号及びディジタル信号を
扱う１チップコントローラは、近年、高速化の一途を辿
り、これに伴い、消費電力の増大、及びこれに伴うチッ
プの温度上昇等が大きな課題となっている。
扱う１チップコントローラは、近年、高速化の一途を辿
り、これに伴い、消費電力の増大、及びこれに伴うチッ
プの温度上昇等が大きな課題となっている。
【０００４】例えば、ＣＰＵチップを例に採ると、上記
課題を解決すべく、ＣＭＯＳの採用等による消費電力の
低減化、低電圧化、フィンの改良等による対策が講じら
れているが、その一方で、ＣＰＵの処理速度を決定する
クロックスピードは、ここ数年の間に、数ＭHz帯から数
十ＭHz帯に上がり、上記対策を施してもチップの消費電
力及びそれに伴う発熱温度は上昇の一途を辿っている。
課題を解決すべく、ＣＭＯＳの採用等による消費電力の
低減化、低電圧化、フィンの改良等による対策が講じら
れているが、その一方で、ＣＰＵの処理速度を決定する
クロックスピードは、ここ数年の間に、数ＭHz帯から数
十ＭHz帯に上がり、上記対策を施してもチップの消費電
力及びそれに伴う発熱温度は上昇の一途を辿っている。
【０００５】一方、上記ＣＰＵチップの実装環境面で
は、例えばポータブルコンピュータを例に採ると、機器
本体の、より小型軽量化、省スペース化等が要求され、
これに伴い、単位容積当りの電子部品実装密度は益々高
くなっている。
は、例えばポータブルコンピュータを例に採ると、機器
本体の、より小型軽量化、省スペース化等が要求され、
これに伴い、単位容積当りの電子部品実装密度は益々高
くなっている。
【０００６】このような環境下で上記ＣＰＵチップを実
装したとき、フィンの実装スペースを確保することは難
しく、又、周辺にも多くの発熱素子が実装されることか
ら、機構上の放熱効果は期待できない。
装したとき、フィンの実装スペースを確保することは難
しく、又、周辺にも多くの発熱素子が実装されることか
ら、機構上の放熱効果は期待できない。
【０００７】この際、ＣＰＵチップの温度上昇を放置し
ておくと、当然のことながら、ＣＰＵ自身の誤動作を招
き、更にはハードウェア異常、回路破壊等の障害が発生
し、復旧が困難になる。
ておくと、当然のことながら、ＣＰＵ自身の誤動作を招
き、更にはハードウェア異常、回路破壊等の障害が発生
し、復旧が困難になる。
【０００８】そこで、従来では、ＣＰＵチップに比較的
近い箇所に、温度ヒューズを設けたり、又はＣＰＵチッ
プの温度を測定する素子を実装して、その素子の検出温
度によりＣＰＵのクロックを切り換え制御する手段が講
じられる。
近い箇所に、温度ヒューズを設けたり、又はＣＰＵチッ
プの温度を測定する素子を実装して、その素子の検出温
度によりＣＰＵのクロックを切り換え制御する手段が講
じられる。
【０００９】しかしながら、従来のこの種、温度制御手
段は、実際にはＣＰＵチップの内部温度を直接測定する
ことができず、パッケージや、プリント基板等を介在し
て間接的に測定することになり、温度変化を迅速かつ正
確に認識できない。
段は、実際にはＣＰＵチップの内部温度を直接測定する
ことができず、パッケージや、プリント基板等を介在し
て間接的に測定することになり、温度変化を迅速かつ正
確に認識できない。
【００１０】そのため、従来では、安全性を見越して大
きな余裕度をもたせた設定温度によりクロックの切り換
え制御等を行なわなければならず、従ってＣＰＵの高速
性能をフルに発揮できない。
きな余裕度をもたせた設定温度によりクロックの切り換
え制御等を行なわなければならず、従ってＣＰＵの高速
性能をフルに発揮できない。
【００１１】
【発明が解決しようとする課題】上述したように、ＣＰ
Ｕチップ等のクロック信号及びディジタル信号を扱う１
チップコントローラに於いて、従来では、チップ内部の
温度変化を迅速かつ正確に認識することができず、その
ため安全性を見越して大きな余裕度をもたせた設定温度
によりクロックの切り換え制御等を行なわなければなら
ないことから、ＣＰＵの性能をフルに発揮できないとい
う問題があった。
Ｕチップ等のクロック信号及びディジタル信号を扱う１
チップコントローラに於いて、従来では、チップ内部の
温度変化を迅速かつ正確に認識することができず、その
ため安全性を見越して大きな余裕度をもたせた設定温度
によりクロックの切り換え制御等を行なわなければなら
ないことから、ＣＰＵの性能をフルに発揮できないとい
う問題があった。
【００１２】本発明は上記実情に鑑みなされたもので、
チップ内部の温度変化を迅速かつ正確に認識できる１チ
ップコントローラを提供することを目的とする。
チップ内部の温度変化を迅速かつ正確に認識できる１チ
ップコントローラを提供することを目的とする。
【００１３】又、本発明は、１チップコントローラ内部
の温度変化を迅速かつ正確に１チップコントローラ内部
の回路制御に反映させて、１チップコントローラを使用
限界に近い状態にて効率よく駆動制御できる１チップコ
ントローラを用いた電子機器を提供することを目的とす
る。
の温度変化を迅速かつ正確に１チップコントローラ内部
の回路制御に反映させて、１チップコントローラを使用
限界に近い状態にて効率よく駆動制御できる１チップコ
ントローラを用いた電子機器を提供することを目的とす
る。
【００１４】
【課題を解決するための手段】本発明は、半導体集積回
路により１チップ化されたコントローラに於いて、コン
トローラが形成される回路基板の一部に、温度によって
特性が変化する素子を設け、同素子の特性信号をチップ
外部に導出してチップ内部の温度を検知することを特徴
とする。
路により１チップ化されたコントローラに於いて、コン
トローラが形成される回路基板の一部に、温度によって
特性が変化する素子を設け、同素子の特性信号をチップ
外部に導出してチップ内部の温度を検知することを特徴
とする。
【００１５】上記コントローラの望ましい構成例とし
て、回路基板の一部にＰＮ接合回路素子を埋め込み、同
素子に専用のピンを割り付けて、同ピンよりチップ内部
の温度検知信号を得る構成とする。
て、回路基板の一部にＰＮ接合回路素子を埋め込み、同
素子に専用のピンを割り付けて、同ピンよりチップ内部
の温度検知信号を得る構成とする。
【００１６】更に、上記コントローラの望ましい構成例
として、回路基板の一部にトランジスタ回路素子を埋め
込み、同素子に専用のピンを割り付けて、同ピンよりチ
ップ内部の温度検知信号を得る構成とする。
として、回路基板の一部にトランジスタ回路素子を埋め
込み、同素子に専用のピンを割り付けて、同ピンよりチ
ップ内部の温度検知信号を得る構成とする。
【００１７】更に、上記コントローラの望ましい構成例
として、回路基板の一部にサーミスタ回路を埋め込み、
同サーミスタ回路に専用のピンを割り付けて、同ピンよ
りチップ内部の温度検知信号を得る構成とする。
として、回路基板の一部にサーミスタ回路を埋め込み、
同サーミスタ回路に専用のピンを割り付けて、同ピンよ
りチップ内部の温度検知信号を得る構成とする。
【００１８】更に、上記コントローラの望ましい構成例
として、回路基板の一部に温度測定のための遅延回路素
子を埋め込み、同素子に専用のピンを割り付けて、同ピ
ンよりチップ内部の温度検知信号を得る構成とする。
として、回路基板の一部に温度測定のための遅延回路素
子を埋め込み、同素子に専用のピンを割り付けて、同ピ
ンよりチップ内部の温度検知信号を得る構成とする。
【００１９】更に、上記コントローラの望ましい構成例
として、回路基板と一体にサーミスタを樹脂封止し、同
サーミスタに専用のピンを割り付けて、同ピンよりチッ
プ内部の温度検知信号を得る構成とする。
として、回路基板と一体にサーミスタを樹脂封止し、同
サーミスタに専用のピンを割り付けて、同ピンよりチッ
プ内部の温度検知信号を得る構成とする。
【００２０】更に、上記コントローラの望ましい構成例
として、コントローラをバイポーラＣＭＯＳで構成す
る。
として、コントローラをバイポーラＣＭＯＳで構成す
る。
【００２１】更に、上記コントローラの望ましい構成例
として、半導体集積回路はキャッシュメモリ付きのＣＰ
Ｕを構成する。
として、半導体集積回路はキャッシュメモリ付きのＣＰ
Ｕを構成する。
【００２２】更に、上記コントローラの望ましい構成例
として、半導体集積回路は表示系制御回路を構成する。
として、半導体集積回路は表示系制御回路を構成する。
【００２３】又、本発明は、１チップコントローラを用
いた電子機器に於いて、半導体集積回路基板の一部に、
温度によって特性が変化する素子を設け、接続ピン配列
の一部に、上記素子に回路接続される専用ピンを設けて
なる１チップコントローラと、上記専用ピンを介して１
チップコントローラの温度を検知する温度検知回路と、
この温度検知回路の検知出力が設定温度を超えたとき半
導体集積回路上の発熱源となる内部回路の動作を抑制制
御するネガティブフィードバックループとを具備してな
ることを特徴とする。
いた電子機器に於いて、半導体集積回路基板の一部に、
温度によって特性が変化する素子を設け、接続ピン配列
の一部に、上記素子に回路接続される専用ピンを設けて
なる１チップコントローラと、上記専用ピンを介して１
チップコントローラの温度を検知する温度検知回路と、
この温度検知回路の検知出力が設定温度を超えたとき半
導体集積回路上の発熱源となる内部回路の動作を抑制制
御するネガティブフィードバックループとを具備してな
ることを特徴とする。
【００２４】又、本発明は、１チップコントローラを用
いた電子機器に於いて、クロック信号により内部回路が
動作する半導体集積回路基板の一部に、温度によって特
性が変化する素子を設け、接続ピン配列の一部に、上記
素子に回路接続される専用ピンを設けてなる１チップコ
ントローラと、上記専用ピンを介して１チップコントロ
ーラの内部温度を検知する温度検知回路と、この温度検
知回路の検知出力をディジタル量の信号に変換するアナ
ログーディジタル変換回路と、このディジタル量の温度
検知信号が設定温度を超えたとき特定の制御信号を発生
する手段と、この特定の制御信号により上記半導体集積
回路上の発熱源となる内部回路の動作を抑制する手段と
を具備してなることを特徴とする。
いた電子機器に於いて、クロック信号により内部回路が
動作する半導体集積回路基板の一部に、温度によって特
性が変化する素子を設け、接続ピン配列の一部に、上記
素子に回路接続される専用ピンを設けてなる１チップコ
ントローラと、上記専用ピンを介して１チップコントロ
ーラの内部温度を検知する温度検知回路と、この温度検
知回路の検知出力をディジタル量の信号に変換するアナ
ログーディジタル変換回路と、このディジタル量の温度
検知信号が設定温度を超えたとき特定の制御信号を発生
する手段と、この特定の制御信号により上記半導体集積
回路上の発熱源となる内部回路の動作を抑制する手段と
を具備してなることを特徴とする。
【００２５】
【作用】半導体集積回路により１チップ化されたコント
ローラに於いて、コントローラが形成される回路基板の
一部に設けられた、温度によって特性が変化する素子
（例えばＰＮ接合回路素子、又はトランジスタ回路素
子、又はサーミスタ回路等）は、回路基板自体の温度を
直接に受けて特性（ＰＮ接合回路素子、及びトランジス
タ回路素子の場合は温度ドリフト特性、サーミスタ回路
の場合は抵抗値）が変化する。この特性変化の信号を温
度検知信号として専用ピンを介しチップ外部に導出する
ことで、回路基板自体の温度を直接測定することがで
き、チップ内部の温度を迅速かつ正確に検知することが
できる。
ローラに於いて、コントローラが形成される回路基板の
一部に設けられた、温度によって特性が変化する素子
（例えばＰＮ接合回路素子、又はトランジスタ回路素
子、又はサーミスタ回路等）は、回路基板自体の温度を
直接に受けて特性（ＰＮ接合回路素子、及びトランジス
タ回路素子の場合は温度ドリフト特性、サーミスタ回路
の場合は抵抗値）が変化する。この特性変化の信号を温
度検知信号として専用ピンを介しチップ外部に導出する
ことで、回路基板自体の温度を直接測定することがで
き、チップ内部の温度を迅速かつ正確に検知することが
できる。
【００２６】又、上記した内部温度検知機能をもつ１チ
ップコントローラを用いた電子機器に於いて、上記専用
ピンを介して導出された信号をディジタル量の信号に変
換し、そのディジタル量の温度検知信号が設定温度を超
えたとき、特定の制御信号（例えば強制割込み）を発生
することで、発熱源となる内部回路の動作を抑制する。
これにより、１チップコントローラ内部の温度変化を迅
速かつ正確に１チップコントローラ内部の回路制御に反
映させることができ、１チップコントローラを使用限界
に近い高速クロックにて効率よく駆動制御できる。
ップコントローラを用いた電子機器に於いて、上記専用
ピンを介して導出された信号をディジタル量の信号に変
換し、そのディジタル量の温度検知信号が設定温度を超
えたとき、特定の制御信号（例えば強制割込み）を発生
することで、発熱源となる内部回路の動作を抑制する。
これにより、１チップコントローラ内部の温度変化を迅
速かつ正確に１チップコントローラ内部の回路制御に反
映させることができ、１チップコントローラを使用限界
に近い高速クロックにて効率よく駆動制御できる。
【００２７】
【実施例】以下図面を参照して本発明の一実施例を説明
する。
する。
【００２８】図１は本発明の一実施例による装置（シス
テム）の構成を示すブロック図である。
テム）の構成を示すブロック図である。
【００２９】図１に於いて、１１は半導体集積回路によ
り１チップ化されたキャッシュメモリ付きのＣＰＵ（Ｃ
ＰＵデバイス）であり、ここでは、バイポーラＣＭＯＳ
により構成され、クロック停止により命令の実行を停止
制御するためのクロック停止制御信号（ＳＴＰ−ＣＬ
Ｋ）を入力する制御端子（Pa）と、強制割込み（ここで
はＳＭＩと称されるシステム管理割込みを例にとる）を
受け付ける強制割込み端子（Pb）をもつ。
り１チップ化されたキャッシュメモリ付きのＣＰＵ（Ｃ
ＰＵデバイス）であり、ここでは、バイポーラＣＭＯＳ
により構成され、クロック停止により命令の実行を停止
制御するためのクロック停止制御信号（ＳＴＰ−ＣＬ
Ｋ）を入力する制御端子（Pa）と、強制割込み（ここで
はＳＭＩと称されるシステム管理割込みを例にとる）を
受け付ける強制割込み端子（Pb）をもつ。
【００３０】尚、この一実施例では、ＣＰＵ１１のチッ
プ内温度を低減する際の制御に、上記制御端子（Pa）に
供給されたクロック停止制御信号（ＳＴＰ−ＣＬＫ）を
本来のクロック停止の制御に用いず、これに代って、Ｃ
ＰＵ１１に供給するクロックの周波数を下げてスピード
を落とす際の切り換え制御に用いて、チップ内温度を低
減するＣＰＵ温度制御を例にとる。
プ内温度を低減する際の制御に、上記制御端子（Pa）に
供給されたクロック停止制御信号（ＳＴＰ−ＣＬＫ）を
本来のクロック停止の制御に用いず、これに代って、Ｃ
ＰＵ１１に供給するクロックの周波数を下げてスピード
を落とす際の切り換え制御に用いて、チップ内温度を低
減するＣＰＵ温度制御を例にとる。
【００３１】又、このＣＰＵ１１のチップ内部には、Ｃ
ＰＵを構成する内部の集積回路基板上に、当該チップ内
部の温度を測定するための、例えば、シリコンダイオー
ドを構成するＰＮ接合回路素子１１ａが設けられ、チッ
プの接続端子部には、上記ＰＮ接合回路素子１１ａに専
用の２本のピン（Pc，Pd）が割り付けられる。
ＰＵを構成する内部の集積回路基板上に、当該チップ内
部の温度を測定するための、例えば、シリコンダイオー
ドを構成するＰＮ接合回路素子１１ａが設けられ、チッ
プの接続端子部には、上記ＰＮ接合回路素子１１ａに専
用の２本のピン（Pc，Pd）が割り付けられる。
【００３２】上記ＰＮ接合回路素子１１ａにより構成さ
れるシリコンダイオードは、既に知られるように、-2〜
-2.5mv／℃程度の温度ドリフト特性をもつ。従ってアノ
ード−カソードに順方向電流路を形成すると、周囲温度
によってアノード側の電圧が変化し、温度上昇に伴って
電圧が下降する。そこで、このＰＮ接合回路素子１１ａ
の専用ピン（Pc，Pd）に、図示破線で示すように、順方
向電流路を形成し、上記専用ピン（Pc，Pd）より得られ
る電圧変化を伴う信号を温度検知信号（ＴＨ）として外
部へ導出する。
れるシリコンダイオードは、既に知られるように、-2〜
-2.5mv／℃程度の温度ドリフト特性をもつ。従ってアノ
ード−カソードに順方向電流路を形成すると、周囲温度
によってアノード側の電圧が変化し、温度上昇に伴って
電圧が下降する。そこで、このＰＮ接合回路素子１１ａ
の専用ピン（Pc，Pd）に、図示破線で示すように、順方
向電流路を形成し、上記専用ピン（Pc，Pd）より得られ
る電圧変化を伴う信号を温度検知信号（ＴＨ）として外
部へ導出する。
【００３３】又、上記ＣＰＵ１１には、外部より入力さ
れた基準クロック（Ｂ−ＣＬＫ）をもとに内部の動作用
クロックを生成するＰＬＬ（phase locked loop ）回路
１１ｂ、及びＰＬＬ（phase locked loop ）回路１１ｂ
で生成したクロックの内部回路への供給を制御する内部
クロック制御回路（Ｇ）１１ｃ等が設けられる。
れた基準クロック（Ｂ−ＣＬＫ）をもとに内部の動作用
クロックを生成するＰＬＬ（phase locked loop ）回路
１１ｂ、及びＰＬＬ（phase locked loop ）回路１１ｂ
で生成したクロックの内部回路への供給を制御する内部
クロック制御回路（Ｇ）１１ｃ等が設けられる。
【００３４】１２はマイクロプロセッサを用いてインテ
リジェントパワーサプライを実現したシステム電源制御
部（ＰＳＣ）であり、Ａ／Ｄ（アナログ−ディジタル）
変換回路１２ａ、及び電源制御マイクロプロセッサ（μ
ｐ）１２ｂを有して、電源制御マイクロプロセッサ（μ
ｐ）１２ｂがＡ／Ｄ変換回路１２ａを介し、各種の監視
対象からの信号状態を入力し認識して、動作用電源のオ
ン／オフ制御を含む各種の電源及び動作制御を行なう。
ここでは、上記Ａ／Ｄ（アナログ−ディジタル）変換回
路１２ａに、上記ＣＰＵ１１の内部に設けたＰＮ接合回
路素子１１ａの専用ピン（Pc，Pd）から得られる温度検
知信号（ＴＨ）が入力され、電圧変化を伴うアナログ量
の温度検知信号（ＴＨ）がディジタル量の信号に変換さ
れる。このディジタル化された温度検知信号（ＴＨ）は
電源制御マイクロプロセッサ（μｐ）１２ｂで認識さ
れ、予め定められた設定電圧値と比較されて、温度検知
信号（ＴＨ）の値が設定電圧値を超えたとき、その状態
を通知するＣＰＵ温度制御コマンド（command ）をステ
ータスＬＣＤ制御ゲートアレイ（ＳＬＣＤＣ−ＧＡ）１
３内のステータスレジスタにセットし、ＳＭＩ発行コマ
ンドを同ゲートアレイ内のＳＭＩレジスタにセットす
る。
リジェントパワーサプライを実現したシステム電源制御
部（ＰＳＣ）であり、Ａ／Ｄ（アナログ−ディジタル）
変換回路１２ａ、及び電源制御マイクロプロセッサ（μ
ｐ）１２ｂを有して、電源制御マイクロプロセッサ（μ
ｐ）１２ｂがＡ／Ｄ変換回路１２ａを介し、各種の監視
対象からの信号状態を入力し認識して、動作用電源のオ
ン／オフ制御を含む各種の電源及び動作制御を行なう。
ここでは、上記Ａ／Ｄ（アナログ−ディジタル）変換回
路１２ａに、上記ＣＰＵ１１の内部に設けたＰＮ接合回
路素子１１ａの専用ピン（Pc，Pd）から得られる温度検
知信号（ＴＨ）が入力され、電圧変化を伴うアナログ量
の温度検知信号（ＴＨ）がディジタル量の信号に変換さ
れる。このディジタル化された温度検知信号（ＴＨ）は
電源制御マイクロプロセッサ（μｐ）１２ｂで認識さ
れ、予め定められた設定電圧値と比較されて、温度検知
信号（ＴＨ）の値が設定電圧値を超えたとき、その状態
を通知するＣＰＵ温度制御コマンド（command ）をステ
ータスＬＣＤ制御ゲートアレイ（ＳＬＣＤＣ−ＧＡ）１
３内のステータスレジスタにセットし、ＳＭＩ発行コマ
ンドを同ゲートアレイ内のＳＭＩレジスタにセットす
る。
【００３５】１３はステータスレジスタ、ＳＭＩレジス
タ等の各種レジスタ群をもつ周辺制御ゲートアレイであ
り、ここでは、図示しないステータスＬＣＤの表示制御
を主要機能としたステータスＬＣＤ制御ゲートアレイ
（ＳＬＣＤＣ−ＧＡ）を例に示している。この実施例で
は、当該ゲートアレイがもつステータスレジスタ及びＳ
ＭＩレジスタを用いた割込み発生機能を利用して、シス
テム電源制御部（ＰＳＣ）１２より、上記温度検知信号
（ＴＨ）が設定電圧値を超えた際に発行される各種のＣ
ＰＵ温度制御コマンド（command ）に対し、所定のステ
ータスレジスタ及びＳＭＩレジスタをセットして、シス
テム管理割込み（ＳＭＩ）を発行する。
タ等の各種レジスタ群をもつ周辺制御ゲートアレイであ
り、ここでは、図示しないステータスＬＣＤの表示制御
を主要機能としたステータスＬＣＤ制御ゲートアレイ
（ＳＬＣＤＣ−ＧＡ）を例に示している。この実施例で
は、当該ゲートアレイがもつステータスレジスタ及びＳ
ＭＩレジスタを用いた割込み発生機能を利用して、シス
テム電源制御部（ＰＳＣ）１２より、上記温度検知信号
（ＴＨ）が設定電圧値を超えた際に発行される各種のＣ
ＰＵ温度制御コマンド（command ）に対し、所定のステ
ータスレジスタ及びＳＭＩレジスタをセットして、シス
テム管理割込み（ＳＭＩ）を発行する。
【００３６】１４はシステム制御のための各種のロジッ
クが組み込まれたシステムコントロールゲートアレイ
（ＳＹＳ・ＣＯＮＴ−ＧＡ）であり、ここではステータ
スＬＣＤ制御ゲートアレイ（ＳＬＣＤＣ−ＧＡ）１３よ
り受けたＣＰＵ温度制御のシステム管理割込み（ＳＭ
Ｉ）を１要因にＣＰＵ１１にシステム管理割込み（ＳＭ
Ｉ）をかけ、又、ＣＰＵ１１の制御の下に、クロック切
換制御信号（ＣＬＫ−Ｃ）、クロック停止制御信号（Ｓ
ＴＰ−ＣＬＫ）等を出力する。
クが組み込まれたシステムコントロールゲートアレイ
（ＳＹＳ・ＣＯＮＴ−ＧＡ）であり、ここではステータ
スＬＣＤ制御ゲートアレイ（ＳＬＣＤＣ−ＧＡ）１３よ
り受けたＣＰＵ温度制御のシステム管理割込み（ＳＭ
Ｉ）を１要因にＣＰＵ１１にシステム管理割込み（ＳＭ
Ｉ）をかけ、又、ＣＰＵ１１の制御の下に、クロック切
換制御信号（ＣＬＫ−Ｃ）、クロック停止制御信号（Ｓ
ＴＰ−ＣＬＫ）等を出力する。
【００３７】１５はＣＰＵ１１の動作クロックの基とな
る基準クロック信号（Ｂ−ＣＬＫ）を生成し出力するク
ロック制御回路（ＣＬＫ−ＣＯＮＴ）であり、ここでは
システムコントロールゲートアレイ（ＳＹＳ・ＣＯＮＴ
−ＧＡ）１４から出力されるクロック切換制御信号（Ｃ
ＬＫ−Ｃ）を受けてクロック周波数を切換制御する。こ
こでは、クロック切換制御信号（ＣＬＫ−Ｃ）を受ける
と、ＣＰＵ１１に供給するクロックを所定比率で低減す
る。
る基準クロック信号（Ｂ−ＣＬＫ）を生成し出力するク
ロック制御回路（ＣＬＫ−ＣＯＮＴ）であり、ここでは
システムコントロールゲートアレイ（ＳＹＳ・ＣＯＮＴ
−ＧＡ）１４から出力されるクロック切換制御信号（Ｃ
ＬＫ−Ｃ）を受けてクロック周波数を切換制御する。こ
こでは、クロック切換制御信号（ＣＬＫ−Ｃ）を受ける
と、ＣＰＵ１１に供給するクロックを所定比率で低減す
る。
【００３８】図２（ａ）は上記ＣＰＵ１１のチップ内集
積回路基板上に設けられる、当該チップ内部の温度を測
定するための、例えば、シリコンダイオードを構成する
ＰＮ接合回路素子１１ａの構成例を示すもので、図中、
Ｐ−Sub はＰ型半導体集積回路基板、ＣＰＵ−areaはキ
ャッシュメモリ付きＣＰＵ１１の回路実装領域、Ｎ−we
llはＮ型ウェルである。
積回路基板上に設けられる、当該チップ内部の温度を測
定するための、例えば、シリコンダイオードを構成する
ＰＮ接合回路素子１１ａの構成例を示すもので、図中、
Ｐ−Sub はＰ型半導体集積回路基板、ＣＰＵ−areaはキ
ャッシュメモリ付きＣＰＵ１１の回路実装領域、Ｎ−we
llはＮ型ウェルである。
【００３９】図３及び図４はそれぞれ上記実施例に於け
る、温度−処理の関係を示す図である。
る、温度−処理の関係を示す図である。
【００４０】図中、Ｔsd，Ｔrst ，Ｔpof は、それぞれ
ＣＰＵ１１のチップ内温度制御のための設定温度であ
り、システム電源制御部（ＰＳＣ）１２の電源制御マイ
クロプロセッサ（μｐ）１２ｂにより、ＣＰＵ１１のチ
ップ内温度を表わす温度検知信号（ＴＨ）と比較される
もので、［Ｔsd＜Ｔrst ＜Ｔpof ］に設定される。
ＣＰＵ１１のチップ内温度制御のための設定温度であ
り、システム電源制御部（ＰＳＣ）１２の電源制御マイ
クロプロセッサ（μｐ）１２ｂにより、ＣＰＵ１１のチ
ップ内温度を表わす温度検知信号（ＴＨ）と比較される
もので、［Ｔsd＜Ｔrst ＜Ｔpof ］に設定される。
【００４１】即ち、Ｔsdは、ＣＰＵ１１のスピードをダ
ウンさせるための設定温度であり、ＣＰＵ１１のチップ
内温度（CPU-TH）が、当該設定温度Ｔsdに達した際に、
電源制御マイクロプロセッサ（μｐ）１２ｂより、シス
テムコントロールゲートアレイ（ＳＹＳ・ＣＯＮＴ−Ｇ
Ａ）１４を介して、システム管理割込み（ＳＭＩ）を発
行し、ＣＰＵ１１のスピード（クロックスピード）をダ
ウンさせ、ＣＰＵ１１の発熱量を減じる。
ウンさせるための設定温度であり、ＣＰＵ１１のチップ
内温度（CPU-TH）が、当該設定温度Ｔsdに達した際に、
電源制御マイクロプロセッサ（μｐ）１２ｂより、シス
テムコントロールゲートアレイ（ＳＹＳ・ＣＯＮＴ−Ｇ
Ａ）１４を介して、システム管理割込み（ＳＭＩ）を発
行し、ＣＰＵ１１のスピード（クロックスピード）をダ
ウンさせ、ＣＰＵ１１の発熱量を減じる。
【００４２】又、Ｔrst は、ＣＰＵ１１のスピードダウ
ン制御を解除（リセット）させるための設定温度であ
り、ＣＰＵ１１のチップ内温度（CPU-TH）が、当該設定
温度Ｔrst まで下降したならば、上記スピードダウンを
解除して、セットアップ又は他の設定手段に従った通常
の処理スピードに復帰させる。
ン制御を解除（リセット）させるための設定温度であ
り、ＣＰＵ１１のチップ内温度（CPU-TH）が、当該設定
温度Ｔrst まで下降したならば、上記スピードダウンを
解除して、セットアップ又は他の設定手段に従った通常
の処理スピードに復帰させる。
【００４３】又、Ｔpof は、装置（システム本体）を強
制パワーオフさせるための設定温度であり、上記Ｔsdに
よりスピードダウン制御しても、周囲環境等、使用条件
が悪く、ＣＰＵ１１のチップ内温度（CPU-TH）が更に上
昇して、当該設定温度Ｔpofに達したとき、システム管
理割込み（ＳＭＩ）を発行し、オートリジューム処理
（サスペンド処理の後、パワーオフ処理）を実行する。
制パワーオフさせるための設定温度であり、上記Ｔsdに
よりスピードダウン制御しても、周囲環境等、使用条件
が悪く、ＣＰＵ１１のチップ内温度（CPU-TH）が更に上
昇して、当該設定温度Ｔpofに達したとき、システム管
理割込み（ＳＭＩ）を発行し、オートリジューム処理
（サスペンド処理の後、パワーオフ処理）を実行する。
【００４４】尚、この際の電源制御マイクロプロセッサ
（μｐ）１２ｂによるチップ内温度（CPU-TH）の具体的
な認識手段については、例えば、Ａ／Ｄ（アナログ−デ
ィジタル）変換回路１２ａを介して入力された電圧を、
時間ｔの期間、積分し、平均値をある時点での電圧とす
る。
（μｐ）１２ｂによるチップ内温度（CPU-TH）の具体的
な認識手段については、例えば、Ａ／Ｄ（アナログ−デ
ィジタル）変換回路１２ａを介して入力された電圧を、
時間ｔの期間、積分し、平均値をある時点での電圧とす
る。
【００４５】 Ｖ1 ＝Σ（ΔＶ1 ）／ｔ ………（１） このＶ1 と、既知のＣＰＵ基準温度Ｔ0 、及びその電圧
Ｖ0 と、温度ドリフト係数Ａとから、このときのチップ
内温度Ｔ1 が分かる。
Ｖ0 と、温度ドリフト係数Ａとから、このときのチップ
内温度Ｔ1 が分かる。
【００４６】 Ｔ1 ＝（Ｖ1 − Ｖ0 ）／Ａ＋Ｔ0 ………（２） この（２）式で得られた温度Ｔ1 を上記ＣＰＵ１１のチ
ップ内温度（CPU-TH）として、上記設定温度Ｔsd，Ｔrs
t ，Ｔpof と比較する。
ップ内温度（CPU-TH）として、上記設定温度Ｔsd，Ｔrs
t ，Ｔpof と比較する。
【００４７】図３は上記Ｔsd及びＴrst に従う処理を示
したもので、Ｐ1 はシステム管理割込み（ＳＭＩ）を発
行して、ＣＰＵ１１をスピードダウンさせるタイミング
を示し、Ｐ2 はシステム管理割込み（ＳＭＩ）を発行し
て、ＣＰＵ１１のスピードを元に戻すタイミングを示
す。
したもので、Ｐ1 はシステム管理割込み（ＳＭＩ）を発
行して、ＣＰＵ１１をスピードダウンさせるタイミング
を示し、Ｐ2 はシステム管理割込み（ＳＭＩ）を発行し
て、ＣＰＵ１１のスピードを元に戻すタイミングを示
す。
【００４８】図４は上記Ｔpof に従う処理を示したもの
で、Ｐa はシステム管理割込み（ＳＭＩ）を発行し、オ
ートリジューム処理（サスペンド処理の後、パワーオフ
処理）を実行するタイミングを示している。
で、Ｐa はシステム管理割込み（ＳＭＩ）を発行し、オ
ートリジューム処理（サスペンド処理の後、パワーオフ
処理）を実行するタイミングを示している。
【００４９】図５は上記実施例に於いて、システム電源
制御部（ＰＳＣ）の電源制御マイクロプロセッサ（μ
ｐ）１２ｂで実行されるＣＰＵ温度制御処理ルーチンを
示すフローチャートである。
制御部（ＰＳＣ）の電源制御マイクロプロセッサ（μ
ｐ）１２ｂで実行されるＣＰＵ温度制御処理ルーチンを
示すフローチャートである。
【００５０】図６は上記実施例に於いて、ＣＰＵ１１で
実行されるＣＰＵ温度制御のＳＭＩ処理ルーチンを示す
フローチャートである。
実行されるＣＰＵ温度制御のＳＭＩ処理ルーチンを示す
フローチャートである。
【００５１】図９は上記実施例に於けるＣＰＵ温度制御
によるクロック低減制御動作を説明するためのタイムチ
ャートである。
によるクロック低減制御動作を説明するためのタイムチ
ャートである。
【００５２】ここで、上記各図を参照して本発明の一実
施例に於ける動作を説明する。尚、この一実施例では、
ＣＰＵ１１のチップ内温度を低減する際の制御に、上記
制御端子（Pa）に供給された停止制御信号（ＳＴＰ−Ｃ
ＬＫ）を本来のクロック停止の制御（図１０参照）に用
いず、これに代って、図９に示すように、ＣＰＵ１１に
供給するクロックの周波数を下げてスピードを落とす際
の切り換え制御に用いて、チップ内温度を低減するＣＰ
Ｕ温度制御を例にとる。
施例に於ける動作を説明する。尚、この一実施例では、
ＣＰＵ１１のチップ内温度を低減する際の制御に、上記
制御端子（Pa）に供給された停止制御信号（ＳＴＰ−Ｃ
ＬＫ）を本来のクロック停止の制御（図１０参照）に用
いず、これに代って、図９に示すように、ＣＰＵ１１に
供給するクロックの周波数を下げてスピードを落とす際
の切り換え制御に用いて、チップ内温度を低減するＣＰ
Ｕ温度制御を例にとる。
【００５３】ＣＰＵ１１のチップ内集積回路基板上に設
けられたＰＮ接合回路素子１１ａの両端（アノード、カ
ソード）を外部に導出する専用ピン（Pc，Pd）には、図
１、図２に示すように、順方向電流路が形成され、チッ
プ内温度の上昇に伴うＰＮ接合回路素子１１ａの温度ド
リフトにより、ピン（Pc，Pd）間電圧が変化する。
けられたＰＮ接合回路素子１１ａの両端（アノード、カ
ソード）を外部に導出する専用ピン（Pc，Pd）には、図
１、図２に示すように、順方向電流路が形成され、チッ
プ内温度の上昇に伴うＰＮ接合回路素子１１ａの温度ド
リフトにより、ピン（Pc，Pd）間電圧が変化する。
【００５４】即ち、上記ＰＮ接合回路素子１１ａは、当
該チップ内で発生する熱を直接に受け、チップ内の温度
上昇に伴い、-2〜-2.5mv／℃程度の温度ドリフト特性を
もって、専用ピン（Pc，Pd）の検出電圧を変化させる。
この専用ピン（Pc，Pd）より得られる電圧変化に伴う信
号が温度検知信号（ＴＨ）としてＣＰＵのチップ外部へ
導出される。
該チップ内で発生する熱を直接に受け、チップ内の温度
上昇に伴い、-2〜-2.5mv／℃程度の温度ドリフト特性を
もって、専用ピン（Pc，Pd）の検出電圧を変化させる。
この専用ピン（Pc，Pd）より得られる電圧変化に伴う信
号が温度検知信号（ＴＨ）としてＣＰＵのチップ外部へ
導出される。
【００５５】このＣＰＵチップの専用ピン（Pc，Pd）よ
り得られる温度検知信号（ＴＨ）は、システム電源制御
部（ＰＳＣ）１２に設けられたＡ／Ｄ変換回路１２ａに
入力され、電圧変化を伴うアナログ量の温度検知信号
（ＴＨ）がディジタル量の信号に変換される。
り得られる温度検知信号（ＴＨ）は、システム電源制御
部（ＰＳＣ）１２に設けられたＡ／Ｄ変換回路１２ａに
入力され、電圧変化を伴うアナログ量の温度検知信号
（ＴＨ）がディジタル量の信号に変換される。
【００５６】このディジタル化された温度検知信号（Ｔ
Ｈ）は電源制御マイクロプロセッサ（μｐ）１２ｂで認
識され、予め定められた設定電圧値と比較されて、温度
検知信号（ＴＨ）の値が設定電圧値を超えたとき、その
状態を通知するＣＰＵ温度制御コマンド（command ）を
ステータスＬＣＤ制御ゲートアレイ（ＳＬＣＤＣ−Ｇ
Ａ）１３内のステータスレジスタにセットする。
Ｈ）は電源制御マイクロプロセッサ（μｐ）１２ｂで認
識され、予め定められた設定電圧値と比較されて、温度
検知信号（ＴＨ）の値が設定電圧値を超えたとき、その
状態を通知するＣＰＵ温度制御コマンド（command ）を
ステータスＬＣＤ制御ゲートアレイ（ＳＬＣＤＣ−Ｇ
Ａ）１３内のステータスレジスタにセットする。
【００５７】即ち、システム電源制御部（ＰＳＣ）１２
の電源制御マイクロプロセッサ（μｐ）１２ｂは、ＣＰ
Ｕ温度チェックルーチンに於いて、内部レジスタに設け
たクロック低減制御フラグ（Ｆ）を参照し（図５ステッ
プＳ1 ）、同フラグがオフであるとき、上記温度検知信
号（ＴＨ）に従うチップ内温度（CPU-TH）を設定温度Ｔ
sdと比較し、ＣＰＵ１１のチップ内温度（CPU-TH）が設
定温度Ｔsdに達しているか否かを判断する（図５ステッ
プＳ2 ）。
の電源制御マイクロプロセッサ（μｐ）１２ｂは、ＣＰ
Ｕ温度チェックルーチンに於いて、内部レジスタに設け
たクロック低減制御フラグ（Ｆ）を参照し（図５ステッ
プＳ1 ）、同フラグがオフであるとき、上記温度検知信
号（ＴＨ）に従うチップ内温度（CPU-TH）を設定温度Ｔ
sdと比較し、ＣＰＵ１１のチップ内温度（CPU-TH）が設
定温度Ｔsdに達しているか否かを判断する（図５ステッ
プＳ2 ）。
【００５８】この際、電源制御マイクロプロセッサ（μ
ｐ）１２ｂは、温度検知信号（ＴＨ）に従うチップ内温
度（CPU-TH）が設定温度Ｔsdに達したことを認識すると
（図３のＰ1 タイミング参照）、内部のレジスタに設け
たクロック低減制御フラグ（Ｆ）をオンにして（図５ス
テップＳ3 ）、クロック低減制御を指示するＣＰＵ温度
制御コマンドを発行し、同コマンドをステータスＬＣＤ
制御ゲートアレイ（ＳＬＣＤＣ−ＧＡ）１３内のステー
タスレジスタにセットするとともに、ＳＭＩレジスタを
セットして、同レジスタを介しシステムコントロールゲ
ートアレイ（ＳＹＳ・ＣＯＮＴ−ＧＡ）１４よりシステ
ム管理割込み（ＳＭＩ）を発行する（図５ステップＳ4
，Ｓ5 ）。
ｐ）１２ｂは、温度検知信号（ＴＨ）に従うチップ内温
度（CPU-TH）が設定温度Ｔsdに達したことを認識すると
（図３のＰ1 タイミング参照）、内部のレジスタに設け
たクロック低減制御フラグ（Ｆ）をオンにして（図５ス
テップＳ3 ）、クロック低減制御を指示するＣＰＵ温度
制御コマンドを発行し、同コマンドをステータスＬＣＤ
制御ゲートアレイ（ＳＬＣＤＣ−ＧＡ）１３内のステー
タスレジスタにセットするとともに、ＳＭＩレジスタを
セットして、同レジスタを介しシステムコントロールゲ
ートアレイ（ＳＹＳ・ＣＯＮＴ−ＧＡ）１４よりシステ
ム管理割込み（ＳＭＩ）を発行する（図５ステップＳ4
，Ｓ5 ）。
【００５９】このシステム管理割込み（ＳＭＩ）はＣＰ
Ｕ１１の強制割込み端子（Pb）に入力される。
Ｕ１１の強制割込み端子（Pb）に入力される。
【００６０】ＣＰＵ１１は強制割込み端子（Pb）にシス
テム管理割込み（ＳＭＩ）を受けると、システムバス
（SYS- BUS）を介してステータスＬＣＤ制御ゲートアレ
イ（ＳＬＣＤＣ−ＧＡ）１３のレジスタ内容を読み（図
６ステップＳ21）、そのレジスタ内容がクロック低減制
御を指示するＣＰＵ温度制御のコマンド内容であるとき
（図６ステップＳ22）、システムバス（SYS- BUS）を介
してシステムコントロールゲートアレイ（ＳＹＳ・ＣＯ
ＮＴ−ＧＡ）１４よりクロック停止制御信号（ＳＴＰ−
ＣＬＫ）を出力し、その後、クロック切換制御信号（Ｃ
ＬＫ−Ｃ）を出力する（図６ステップＳ23）。
テム管理割込み（ＳＭＩ）を受けると、システムバス
（SYS- BUS）を介してステータスＬＣＤ制御ゲートアレ
イ（ＳＬＣＤＣ−ＧＡ）１３のレジスタ内容を読み（図
６ステップＳ21）、そのレジスタ内容がクロック低減制
御を指示するＣＰＵ温度制御のコマンド内容であるとき
（図６ステップＳ22）、システムバス（SYS- BUS）を介
してシステムコントロールゲートアレイ（ＳＹＳ・ＣＯ
ＮＴ−ＧＡ）１４よりクロック停止制御信号（ＳＴＰ−
ＣＬＫ）を出力し、その後、クロック切換制御信号（Ｃ
ＬＫ−Ｃ）を出力する（図６ステップＳ23）。
【００６１】このクロック停止制御信号（ＳＴＰ−ＣＬ
Ｋ）はＣＰＵ１１の制御端子（Pa）に供給され、クロッ
ク切換制御信号（ＣＬＫ−Ｃ）はクロック制御回路（Ｃ
ＬＫ−ＣＯＮＴ）１５に供給される。
Ｋ）はＣＰＵ１１の制御端子（Pa）に供給され、クロッ
ク切換制御信号（ＣＬＫ−Ｃ）はクロック制御回路（Ｃ
ＬＫ−ＣＯＮＴ）１５に供給される。
【００６２】ＣＰＵ１１はクロック停止制御信号（ＳＴ
Ｐ−ＣＬＫ）を受けると、現在のクロック周期による処
理を所定の処理単位で終了し、新たなクロックスピード
の処理に移行するための準備に入る。又、クロック制御
回路（ＣＬＫ−ＣＯＮＴ）１５は、クロック切換制御信
号（ＣＬＫ−Ｃ）を受けると、ＣＰＵ１１に供給するク
ロックを所定比率で低減する。
Ｐ−ＣＬＫ）を受けると、現在のクロック周期による処
理を所定の処理単位で終了し、新たなクロックスピード
の処理に移行するための準備に入る。又、クロック制御
回路（ＣＬＫ−ＣＯＮＴ）１５は、クロック切換制御信
号（ＣＬＫ−Ｃ）を受けると、ＣＰＵ１１に供給するク
ロックを所定比率で低減する。
【００６３】これにより、ＣＰＵ１１のクロックスピー
ドが低減され、これに伴い発熱量が低減して、ＣＰＵ１
１のチップ内温度が下降するよう制御される。
ドが低減され、これに伴い発熱量が低減して、ＣＰＵ１
１のチップ内温度が下降するよう制御される。
【００６４】又、クロック低減制御フラグ（Ｆ）を参照
し（図５ステップＳ1 ）、同フラグ（Ｆ）がオンになっ
ているときは、温度検知信号（ＴＨ）を設定温度Ｔpof
と比較し、ＣＰＵ１１のチップ内温度（CPU-TH）が設定
温度Ｔpof に達しているか否かを判断する（図５ステッ
プＳ7 ）。
し（図５ステップＳ1 ）、同フラグ（Ｆ）がオンになっ
ているときは、温度検知信号（ＴＨ）を設定温度Ｔpof
と比較し、ＣＰＵ１１のチップ内温度（CPU-TH）が設定
温度Ｔpof に達しているか否かを判断する（図５ステッ
プＳ7 ）。
【００６５】ここでＣＰＵ１１のチップ内温度（CPU-T
H）が設定温度Ｔpof に達したことを認識すると、オー
トリジューム実行コマンドを発行し、ステータスＬＣＤ
制御ゲートアレイ（ＳＬＣＤＣ−ＧＡ）１３内のステー
タスレジスタにセットして、同レジスタを介しシステム
コントロールゲートアレイ（ＳＹＳ・ＣＯＮＴ−ＧＡ）
１４よりシステム管理割込み（ＳＭＩ）を発行する（図
５ステップＳ12，Ｓ13）。
H）が設定温度Ｔpof に達したことを認識すると、オー
トリジューム実行コマンドを発行し、ステータスＬＣＤ
制御ゲートアレイ（ＳＬＣＤＣ−ＧＡ）１３内のステー
タスレジスタにセットして、同レジスタを介しシステム
コントロールゲートアレイ（ＳＹＳ・ＣＯＮＴ−ＧＡ）
１４よりシステム管理割込み（ＳＭＩ）を発行する（図
５ステップＳ12，Ｓ13）。
【００６６】ＣＰＵ１１はシステム管理割込み（ＳＭ
Ｉ）を受けると、システムバス（SYS-BUS）を介してス
テータスＬＣＤ制御ゲートアレイ（ＳＬＣＤＣ−ＧＡ）
１３のレジスタ内容を読み（図６ステップＳ21）、その
レジスタ内容がオートリジューム実行コマンドであると
き（図６ステップＳ28）、サスペンド処理を実行し（図
６ステップＳ29）、オートパワーオフ処理を実行する
（図６ステップＳ30）。
Ｉ）を受けると、システムバス（SYS-BUS）を介してス
テータスＬＣＤ制御ゲートアレイ（ＳＬＣＤＣ−ＧＡ）
１３のレジスタ内容を読み（図６ステップＳ21）、その
レジスタ内容がオートリジューム実行コマンドであると
き（図６ステップＳ28）、サスペンド処理を実行し（図
６ステップＳ29）、オートパワーオフ処理を実行する
（図６ステップＳ30）。
【００６７】又、クロック低減制御フラグ（Ｆ）がオン
で（図５ステップＳ1 ）、ＣＰＵ１１のチップ内温度
（CPU-TH）が設定温度Ｔpof に達していないときは（図
５ステップＳ7 ）、温度検知信号（ＴＨ）を設定温度Ｔ
rst と比較し、ＣＰＵ１１のチップ内温度（CPU-TH）が
設定温度Ｔrst まで下降したか否かを判断する（図５ス
テップＳ8 ）。
で（図５ステップＳ1 ）、ＣＰＵ１１のチップ内温度
（CPU-TH）が設定温度Ｔpof に達していないときは（図
５ステップＳ7 ）、温度検知信号（ＴＨ）を設定温度Ｔ
rst と比較し、ＣＰＵ１１のチップ内温度（CPU-TH）が
設定温度Ｔrst まで下降したか否かを判断する（図５ス
テップＳ8 ）。
【００６８】ここでＣＰＵ１１のチップ内温度（CPU-T
H）が設定温度Ｔrst まで下降したことを認識すると、
クロック低減制御フラグ（Ｆ）をオフにし（図５ステッ
プＳ9）、クロック低減解除コマンドを発行し、ステー
タスＬＣＤ制御ゲートアレイ（ＳＬＣＤＣ−ＧＡ）１３
内のステータスレジスタにセットして、同レジスタを介
しシステムコントロールゲートアレイ（ＳＹＳ・ＣＯＮ
Ｔ−ＧＡ）１４よりシステム管理割込み（ＳＭＩ）を発
行する（図５ステップＳ10，Ｓ11）。
H）が設定温度Ｔrst まで下降したことを認識すると、
クロック低減制御フラグ（Ｆ）をオフにし（図５ステッ
プＳ9）、クロック低減解除コマンドを発行し、ステー
タスＬＣＤ制御ゲートアレイ（ＳＬＣＤＣ−ＧＡ）１３
内のステータスレジスタにセットして、同レジスタを介
しシステムコントロールゲートアレイ（ＳＹＳ・ＣＯＮ
Ｔ−ＧＡ）１４よりシステム管理割込み（ＳＭＩ）を発
行する（図５ステップＳ10，Ｓ11）。
【００６９】ＣＰＵ１１はシステム管理割込み（ＳＭ
Ｉ）を受けると、システムバス（SYS-BUS）を介してス
テータスＬＣＤ制御ゲートアレイ（ＳＬＣＤＣ−ＧＡ）
１３のレジスタ内容を読み（図６ステップＳ21）、その
レジスタ内容がクロック低減解除のＣＰＵ温度制御コマ
ンドであるとき（図６ステップＳ25）、クロック低減解
除コマンドを発行し、システムバス（SYS- BUS）を介し
てシステムコントロールゲートアレイ（ＳＹＳ・ＣＯＮ
Ｔ−ＧＡ）１４より出力されていたクロック切換制御信
号（ＣＬＫ−Ｃ）を解除する（図６ステップＳ26）。
Ｉ）を受けると、システムバス（SYS-BUS）を介してス
テータスＬＣＤ制御ゲートアレイ（ＳＬＣＤＣ−ＧＡ）
１３のレジスタ内容を読み（図６ステップＳ21）、その
レジスタ内容がクロック低減解除のＣＰＵ温度制御コマ
ンドであるとき（図６ステップＳ25）、クロック低減解
除コマンドを発行し、システムバス（SYS- BUS）を介し
てシステムコントロールゲートアレイ（ＳＹＳ・ＣＯＮ
Ｔ−ＧＡ）１４より出力されていたクロック切換制御信
号（ＣＬＫ−Ｃ）を解除する（図６ステップＳ26）。
【００７０】クロック制御回路（ＣＬＫ−ＣＯＮＴ）１
５は、クロック切換制御信号（ＣＬＫ−Ｃ）が解除され
ると、ＣＰＵ１１に供給するクロックをセットアップ又
は他の設定手段に従ったもとのスピードに戻し、ＣＰＵ
１１の動作を通常の処理スピードに復帰させる。
５は、クロック切換制御信号（ＣＬＫ−Ｃ）が解除され
ると、ＣＰＵ１１に供給するクロックをセットアップ又
は他の設定手段に従ったもとのスピードに戻し、ＣＰＵ
１１の動作を通常の処理スピードに復帰させる。
【００７１】上記した一実施例では、ＣＰＵ１１のチッ
プ内温度を低減する際の制御として、ＣＰＵ１１に供給
するクロックの周波数を下げてスピードを落とし、チッ
プ内温度を低減する制御を例に示したが、これに代り、
図１０に示すように、ＣＰＵ温度制御ＳＭＩの発行に伴
いＣＰＵ１１の制御端子（Pa）に供給される停止制御信
号（ＳＴＰ−ＣＬＫ）により内部クロック（ＣＰＵ−Ｃ
ＬＫ）を間欠的に一定時間停止制御する温度低減制御手
段を用いることも可能である。
プ内温度を低減する際の制御として、ＣＰＵ１１に供給
するクロックの周波数を下げてスピードを落とし、チッ
プ内温度を低減する制御を例に示したが、これに代り、
図１０に示すように、ＣＰＵ温度制御ＳＭＩの発行に伴
いＣＰＵ１１の制御端子（Pa）に供給される停止制御信
号（ＳＴＰ−ＣＬＫ）により内部クロック（ＣＰＵ−Ｃ
ＬＫ）を間欠的に一定時間停止制御する温度低減制御手
段を用いることも可能である。
【００７２】即ち、電源制御マイクロプロセッサ（μ
ｐ）１２ｂは、ＣＰＵ１１のチップ内温度（CPU-TH）が
設定温度Ｔsdに達したことを認識すると（図３のＰ1 タ
イミング参照）、内部のレジスタに設けたクロック低減
制御フラグ（Ｆ）をオンにして、クロック停止コマンド
を発行し、ステータスＬＣＤ制御ゲートアレイ（ＳＬＣ
ＤＣ−ＧＡ）１３内のステータスレジスタにセットし
て、同レジスタを介しシステムコントロールゲートアレ
イ（ＳＹＳ・ＣＯＮＴ−ＧＡ）１４よりシステム管理割
込み（ＳＭＩ）を発行する。
ｐ）１２ｂは、ＣＰＵ１１のチップ内温度（CPU-TH）が
設定温度Ｔsdに達したことを認識すると（図３のＰ1 タ
イミング参照）、内部のレジスタに設けたクロック低減
制御フラグ（Ｆ）をオンにして、クロック停止コマンド
を発行し、ステータスＬＣＤ制御ゲートアレイ（ＳＬＣ
ＤＣ−ＧＡ）１３内のステータスレジスタにセットし
て、同レジスタを介しシステムコントロールゲートアレ
イ（ＳＹＳ・ＣＯＮＴ−ＧＡ）１４よりシステム管理割
込み（ＳＭＩ）を発行する。
【００７３】ＣＰＵ１１はシステム管理割込み（ＳＭ
Ｉ）を受けると、システムバス（SYS-BUS）を介してス
テータスＬＣＤ制御ゲートアレイ（ＳＬＣＤＣ−ＧＡ）
１３のレジスタ内容を読み、そのレジスタ内容がクロッ
ク停止コマンドであるとき、システムバス（SYS- BUS）
を介してシステムコントロールゲートアレイ（ＳＹＳ・
ＣＯＮＴ−ＧＡ）１４よりクロック停止制御信号（ＳＴ
Ｐ−ＣＬＫ）を出力させる。
Ｉ）を受けると、システムバス（SYS-BUS）を介してス
テータスＬＣＤ制御ゲートアレイ（ＳＬＣＤＣ−ＧＡ）
１３のレジスタ内容を読み、そのレジスタ内容がクロッ
ク停止コマンドであるとき、システムバス（SYS- BUS）
を介してシステムコントロールゲートアレイ（ＳＹＳ・
ＣＯＮＴ−ＧＡ）１４よりクロック停止制御信号（ＳＴ
Ｐ−ＣＬＫ）を出力させる。
【００７４】このクロック停止制御信号（ＳＴＰ−ＣＬ
Ｋ）はＣＰＵ１１の制御端子（Pa）に入力される。
Ｋ）はＣＰＵ１１の制御端子（Pa）に入力される。
【００７５】ＣＰＵ１１は制御端子（Pa）にクロック停
止制御信号（ＳＴＰ−ＣＬＫ）を受けると、内部クロッ
クを間欠的に一定時間停止制御して一定周期の休止期間
を介在して処理を実行する。この一定周期の休止期間が
介在することにより、ＣＰＵ１１のチップ内温度が下降
するよう温度低減制御される。
止制御信号（ＳＴＰ−ＣＬＫ）を受けると、内部クロッ
クを間欠的に一定時間停止制御して一定周期の休止期間
を介在して処理を実行する。この一定周期の休止期間が
介在することにより、ＣＰＵ１１のチップ内温度が下降
するよう温度低減制御される。
【００７６】そしてＣＰＵ１１のチップ内温度（CPU-T
H）が設定温度Ｔrst まで下降したことを認識すると、
上記クロック停止制御を解除し、通常動作に復帰する。
H）が設定温度Ｔrst まで下降したことを認識すると、
上記クロック停止制御を解除し、通常動作に復帰する。
【００７７】このようなチップ内温度制御によって、Ｃ
ＰＵ１１のチップ内温度変化を迅速かつ正確にＣＰＵ１
１の内部回路に制御に反映させて、ＣＰＵ１１のチップ
内温度上昇を抑制制御できる。
ＰＵ１１のチップ内温度変化を迅速かつ正確にＣＰＵ１
１の内部回路に制御に反映させて、ＣＰＵ１１のチップ
内温度上昇を抑制制御できる。
【００７８】又、上記した、クロック周波数を低減する
温度制御、又は、内部クロックを間欠的に一定時間停止
制御して一定周期の休止期間を介在する温度制御に代
り、図１１に示すように、ＳＭＩの発行で、ＨＡＬＴ命
令を実行する温度制御も可能である。即ち、ＣＰＵ温度
制御のＳＭＩが発行されたならば、ＨＡＬＴ命令を実行
し、一定時間後、割込み等を発生して通常動作に移る。
このＨＡＬＴ状態下に於いて内部の回路動作が停止状態
となることから、チップ内温度の発熱量が減少する。
温度制御、又は、内部クロックを間欠的に一定時間停止
制御して一定周期の休止期間を介在する温度制御に代
り、図１１に示すように、ＳＭＩの発行で、ＨＡＬＴ命
令を実行する温度制御も可能である。即ち、ＣＰＵ温度
制御のＳＭＩが発行されたならば、ＨＡＬＴ命令を実行
し、一定時間後、割込み等を発生して通常動作に移る。
このＨＡＬＴ状態下に於いて内部の回路動作が停止状態
となることから、チップ内温度の発熱量が減少する。
【００７９】次に、図２（ｂ）、（ｃ）、図７、図８を
参照して本発明の他の各実施例について説明する。
参照して本発明の他の各実施例について説明する。
【００８０】図２（ｂ）、（ｃ）、図７、及び図８は、
それぞれＣＰＵ１１のチップ内温度検知素子の他の各実
施例を示している。
それぞれＣＰＵ１１のチップ内温度検知素子の他の各実
施例を示している。
【００８１】図２（ｂ）は、ＣＰＵ１１のチップ内の集
積回路基板上に、当該チップの内部温度を測定するため
の素子として、同図（ａ）に示す一実施例のＰＮ接合回
路素子１１ａに代えて、トランジスタ回路素子を熱発生
部分（ホットスポット）近傍に設けた例を示している。
積回路基板上に、当該チップの内部温度を測定するため
の素子として、同図（ａ）に示す一実施例のＰＮ接合回
路素子１１ａに代えて、トランジスタ回路素子を熱発生
部分（ホットスポット）近傍に設けた例を示している。
【００８２】このようなトランジスタ回路素子による温
度検知回路に於いても、上記した同図（ａ）に示す一実
施例のＰＮ接合回路素子１１ａと同様に温度ドリフト特
性をもつことから、ベースーエミッタ間電圧を監視する
ことにより、当該チップ内の温度を直接、監視すること
ができる。
度検知回路に於いても、上記した同図（ａ）に示す一実
施例のＰＮ接合回路素子１１ａと同様に温度ドリフト特
性をもつことから、ベースーエミッタ間電圧を監視する
ことにより、当該チップ内の温度を直接、監視すること
ができる。
【００８３】図２（ｃ）は、ＣＰＵ１１のチップ内の集
積回路基板に、当該チップの内部温度を測定するための
素子として、同図（ａ）に示す一実施例のＰＮ接合回路
素子１１ａに代えて、サーミスタ回路素子を熱発生部分
（ホットスポット）近傍に埋め込んだ例を示している。
積回路基板に、当該チップの内部温度を測定するための
素子として、同図（ａ）に示す一実施例のＰＮ接合回路
素子１１ａに代えて、サーミスタ回路素子を熱発生部分
（ホットスポット）近傍に埋め込んだ例を示している。
【００８４】このようなサーミスタ回路素子による温度
検知回路に於いては、サーミスタ回路素子の温度変化に
伴う抵抗値の変化を電圧で検知することにより、当該チ
ップ内の温度を直接、監視することができる。
検知回路に於いては、サーミスタ回路素子の温度変化に
伴う抵抗値の変化を電圧で検知することにより、当該チ
ップ内の温度を直接、監視することができる。
【００８５】図７は、ＣＰＵ１１のチップ内集積回路基
板の熱発生部分（ホットスポット）近傍に、当該チップ
の内部温度を測定するための素子として、バッファ回路
５０を埋め込み、チップ内の温度変化で生じる応答遅延
を利用して、チップ内の温度を測定する構成としてい
る。この際は、バッファ回路５０に一定周波数の基準ク
ロック（Ｂ−ＣＬＫ）を印加し、その出力を位相比較器
（PH-COM）５９に入力して、もとの基準クロック（Ｂ−
ＣＬＫ）と位相比較をとり、そのデューティ比に従うア
ナログ量の信号から当該チップ内温度を検出する。
板の熱発生部分（ホットスポット）近傍に、当該チップ
の内部温度を測定するための素子として、バッファ回路
５０を埋め込み、チップ内の温度変化で生じる応答遅延
を利用して、チップ内の温度を測定する構成としてい
る。この際は、バッファ回路５０に一定周波数の基準ク
ロック（Ｂ−ＣＬＫ）を印加し、その出力を位相比較器
（PH-COM）５９に入力して、もとの基準クロック（Ｂ−
ＣＬＫ）と位相比較をとり、そのデューティ比に従うア
ナログ量の信号から当該チップ内温度を検出する。
【００８６】図８は、ＣＰＵ１１の集積回路基板６１と
一体に温度測定素子（チップ）６２をモールド樹脂成型
して、ＣＰＵチップ６０を構成したもので、集積回路基
板６１上の熱発生部分（ホットスポット）に、温度測定
素子６２を設け、専用ピン（Pi，Pj）をもつことで、上
記した一実施例と同様の温度制御が可能となる。
一体に温度測定素子（チップ）６２をモールド樹脂成型
して、ＣＰＵチップ６０を構成したもので、集積回路基
板６１上の熱発生部分（ホットスポット）に、温度測定
素子６２を設け、専用ピン（Pi，Pj）をもつことで、上
記した一実施例と同様の温度制御が可能となる。
【００８７】又、上記した図２（ａ），（ｂ），
（ｃ）、図７、図８の各実施例に於いて、温度検知素子
を集積回路基板上に１箇所だけでなく、複数箇所に設け
てチップ内温度を検知する構成としてもよい。この際
は、集積回路基板上の複数箇所にそれぞれ温度検知素子
を散在して設け、これら各温度検知素子を直列に接続し
て、専用の１本又は２本のピンを温度検知用に割り付け
る構成、又は、集積回路基板上の複数箇所にそれぞれ温
度検知素子を散在して設けた各温度検知素子各々に、専
用の１本又は２本のピンを割り付ける構成のいずれに於
いても、検知精度及び応答性能をより向上できる。
（ｃ）、図７、図８の各実施例に於いて、温度検知素子
を集積回路基板上に１箇所だけでなく、複数箇所に設け
てチップ内温度を検知する構成としてもよい。この際
は、集積回路基板上の複数箇所にそれぞれ温度検知素子
を散在して設け、これら各温度検知素子を直列に接続し
て、専用の１本又は２本のピンを温度検知用に割り付け
る構成、又は、集積回路基板上の複数箇所にそれぞれ温
度検知素子を散在して設けた各温度検知素子各々に、専
用の１本又は２本のピンを割り付ける構成のいずれに於
いても、検知精度及び応答性能をより向上できる。
【００８８】又、上記した実施例では、温度検知素子
に、専用の２本のピンが割り付けていたが、例えば上記
素子の一端をグランド（ＧＮＤ）又は他の特定ピンに接
続し、温度検知素子に１本の専用ピンを割り付ける構成
としてもよい。
に、専用の２本のピンが割り付けていたが、例えば上記
素子の一端をグランド（ＧＮＤ）又は他の特定ピンに接
続し、温度検知素子に１本の専用ピンを割り付ける構成
としてもよい。
【００８９】
【発明の効果】以上詳記したように本発明によれば、チ
ップ内部の温度変化を迅速かつ正確に認識できる１チッ
プコントローラが提供できる。又、１チップコントロー
ラ内部の温度変化を迅速かつ正確に１チップコントロー
ラ内部の回路制御に反映させて、１チップコントローラ
を使用限界に近い状態にて効率よく駆動制御できる。
ップ内部の温度変化を迅速かつ正確に認識できる１チッ
プコントローラが提供できる。又、１チップコントロー
ラ内部の温度変化を迅速かつ正確に１チップコントロー
ラ内部の回路制御に反映させて、１チップコントローラ
を使用限界に近い状態にて効率よく駆動制御できる。
【図１】本発明の一実施例の構成を示すブロック図。
【図２】上記実施例に於けるＣＰＵチップ内の温度検知
回路素子の実装例（同図（ａ））と、他の実施例に於け
る温度検知回路素子の実装例（同図（ｂ），（ｃ））と
を示す図。
回路素子の実装例（同図（ａ））と、他の実施例に於け
る温度検知回路素子の実装例（同図（ｂ），（ｃ））と
を示す図。
【図３】上記実施例に於ける温度−処理の関係を示す
図。
図。
【図４】上記実施例に於ける温度−処理の関係を示す
図。
図。
【図５】上記実施例に於けるＣＰＵ温度制御処理手順を
示すフローチャート。
示すフローチャート。
【図６】上記実施例に於けるＣＰＵ温度制御処理手順を
示すフローチャート。
示すフローチャート。
【図７】本発明の他の実施例に於ける温度検知回路素子
の実装例を示す図。
の実装例を示す図。
【図８】本発明の他の実施例に於ける温度検知回路素子
の実装例を示す図。
の実装例を示す図。
【図９】本発明の他の実施例に於けるクロック低減制御
を説明するためのタイムチャート。
を説明するためのタイムチャート。
【図１０】本発明の他の実施例に於けるクロック停止制
御を説明するためのタイムチャート。
御を説明するためのタイムチャート。
【図１１】本発明の他の実施例に於けるＨＡＬＴ制御を
説明するためのタイムチャート。
説明するためのタイムチャート。
１１…ＣＰＵ（１チップ化されたＣＰＵデバイス）、１
１ａ…ＰＮ接合回路素子、１１ｂ…ＰＬＬ（phase lock
ed loop ）回路、１１ｃ…内部クロック制御回路
（Ｇ）、１２…システム電源制御部（ＰＳＣ）、１２ａ
…Ａ／Ｄ変換回路、１２ｂ…電源制御マイクロプロセッ
サ（μｐ）、１３…周辺制御ゲートアレイ（ＳＬＣＤＣ
−ＧＡ）、１４…システムコントロールゲートアレイ
（ＳＹＳ・ＣＯＮＴ−ＧＡ）、１５…クロック制御回路
（ＣＬＫ−ＣＯＮＴ）。
１ａ…ＰＮ接合回路素子、１１ｂ…ＰＬＬ（phase lock
ed loop ）回路、１１ｃ…内部クロック制御回路
（Ｇ）、１２…システム電源制御部（ＰＳＣ）、１２ａ
…Ａ／Ｄ変換回路、１２ｂ…電源制御マイクロプロセッ
サ（μｐ）、１３…周辺制御ゲートアレイ（ＳＬＣＤＣ
−ＧＡ）、１４…システムコントロールゲートアレイ
（ＳＹＳ・ＣＯＮＴ−ＧＡ）、１５…クロック制御回路
（ＣＬＫ−ＣＯＮＴ）。
Claims (22)
- 【請求項１】 半導体集積回路により１チップ化された
コントローラに於いて、コントローラが形成される回路
基板の一部に、温度によって特性が変化する素子を設
け、同素子の特性信号をチップ外部に導出してチップ内
部の温度を検知することを特徴とする１チップコントロ
ーラ。 - 【請求項２】 半導体集積回路により１チップ化された
コントローラに於いて、コントローラが形成される回路
基板の一部に、温度測定のためのＰＮ接合回路素子を埋
め込み、同素子に専用のピンを割り付けて、同ピンより
チップ内部の温度検知信号を得ることを特徴とする１チ
ップコントローラ。 - 【請求項３】 半導体集積回路により１チップ化された
コントローラに於いて、コントローラが形成される回路
基板の一部に、温度測定のためのトランジスタ回路素子
を埋め込み、同素子に専用のピンを割り付けて、同ピン
よりチップ内部の温度検知信号を得ることを特徴とする
１チップコントローラ。 - 【請求項４】 半導体集積回路により１チップ化された
コントローラに於いて、コントローラが形成される回路
基板の一部に、サーミスタ回路を埋め込み、同サーミス
タ回路に専用のピンを割り付けて、同ピンよりチップ内
部の温度検知信号を得ることを特徴とする１チップコン
トローラ。 - 【請求項５】 半導体集積回路により１チップ化された
コントローラに於いて、コントローラが形成される回路
基板の一部に、温度測定のための遅延回路素子を埋め込
み、同素子に専用のピンを割り付けて、同ピンよりチッ
プ内部の温度検知信号を得ることを特徴とする１チップ
コントローラ。 - 【請求項６】 半導体集積回路により１チップ化された
コントローラに於いて、同コントローラが形成される回
路基板と一体にサーミスタを樹脂封止し、同サーミスタ
に専用のピンを割り付けて、同ピンよりチップの温度検
知信号を得ることを特徴とする１チップコントローラ。 - 【請求項７】 半導体集積回路はバイポーラＣＭＯＳに
より構成される請求項１又は２又は３又は４又は５又は
６記載の１チップコントローラ。 - 【請求項８】 コントローラが形成される回路基板に、
温度によって特性が変化する複数個の素子を設け、この
各素子を直列接続した請求項１記載の１チップコントロ
ーラ。 - 【請求項９】 コントローラが形成される回路基板に、
温度によって特性が変化する複数個の素子を設け、この
各素子に少なくとも１本の接続ピンを割り付けた請求項
１記載の１チップコントローラ。 - 【請求項１０】 半導体集積回路により、キャッシュメ
モリ付きのＣＰＵが構成される請求項１又は２又は３又
は４又は５又は６又は７記載の１チップコントローラ。 - 【請求項１１】 半導体集積回路により、表示系制御回
路が構成される請求項１又は２又は３又は４又は５又は
６又は７記載の１チップコントローラ。 - 【請求項１２】 温度検知に専用の２本のピンを設けた
請求項１又は２又は３又は４又は５又は６又は７記載の
１チップコントローラ。 - 【請求項１３】 温度検知に専用の１本のピンを設け、
同ピンに素子の一端を接続し、他の特定ピンに素子の他
端を共通接続した請求項１又は２又は３又は４又は５又
は６又は７記載の１チップコントローラ。 - 【請求項１４】 半導体集積回路基板の一部に、温度に
よって特性が変化する素子を設け、接続ピン配列の一部
に、上記素子に回路接続される専用ピンを設けてなる１
チップコントローラと、上記専用ピンを介して１チップ
コントローラの温度を検知する温度検知回路と、この温
度検知回路の検知出力が設定温度を超えたとき半導体集
積回路上の発熱源となる内部回路の動作を抑制制御する
ネガティブフィードバックループとを具備してなること
を特徴とする１チップコントローラを用いた電子機器。 - 【請求項１５】 クロック信号により内部回路が動作す
る半導体集積回路基板の一部に、温度によって特性が変
化する素子を設け、接続ピン配列の一部に、上記素子に
回路接続される専用ピンを設けてなる１チップコントロ
ーラと、上記専用ピンを介して１チップコントローラの
内部温度を検知する温度検知回路と、この温度検知回路
の検知出力をディジタル量の信号に変換するアナログー
ディジタル変換回路と、このディジタル量の温度検知信
号が設定温度を超えたとき特定の制御信号を発生する手
段と、この特定の制御信号により上記半導体集積回路上
の発熱源となる内部回路の動作を抑制する手段とを具備
してなることを特徴とする１チップコントローラを用い
た電子機器。 - 【請求項１６】 クロック信号により内部回路が動作す
る半導体集積回路基板の一部に、温度によって遅延時間
が変化する遅延回路素子を埋め込み、接続ピン配列の一
部に、上記素子に回路接続される専用ピンを設けてなる
１チップコントローラと、上記専用ピンを介し、チップ
内の温度変化で生じる応答遅延により１チップコントロ
ーラの内部温度を検知する温度検知回路と、この温度検
知回路の検知出力をディジタル量の信号に変換するアナ
ログーディジタル変換回路と、このディジタル量の温度
検知信号が設定温度を超えたとき特定の制御信号を発生
する手段と、この特定の制御信号により上記半導体集積
回路上の発熱源となる内部回路の動作を抑制する手段と
を具備してなることを特徴とする１チップコントローラ
を用いた電子機器。 - 【請求項１７】 半導体集積回路基板の内部回路はバイ
ポーラＣＭＯＳにより構成される請求項１４又は１５又
は１６記載の１チップコントローラを用いた電子機器。 - 【請求項１８】 半導体集積回路基板の内部回路はＣＭ
ＯＳにより構成される請求項１２又は１３記載の１チッ
プコントローラを用いた電子機器。 - 【請求項１９】 半導体集積回路基板の内部回路により
キャッシュメモリ付きのＣＰＵを構成した請求項１４又
は１５又は１６記載の１チップコントローラを用いた電
子機器。 - 【請求項２０】 温度検知回路の検知出力により、内部
回路の動作クロックを抑制制御する請求項１４又は１５
又は１６記載の１チップコントローラを用いた電子機
器。 - 【請求項２１】 温度検知回路の検知出力により、内部
回路の動作クロックを供給／停止制御する請求項１４又
は１５又は１６記載の１チップコントローラを用いた電
子機器。 - 【請求項２２】 温度検知回路の検知出力により、機器
本体をオートパワーオフ制御する手段をもつ請求項１４
又は１５又は１６記載の１チップコントローラを用いた
電子機器。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11938294A JP3302828B2 (ja) | 1994-05-31 | 1994-05-31 | １チップコントローラを備えた電子機器 |
| US08/410,516 US5664118A (en) | 1994-03-28 | 1995-03-24 | Computer system having detachable expansion unit |
| US09/294,600 US6463396B1 (en) | 1994-05-31 | 1999-04-19 | Apparatus for controlling internal heat generating circuit |
| US10/192,275 US6701273B2 (en) | 1994-03-28 | 2002-07-09 | Method and apparatus for controlling internal heat generating circuitry |
| US10/762,161 US7148589B2 (en) | 1994-03-28 | 2004-01-20 | Method and apparatus for controlling internal heat generating circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11938294A JP3302828B2 (ja) | 1994-05-31 | 1994-05-31 | １チップコントローラを備えた電子機器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07326714A true JPH07326714A (ja) | 1995-12-12 |
| JP3302828B2 JP3302828B2 (ja) | 2002-07-15 |
Family
ID=14760132
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11938294A Expired - Lifetime JP3302828B2 (ja) | 1994-03-28 | 1994-05-31 | １チップコントローラを備えた電子機器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3302828B2 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6674623B1 (en) | 1999-12-02 | 2004-01-06 | Mitsubishi Denki Kabushiki Kaisha | Microcomputer equipped with built-in temperature sensor |
| JP2006146605A (ja) * | 2004-11-19 | 2006-06-08 | Internatl Business Mach Corp <Ibm> | 情報処理装置、制御方法、及びプログラム |
| US7093975B2 (en) | 2003-03-07 | 2006-08-22 | Renesas Technology Corp. | Semiconductor integrated circuit with simply configured temperature detection circuit |
| JP2006286678A (ja) * | 2005-03-31 | 2006-10-19 | Renesas Technology Corp | 半導体集積回路装置 |
| JP2009223637A (ja) * | 2008-03-17 | 2009-10-01 | Fujitsu Ltd | ジョブ割当装置、ジョブ割当方法、及び、ジョブ割当プログラム |
| JP2012198922A (ja) * | 1999-12-23 | 2012-10-18 | Intel Corp | ディジタル・パワー・スロットルを備えたマイクロプロセッサ |
| JP2014003078A (ja) * | 2012-06-15 | 2014-01-09 | Nec Corp | 半導体集積回路およびその制御方法 |
-
1994
- 1994-05-31 JP JP11938294A patent/JP3302828B2/ja not_active Expired - Lifetime
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6674623B1 (en) | 1999-12-02 | 2004-01-06 | Mitsubishi Denki Kabushiki Kaisha | Microcomputer equipped with built-in temperature sensor |
| JP2012198922A (ja) * | 1999-12-23 | 2012-10-18 | Intel Corp | ディジタル・パワー・スロットルを備えたマイクロプロセッサ |
| JP2014112399A (ja) * | 1999-12-23 | 2014-06-19 | Intel Corp | ディジタル・パワー・スロットルを備えたマイクロプロセッサ |
| US7093975B2 (en) | 2003-03-07 | 2006-08-22 | Renesas Technology Corp. | Semiconductor integrated circuit with simply configured temperature detection circuit |
| JP2006146605A (ja) * | 2004-11-19 | 2006-06-08 | Internatl Business Mach Corp <Ibm> | 情報処理装置、制御方法、及びプログラム |
| JP4553307B2 (ja) * | 2004-11-19 | 2010-09-29 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 情報処理装置、制御方法、及びプログラム |
| JP2006286678A (ja) * | 2005-03-31 | 2006-10-19 | Renesas Technology Corp | 半導体集積回路装置 |
| JP2009223637A (ja) * | 2008-03-17 | 2009-10-01 | Fujitsu Ltd | ジョブ割当装置、ジョブ割当方法、及び、ジョブ割当プログラム |
| US9075658B2 (en) | 2008-03-17 | 2015-07-07 | Fujitsu Limited | Apparatus and method of assigning jobs to computation nodes based on a computation node's power saving mode transition rate |
| JP2014003078A (ja) * | 2012-06-15 | 2014-01-09 | Nec Corp | 半導体集積回路およびその制御方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3302828B2 (ja) | 2002-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6172611B1 (en) | Independent hardware thermal sensing and monitoring | |
| US6908227B2 (en) | Apparatus for thermal management of multiple core microprocessors | |
| Sanchez et al. | Thermal management system for high performance PowerPC/sup TM/microprocessors | |
| US8184422B2 (en) | Overheat detection in thermally controlled devices | |
| US8405030B2 (en) | Apparatus with optical functionality and associated methods | |
| US8786237B2 (en) | Voltage regulator and cooling control integrated circuit | |
| US5737171A (en) | Switched management of thermal impedence to reduce temperature excursions | |
| CN101142541A (zh) | 用于管芯上温度测量的装置和方法 | |
| US7814343B2 (en) | Semiconductor integrated circuit for reducing power consumption and enhancing processing speed | |
| US7516347B2 (en) | Electronic device having power-down mode and method of reducing power consumption | |
| US9148910B1 (en) | Method and apparatus for heating up integrated circuits | |
| US20080222408A1 (en) | Circuit for protecting motherboard | |
| WO1992010032A1 (en) | Temperature-sensing control system and method for integrated circuits | |
| US20160357239A1 (en) | Controller and semiconductor system | |
| JPH07326714A (ja) | １チップコントローラ及び同コントローラを用いた電子機器 | |
| TWI343000B (en) | Apparatus and method for adjusting wording frequency of vrd by detecting temperature | |
| US20020138159A1 (en) | Temperature responsive power supply to minimize power consumption of digital logic without reducing system performance | |
| US20030075735A1 (en) | Semiconductor circuit supplied with a varying power supply voltage, and method for operating the same | |
| CN210781389U (zh) | 一种服务器主板加热电路 | |
| TWM470448U (zh) | 具溫度感測之散熱裝置及其電源供應系統 | |
| US20150179233A1 (en) | Semiconductor system and power source chip | |
| CN108398997B (zh) | 半导体装置 | |
| JP4426129B2 (ja) | パワーモジュール | |
| CN109213297B (zh) | 半导体装置以及半导体装置的控制方法 | |
| JPH07302136A (ja) | 電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080426 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090426 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100426 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100426 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110426 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130426 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140426 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term |