JPH07321582A - Logarithmic amplifier circuit - Google Patents
Logarithmic amplifier circuitInfo
- Publication number
- JPH07321582A JPH07321582A JP6138086A JP13808694A JPH07321582A JP H07321582 A JPH07321582 A JP H07321582A JP 6138086 A JP6138086 A JP 6138086A JP 13808694 A JP13808694 A JP 13808694A JP H07321582 A JPH07321582 A JP H07321582A
- Authority
- JP
- Japan
- Prior art keywords
- logarithmic
- signal
- limiting
- amplifier
- correction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】この発明は、入力信号を対数圧縮
信号に変換する回路に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a circuit for converting an input signal into a logarithmic compression signal.
【0002】[0002]
【従来の技術】従来技術の対数増幅回路の例としては、
スペクトラムアナライザの中間周波数信号を受けて、対
数圧縮信号に変換する対数増幅回路がある。この例を、
図3(a)、(b)を示して説明する。測定信号Vinpu
tは、一定のバンド幅を持った中間周波数信号で例えば
20MHzの交流信号である。本装置の構成は、図3
(a)に示すように、10段の制限増幅器51〜60
と、BPF72と、検波部74と、AD変換器76と、
対数目盛補正部78と、対数補正テーブル79とで構成
している。2. Description of the Related Art As an example of a conventional logarithmic amplifier circuit,
There is a logarithmic amplifier circuit that receives an intermediate frequency signal of a spectrum analyzer and converts it into a logarithmic compressed signal. This example
This will be described with reference to FIGS. 3 (a) and 3 (b). Measurement signal Vinpu
t is an intermediate frequency signal having a constant bandwidth and is, for example, an AC signal of 20 MHz. The configuration of this device is shown in FIG.
As shown in (a), 10-stage limiting amplifiers 51-60
A BPF 72, a detector 74, an AD converter 76,
It is composed of a logarithmic scale correction unit 78 and a logarithmic correction table 79.
【0003】制限増幅器51〜60の内部構成は、図3
(b)に示すように、アンプ81と、リミット電圧82
と、加算器83とで構成している。このアンプ81は、
条件付きの10dB増幅器である。条件付き増幅器と
は、第1に、入力信号Vinを受けてこのアンプ81で増
幅した出力レベルがリミット電圧82値(例えば0.5
v)以下の場合は、通常の10dB増幅器として動作す
る。第2に、入力信号Vinを受けてこのアンプ81で増
幅した出力レベルがリミット電圧82値以上となる場合
は、このアンプ81は、増幅度が制限されて0.5vの
一定の出力レベルの増幅器となる。加算器83は、アン
プ81で増幅した出力レベルと、入力信号Vinを加算し
て出力信号Voutとしている。前記説明のように、リミ
ット電圧82は、アンプ81で増幅した出力レベルの上
限を決めている制限要素である。また、各制限増幅器5
1〜60毎のリミット電圧82は、10dB単位の対数
変換機能を実現する為に、例えば初段のリミット電圧か
ら10段目のリミット電圧値は、0.5v、1v、1.
5v、2v、2.5v、3v、3.5v、4v、4.5
v、5vの値である。このように0.5v単位に増加す
るようにリミット電圧値を設定し、10dBのゲインを
各々与えることで、対数変換に近い電圧変換機能を実現
している。すなわち、この例では、出力信号Voutは、
0.5vの電圧値が10dBステップの対数の重みを持
って変換される例である。ここでは、5.0v=0dB
とし、0.5v=−90dBと仮定している。つまり、
10段の直列接続した制限増幅器51〜60により、こ
の増幅器は、100dBのダイナミックレンジを有する
対数変換増幅器となる。The internal structure of the limiting amplifiers 51 to 60 is shown in FIG.
As shown in (b), the amplifier 81 and the limit voltage 82
And an adder 83. This amplifier 81
It is a conditional 10 dB amplifier. The conditional amplifier firstly means that the output level amplified by the amplifier 81 upon receiving the input signal Vin is the limit voltage 82 value (for example, 0.5).
v) In the following cases, it operates as a normal 10 dB amplifier. Secondly, when the output level amplified by the amplifier 81 in response to the input signal Vin is equal to or higher than the limit voltage 82 value, the amplifier 81 is limited in amplification degree and has a constant output level of 0.5v. Becomes The adder 83 adds the output level amplified by the amplifier 81 and the input signal Vin to obtain an output signal Vout. As described above, the limit voltage 82 is a limiting element that determines the upper limit of the output level amplified by the amplifier 81. Also, each limiting amplifier 5
In order to realize the logarithmic conversion function in units of 10 dB, the limit voltage 82 for each of 1 to 60 is, for example, 0.5 v, 1 v, 1.
5v, 2v, 2.5v, 3v, 3.5v, 4v, 4.5
v and 5v. In this way, the limit voltage value is set so as to increase in units of 0.5 V, and a gain of 10 dB is given to each of them, thereby realizing a voltage conversion function close to logarithmic conversion. That is, in this example, the output signal Vout is
This is an example in which a voltage value of 0.5 v is converted with a logarithmic weight of 10 dB steps. Here, 5.0v = 0 dB
And 0.5v = −90 dB. That is,
With 10 stages of serially connected limiting amplifiers 51-60, this amplifier becomes a logarithmic conversion amplifier with a dynamic range of 100 dB.
【0004】これによって、測定信号Vinputが、初段
の制限増幅器51に供給され、最終段の制限増幅器60
から出力されると、この出力信号Vcnvは、ほぼ対数目
盛に変換された出力信号となる。ここで、BPF72
は、10段の制限増幅器51〜60の間に挿入して、本
対数増幅器で利用する帯域周波数範囲外の雑音信号を低
減する為にフィルタする帯域フィルタであり、NF改善
用として使用している。As a result, the measurement signal Vinput is supplied to the limiting amplifier 51 in the first stage and the limiting amplifier 60 in the final stage.
When output from, the output signal Vcnv becomes an output signal converted into a substantially logarithmic scale. Where BPF72
Is a band-pass filter that is inserted between the 10-stage limiting amplifiers 51 to 60 to filter noise signals outside the band frequency range used by the logarithmic amplifier, and is used for NF improvement. .
【0005】検波部74は、上記で対数目盛に変換した
信号Vcnvを受けて、直流信号に検波してLPF(ロー
パスフィルタ)でフィルタした後AD変換器76に供給
する。ここでの検波は、直線性の良いエンベロープ検波
手段を用いる。AD変換器76は、検波部74からの検
波信号を受けて、量子化してデジタル信号に変換したD
ad信号を、対数目盛補正部78に供給する。対数目盛補
正部78は、AD変換器76からのデジタル信号Dadを
受けて、このDad値に対応する変換値を対数補正テーブ
ル79から読み出すことで直線性補正を実現し、この変
換データDoutputを外部に出力する。この補正演算は、
図4の曲線92に示すように、各制限増幅器毎に固有の
曲線となっている。この為、補正演算は、理想対数レベ
ル90からの偏差量を直線補正する為のものである。同
時にこの補正は、検波部74とAD変換器76回路部分
での誤差補正も含んでいる。この対数補正テーブル79
の補正値は、製品毎に異なる為、製造調整時に予め求め
て対数補正テーブル79に格納しておく。また、図4の
曲線92と前後の曲線92との変化点での誤差が大きく
なりやすい為に、誤差増幅器1段当たりのゲインを10
dBと低めに設定している。The detection unit 74 receives the signal Vcnv converted into the logarithmic scale as described above, detects it as a DC signal, filters it with an LPF (low-pass filter), and then supplies it to the AD converter 76. For the detection here, an envelope detection means having good linearity is used. The AD converter 76 receives the detection signal from the detection unit 74, quantizes it, and converts it into a digital signal D
The ad signal is supplied to the logarithmic scale correction unit 78. The logarithmic scale correction unit 78 receives the digital signal Dad from the AD converter 76 and reads the conversion value corresponding to this Dad value from the logarithmic correction table 79 to realize linearity correction, and externally output this conversion data Doutput. Output to. This correction calculation is
As shown by the curve 92 in FIG. 4, each limiting amplifier has its own curve. Therefore, the correction calculation is for linearly correcting the deviation amount from the ideal logarithmic level 90. At the same time, this correction includes error correction in the detection unit 74 and the AD converter 76 circuit portion. This logarithmic correction table 79
Since the correction value of is different for each product, it is obtained in advance during manufacturing adjustment and stored in the logarithmic correction table 79. Further, since the error at the change point between the curve 92 in FIG. 4 and the curve 92 before and after tends to become large, the gain per error amplifier stage is set to 10
It is set to a low level of dB.
【0006】[0006]
【発明が解決しようとする課題】上記説明のように、1
段当たりの制限増幅器のゲインが10dBと低く押さえ
ている為に、所望のゲインを得る為には、10段もの直
列接続する必要があり、コスト増となる。また、100
dBものゲインになってくると、初段と2段目の制限増
幅器自体が発生する内部雑音の影響が大きくなってく
る。つまり雑音指数(NF)特性が悪くなる傾向にな
り、低信号入力でのS/Nが低下して対数変換のダイナ
ミックレンジが低下する。As described above, 1
Since the gain of the limiting amplifier per stage is kept as low as 10 dB, it is necessary to connect as many as 10 stages in series in order to obtain a desired gain, resulting in an increase in cost. Also, 100
When the gain becomes as high as dB, the influence of internal noise generated by the first-stage and second-stage limiting amplifiers themselves becomes large. That is, the noise figure (NF) characteristic tends to deteriorate, the S / N at low signal input decreases, and the dynamic range of logarithmic conversion decreases.
【0007】そこで、本発明が解決しようとする課題
は、NF特性を改善してダイナミックレンジの悪化を少
なくし、また、回路規模を減らして安価に構成すること
を目的とする。Therefore, an object of the present invention is to improve the NF characteristics to reduce the deterioration of the dynamic range, and also to reduce the circuit scale to achieve a low cost configuration.
【0008】[0008]
【課題を解決する為の手段】第1図は、本発明による第
1の解決手段を示している。上記課題を解決するため
に、本発明の構成では、制限増幅部20の初段のゲイン
設定を16dBを超え、30dB未満のゲイン設定にし
た制限増幅器21を設ける構成手段である。これによ
り、初段の制限増幅器21のNF特性を向上する対数増
幅回路手段としている。FIG. 1 shows a first solution according to the present invention. In order to solve the above-mentioned problem, the configuration of the present invention is a configuration means for providing the limiting amplifier 21 in which the gain setting of the first stage of the limiting amplification unit 20 exceeds 16 dB and is set to less than 30 dB. As a result, the logarithmic amplification circuit means is provided for improving the NF characteristic of the limiting amplifier 21 in the first stage.
【0009】第2図のゲイン切替部28は、本発明によ
る第2の解決手段を示している。上記課題を解決するた
めに、本発明の構成では、制限増幅器の初段のゲイン設
定を切り替えるゲイン切替部28を設け、制限増幅器の
初段のゲイン設定の切り替え毎に対応した対数補正テー
ブル79を設けた構成手段である。これにより、初段の
制限増幅器21のNF特性を向上する対数増幅回路手段
としている。The gain switching section 28 in FIG. 2 represents a second solving means according to the present invention. In order to solve the above problems, in the configuration of the present invention, the gain switching unit 28 that switches the gain setting of the first stage of the limiting amplifier is provided, and the logarithmic correction table 79 that corresponds to each switching of the gain setting of the first stage of the limiting amplifier is provided. It is a constituent means. As a result, the logarithmic amplification circuit means is provided for improving the NF characteristic of the limiting amplifier 21 in the first stage.
【0010】第2図は、本発明による第3の解決手段を
示している。上記課題を解決するために、本発明の構成
では、測定入力信号Vinputまたは、可変減衰器34か
らの校正信号かを切り替えて、制限増幅部20に供給す
る切り替え器32を設け、校正用の既知の信号レベルを
出力する信号発生器36を設け、信号発生器36からの
信号を受けて、任意の減衰量に減衰して切り替え器32
の一方に供給する可変減衰器34を設け、校正開始信号
を受けて、既知のレベルを制限増幅部20の供給して、
測定したAD変換器76からのデジタル信号Dadを受け
て、対数補正値を計算して対数補正テーブル79に格納
する一連の校正を制御する制御部38を設け構成手段で
ある。これにより、初段の制限増幅器21のNF特性を
向上する対数増幅回路手段としている。校正の開始条件
は、外部からの校正起動信号startを受けて校正を開
始、あるいは、外部に温度センサ42を設けて、この温
度センサ42からの温度を監視して所望の温度以上の変
化を検出した時に校正を開始する手段とする。接続とし
ては、信号発生器36の出力端を可変減衰器34の入力
端に接続し、可変減衰器34の出力端をMUX32の一
方の入力端に接続し、入力信号VinputをMUX32の
他方の入力端に接続し、MUX32の出力端を制限増幅
部20の入力端に接続し、AD変換器76の出力端を制
御部38の入力端に接続する。FIG. 2 shows a third solution according to the present invention. In order to solve the above-mentioned problem, in the configuration of the present invention, the measurement input signal Vinput or the calibration signal from the variable attenuator 34 is switched, and a switch 32 for supplying the limited amplification unit 20 is provided. A signal generator 36 for outputting the signal level of the switch 32 is provided, receives the signal from the signal generator 36, attenuates it to an arbitrary amount of attenuation, and switches 32
A variable attenuator 34 is provided to supply to one side, receives a calibration start signal, and supplies a known level to the limiting amplification unit 20,
The control unit 38 is provided which controls the series of calibrations for receiving the measured digital signal Dad from the AD converter 76, calculating the logarithmic correction value, and storing it in the logarithmic correction table 79. As a result, the logarithmic amplification circuit means is provided for improving the NF characteristic of the limiting amplifier 21 in the first stage. The calibration start condition is to start the calibration by receiving a calibration start signal start from the outside, or to provide a temperature sensor 42 outside and monitor the temperature from the temperature sensor 42 to detect a change above a desired temperature. When it does, it will be the means to start the calibration. As the connection, the output end of the signal generator 36 is connected to the input end of the variable attenuator 34, the output end of the variable attenuator 34 is connected to one input end of the MUX 32, and the input signal Vinput is input to the other input of the MUX 32. The output end of the MUX 32 is connected to the input end of the limiting amplification unit 20, and the output end of the AD converter 76 is connected to the input end of the control unit 38.
【0011】[0011]
【作用】初段の制限増幅器21のゲインを大きくするこ
とにより、NF特性を改善する作用がある。この結果、
対数増幅回路のダイナミックレンジを広くできる。実施
例2では、校正部30を設けて随時校正することによ
り、制限増幅部20の個々の制限増幅器21〜26の経
時変化や、温度変化に伴なう対数変換誤差を大幅に減少
する作用がある。By increasing the gain of the limiting amplifier 21 in the first stage, the NF characteristic can be improved. As a result,
The dynamic range of the logarithmic amplifier circuit can be widened. In the second embodiment, by providing the calibration unit 30 and performing calibration at any time, it has the effect of significantly reducing the change over time of the individual limiting amplifiers 21 to 26 of the limiting amplification unit 20 and the logarithmic conversion error associated with the temperature change. is there.
【0012】[0012]
(実施例1)本発明の実施例1は、対数増幅回路の1段
当たりのゲインを大きくして、直列接続する段数を減ら
す回路構成としている。これについて、図1を示して説
明する。本発明の回路構成は、6段の制限増幅器21〜
26と、BPF72と、検波部74と、AD変換器76
と、対数目盛補正部78と、対数補正テーブル79とで
構成している。(Embodiment 1) Embodiment 1 of the present invention has a circuit configuration in which the gain per stage of a logarithmic amplifier circuit is increased and the number of stages connected in series is reduced. This will be described with reference to FIG. The circuit configuration of the present invention has six stages of limiting amplifiers 21 to 21.
26, a BPF 72, a detection unit 74, and an AD converter 76.
And a logarithmic scale correction unit 78 and a logarithmic correction table 79.
【0013】各制限増幅器21〜26内部構成は、従来
と同様である。ただし、図3(b)に示すアンプ81の
ゲインは、16dBのゲインにしていて、6段の制限増
幅器21〜26のゲイン合計は96dBとしている。こ
れにより、制限増幅部20は、従来と同程度のゲインを
確保している。また、このときのアンプ81のリミット
電圧82値は、0.5vから0.8vにする。しかし、
上記のように制限増幅器のゲインを増加した為、出力信
号Dadは、図4に示す出力特性94のように、理想対数
レベル90からの偏差量が大きくなってしまう。この大
きくなった偏差の補正は、従来技術と同様に、対数補正
テーブル79の補正値による直線性補正手段で実施す
る。これによる出力データDoutputは、実用的な対数変
換精度を確保できる。上記説明のように、制限増幅器2
1のゲインを16dBに変更したことで、NF特性が支
配的要因となっている初段の制限増幅器21と次段の制
限増幅器22のNF特性は、およそ4〜8dB程度の改
善が可能である。The internal structure of each of the limiting amplifiers 21 to 26 is the same as the conventional one. However, the gain of the amplifier 81 shown in FIG. 3B is set to 16 dB, and the total gain of the 6-stage limiting amplifiers 21 to 26 is set to 96 dB. As a result, the limiting amplification unit 20 secures the same gain as the conventional one. Further, the limit voltage 82 value of the amplifier 81 at this time is changed from 0.5v to 0.8v. But,
Since the gain of the limiting amplifier is increased as described above, the output signal Dad has a large deviation amount from the ideal logarithmic level 90 as in the output characteristic 94 shown in FIG. The correction of the increased deviation is performed by the linearity correction means using the correction value of the logarithmic correction table 79, as in the conventional technique. The output data Doutput thus obtained can ensure practical logarithmic conversion accuracy. As described above, the limiting amplifier 2
By changing the gain of 1 to 16 dB, the NF characteristics of the limiting amplifier 21 in the first stage and the limiting amplifier 22 in the next stage, in which the NF characteristic is the dominant factor, can be improved by about 4 to 8 dB.
【0014】この実施例1において、更に、対数変換の
直線性の精度よりも、ダイナミックレンジ性能向上を重
視したい場合には、初段の制限増幅器21のアンプ81
のゲインのみを更に大きくして、例えば20dBとして
NF特性を改善する手段としても良い。このゲイン値を
余り大きなゲインにすると、対数変換の誤差は、大きく
なるので好ましくない。このゲイン値は、大きくても3
0dB未満のゲイン設定が適当であり、それ以上にして
もNF特性の効果は少ない。In the first embodiment, if it is desired to emphasize the improvement of the dynamic range performance rather than the accuracy of the linearity of the logarithmic conversion, the amplifier 81 of the limiting amplifier 21 in the first stage.
It is also possible to further increase only the gain of, for example, 20 dB to improve the NF characteristic. If the gain value is set to be too large, the error in logarithmic conversion becomes large, which is not preferable. This gain value is at most 3
A gain setting of less than 0 dB is suitable, and even if it is more than that, the effect of the NF characteristic is small.
【0015】(実施例2)本発明の実施例2は、図2に
示すように、初段の制限増幅器21のゲインを可変に
し、対数変換の直線性を校正する校正手段を設けた場合
の回路構成によって、ダイナミックレンジ性能を改善
し、かつ、対数変換の直線性も改善する場合の例であ
る。本発明の回路構成は、6段の制限増幅器21〜26
と、初段のゲイン切替部28と、校正部30と、BPF
72と、検波部74と、AD変換器76と、対数目盛補
正部78と、対数補正テーブル79とで構成している。
校正部30は、MUX32と、可変減衰器34と、信号
発生器36と、制御部38とで構成している。2段目以
降の制限増幅器22〜26と、BPF72と、検波部7
4と、AD変換器76の動作は、上記実施例1と同様で
ある。(Embodiment 2) As shown in FIG. 2, Embodiment 2 of the present invention is a circuit in which the gain of the limiting amplifier 21 in the first stage is made variable and a calibration means for calibrating the linearity of logarithmic conversion is provided. This is an example of a case where the dynamic range performance is improved and the linearity of logarithmic conversion is also improved by the configuration. The circuit configuration of the present invention has six stages of limiting amplifiers 21 to 26.
, The first stage gain switching unit 28, the calibration unit 30, and the BPF
72, a detection unit 74, an AD converter 76, a logarithmic scale correction unit 78, and a logarithmic correction table 79.
The calibration unit 30 includes a MUX 32, a variable attenuator 34, a signal generator 36, and a control unit 38. The limiting amplifiers 22 to 26 in the second and subsequent stages, the BPF 72, and the detection unit 7
4 and the operation of the AD converter 76 are the same as those in the first embodiment.
【0016】初段の制限増幅器21は、ゲイン切替部2
8からのゲイン切り替え信号を受けて、アンプ81のゲ
インを、例えば16dBと26dBの2点に切り替え
る。このゲイン切り替えは、測定対象の微少入力信号レ
ベルの相対値の変動を精度良く測定する場合は、低いゲ
イン値に設定して使用し、逆に、測定限界に近い低レベ
ルの微少入力信号レベルを測定する場合、即ち、広いダ
イナミックレンジで測定する場合は、高いゲイン値に設
定して使用する。これにより、測定条件に応じた使い分
けができる。The first-stage limiting amplifier 21 includes a gain switching unit 2
Upon receiving the gain switching signal from 8, the gain of the amplifier 81 is switched to two points of 16 dB and 26 dB, for example. This gain switching should be used by setting a low gain value when measuring the fluctuation of the relative value of the minute input signal level of the measurement target with high accuracy, and conversely, setting a low level minute input signal level close to the measurement limit. When measuring, that is, when measuring with a wide dynamic range, set to a high gain value before use. This allows proper use according to the measurement conditions.
【0017】ところで、アンプ81のゲインを大きくす
ればする程、測定値Dadは、図4に示す理想対数レベル
90からの偏差量が更に大きくなってしまう欠点があ
る。この結果、単に固定の補正値で補正処理をした後の
出力データDoutputの変換誤差は、制限増幅器21〜2
6の経時変化や、温度変化にともなって大きな誤差要因
となってしまう欠点となってくる。そこで、本実施例2
では、これらの経時変化や、温度変化による変換誤差を
随時補正する手段として校正部30を設けて校正実施し
ている。By the way, the larger the gain of the amplifier 81, the more the deviation of the measured value Dad from the ideal logarithmic level 90 shown in FIG. 4 becomes larger. As a result, the conversion error of the output data Doutput after the correction processing is simply performed with the fixed correction value is limited to the limiting amplifiers 21 to 2.
6 is a defect that becomes a large error factor due to changes with time and changes in temperature. Therefore, the second embodiment
Then, the calibration unit 30 is provided as a means for correcting the conversion error due to the change with time and the change in temperature as needed to perform the calibration.
【0018】校正手段について説明する。校正部30の
校正手段は、現在の回路状態における対数増幅回路系全
体の校正を行い、その結果の補正値を対数補正テーブル
79に書き込み保存することで実現している。制御部3
8は、外部からの校正起動信号startを受けて校正を開
始する。あるいは、外部に温度センサ42を設けて、こ
の温度センサ42からの温度を監視して所望の温度以上
の変化を検出した時に校正を開始する。MUX32は、
2つの入力信号の切り替え用であり、校正時は可変減衰
器34側からの校正用の入力信号を、初段の制限増幅器
21に供給する。信号発生器36は、制御部38からの
信号を受けて、非校正時には発振停止し、校正時には発
振して既知の出力レベル、例えば0dBmを出力する発
振器である。この発振信号Voscを可変減衰器34に供
給する。可変減衰器34は、制御部38からの減衰パラ
メータ信号を受けて、発振信号Voscを所定の減衰量に
減衰した後、MUX32を経由して初段の制限増幅器2
1に供給する。The calibration means will be described. The calibration means of the calibration unit 30 is realized by calibrating the entire logarithmic amplification circuit system in the current circuit state and writing and storing the resulting correction value in the logarithmic correction table 79. Control unit 3
8 receives the calibration start signal start from the outside and starts calibration. Alternatively, a temperature sensor 42 is provided outside, and the temperature from the temperature sensor 42 is monitored to start calibration when a change above a desired temperature is detected. MUX32 is
The input signal for switching between the two input signals is supplied to the limiting amplifier 21 in the first stage at the time of calibration from the variable attenuator 34 side. The signal generator 36 is an oscillator that receives a signal from the control unit 38, stops oscillation during non-calibration, and oscillates during calibration to output a known output level, for example, 0 dBm. The oscillation signal Vosc is supplied to the variable attenuator 34. The variable attenuator 34 receives the attenuation parameter signal from the control unit 38, attenuates the oscillation signal Vosc to a predetermined attenuation amount, and then passes through the MUX 32 to the limiting amplifier 2 of the first stage.
Supply to 1.
【0019】制御部38は、上記校正信号を印加し、A
D変換器76からの出力データDadを受けて、本来の対
数変換の期待値レベルVcalとの偏差を求め、この偏差
がゼロとなる補正値Hcal=Vcal/Dadを、対数補正テ
ーブル79の対応するメモリ位置に書き込み保存する。
この動作を、減衰ステップ毎に全部実施する。ところ
で、対数補正テーブル79には、初段の制限増幅器21
のゲイン切替部28のゲイン切り替えに対応して2チャ
ンネル分が設けてあり、対数補正テーブル79のメモリ
書き込みは、このゲインに対応するメモリのチャンネル
に対して書き込み保存する。The control unit 38 applies the calibration signal and
Upon receiving the output data Dad from the D converter 76, a deviation from the expected value level Vcal of the original logarithmic conversion is obtained, and the correction value Hcal = Vcal / Dad at which this deviation becomes zero corresponds to the logarithmic correction table 79. Write to memory location and save.
This operation is performed at every damping step. By the way, in the logarithmic correction table 79, the first stage limiting amplifier 21
Two channels are provided corresponding to the gain switching of the gain switching unit 28, and the log writing in the memory of the logarithmic correction table 79 is written and saved in the channel of the memory corresponding to this gain.
【0020】上記校正完了後、MUX32を本来の測定
入力信号Vinput側に戻して、信号発生器36の発振を
止めて校正動作は、終了する。以後、測定信号Vinput
は、この対数補正テーブル79を読み出して補正実施す
ることで、現在の回路状態、温度状態で安定した精度で
の補正により対数変換することができる。ところで、対
数変換演算時において、AD変換器76からの出力デー
タDadの中で、上記で求めた校正値、例えば1.5dB
ステップの間の測定値の補正手段は、前後の対数補正テ
ーブル79を読み出して、直線補間手法により演算によ
り求める。これは、従来と同様の補正手段である。After the above calibration is completed, the MUX 32 is returned to the original measurement input signal Vinput side, the oscillation of the signal generator 36 is stopped, and the calibration operation is completed. After that, the measurement signal Vinput
By reading out the logarithmic correction table 79 and performing correction, logarithmic conversion can be performed by correction with stable accuracy in the current circuit state and temperature state. By the way, in the logarithmic conversion calculation, in the output data Dad from the AD converter 76, the calibration value obtained above, for example, 1.5 dB.
The means for correcting the measured value between the steps reads the logarithmic correction table 79 before and after, and obtains it by calculation by the linear interpolation method. This is the same correction means as the conventional one.
【0021】上記実施例1、2の説明では、6段の制限
増幅器21〜26の途中にBPF72を設けて雑音信号
を低減する構成としていたが、所望によりこれを削除し
た構成としても良い。また、上記実施例1、2の説明で
は、6段の制限増幅器21〜26の場合で説明したが、
必要により、n段の制限増幅部20の構成としても良
い。In the above description of the first and second embodiments, the BPF 72 is provided in the middle of the six-stage limiting amplifiers 21 to 26 to reduce the noise signal, but the configuration may be eliminated if desired. Further, in the above description of the first and second embodiments, the case of the six-stage limiting amplifiers 21 to 26 has been described.
If necessary, the limiting amplification unit 20 may have n stages.
【0022】[0022]
【発明の効果】本発明は、以上説明したように構成され
ているので、下記に記載されるような効果を奏する。初
段の制限増幅器21のゲインを16dBあるいは26d
Bのように大きくすることにより、NF特性が、およそ
4〜8dB程度の改善効果が得られる。これにより、対
数増幅回路のダイナミックレンジを改善する効果が得ら
れる。また、制限増幅器の段数を減らすことにより、回
路規模を減らして安価に構成する効果も得られる。実施
例2では、校正部30を設けての随時校正することによ
り、制限増幅部20の個々の制限増幅器21〜26の経
時変化や、また温度変化に伴って対数変換誤差が大きく
なることを防止でき、また、制限増幅器21〜26の直
列接続によ累積誤差が解消でき、常に安定した測定精度
で対数変換できる効果がある。Since the present invention is configured as described above, it has the following effects. The gain of the first-stage limiting amplifier 21 is set to 16 dB or 26 d.
By increasing the value as shown in B, the effect of improving the NF characteristic by about 4 to 8 dB can be obtained. As a result, the effect of improving the dynamic range of the logarithmic amplifier circuit can be obtained. In addition, by reducing the number of stages of the limiting amplifier, it is possible to obtain an effect that the circuit scale is reduced and the cost is reduced. In the second embodiment, the calibrating unit 30 is provided to calibrate at any time to prevent changes in the individual limiting amplifiers 21 to 26 of the limiting amplifying unit 20 with time, and increase in logarithmic conversion error due to temperature changes. In addition, the series connection of the limiting amplifiers 21 to 26 has an effect that the accumulated error can be eliminated and the logarithmic conversion can always be performed with stable measurement accuracy.
【0023】[0023]
【図1】本発明の、対数増幅回路の1段当たりのゲイン
を大きくして、制限増幅器の段数を少なくした対数増幅
ブロック図である。FIG. 1 is a logarithmic amplification block diagram of the present invention in which the gain per stage of a logarithmic amplifier circuit is increased and the number of stages of a limiting amplifier is reduced.
【図2】本発明の、初段の制限増幅器21のゲインを可
変にし、また、対数変換の直線性を校正する校正手段を
設けた場合の対数増幅ブロック図である。FIG. 2 is a block diagram of logarithmic amplification when the gain of the first-stage limiting amplifier 21 is made variable and calibration means for calibrating the linearity of logarithmic conversion is provided according to the present invention.
【図3】(a)従来の、10段の制限増幅器による対数
増幅ブロック図である。 (b)制限増幅器の内部回路構成図である。FIG. 3A is a logarithmic amplification block diagram of a conventional 10-stage limiting amplifier. (B) It is an internal circuit block diagram of a limiting amplifier.
【図4】複数段の制限増幅器による対数変換特性曲線を
説明する図である。FIG. 4 is a diagram for explaining a logarithmic conversion characteristic curve by a plurality of stages of limiting amplifiers.
20 制限増幅部 21、22〜26 制限増幅器 28 ゲイン切替部 30 校正部 32 MUX(切り替え器) 34 可変減衰器 36 信号発生器 38 制御部 42 温度センサ 51〜60 制限増幅器 72 BPF 74 検波部 76 AD変換器 78 対数目盛補正部 79 対数補正テーブル 81 アンプ 82 リミット電圧 83 加算器 20 Limiting amplification section 21, 22-26 Limiting amplifier 28 Gain switching section 30 Calibration section 32 MUX (switching) 34 Variable attenuator 36 Signal generator 38 Control section 42 Temperature sensor 51-60 Limiting amplifier 72 BPF 74 Detection section 76 AD Converter 78 Logarithmic scale correction unit 79 Logarithmic correction table 81 Amplifier 82 Limit voltage 83 Adder
Claims (3)
続した複数段の制限増幅器で構成する制限増幅部(2
0)によって対数変換した信号を、検波部(74)で検
波し、AD変換器(76)で量子化してデジタル信号
(Dad)に変換した後、対数目盛補正部(78)で対数
補正テーブル(79)からの補正値で補正演算して対数
変換信号を出力する対数変換回路において、 制限増幅器の初段のゲイン設定を16dBを超え、30
dB未満のゲイン設定にした制限増幅器(21)を設
け、 以上を具備していることを特徴とした対数増幅回路。1. A limiting amplification section (2) which receives an input signal (Vinput) and is constituted by a plurality of stages of limiting amplifiers connected in series.
The signal logarithmically converted by (0) is detected by the detection unit (74), quantized by the AD converter (76) and converted into a digital signal (Dad), and then the logarithmic correction table (78) is calculated by the logarithmic scale correction unit (78). 79) In a logarithmic conversion circuit that performs correction calculation with the correction value from and outputs a logarithmic conversion signal, the gain setting of the first stage of the limiting amplifier exceeds 16 dB, and
A logarithmic amplifier circuit comprising a limiting amplifier (21) having a gain setting of less than dB and including the above.
続した複数段の制限増幅器で構成する制限増幅部(2
0)で対数変換した信号を、検波部(74)で検波し、
この信号をAD変換器(76)で量子化してデジタル信
号(Dad)に変換した後、対数目盛補正部(78)で対
数補正テーブル(79)からの補正値で補正演算して出
力する対数変換回路において、 初段の制限増幅器(21)のゲイン設定を切り替えるゲ
イン切替部(28)を設け、 当該制限増幅器(21)のゲイン設定の切り替えに対応
した対数補正テーブル(79)を設け、 以上を具備していることを特徴とした対数増幅回路。2. A limiting amplification section (2) which receives an input signal (Vinput) and is constituted by a plurality of stages of limiting amplifiers connected in series.
The signal logarithmically converted in 0) is detected by the detection unit (74),
After this signal is quantized by an AD converter (76) and converted into a digital signal (Dad), a logarithmic conversion is performed by a logarithmic scale correction unit (78) for correction calculation with a correction value from a logarithmic correction table (79) and output. In the circuit, a gain switching unit (28) for switching the gain setting of the limiting amplifier (21) at the first stage is provided, and a logarithmic correction table (79) corresponding to the switching of the gain setting of the limiting amplifier (21) is provided. A logarithmic amplifier circuit characterized by doing.
続した複数段の制限増幅器で構成する制限増幅部(2
0)によって対数変換した信号を、検波部(74)で検
波し、AD変換器(76)で量子化してデジタル信号
(Dad)に変換した後、対数目盛補正部(78)で対数
補正テーブル(79)からの補正値で補正演算して対数
変換信号を出力する対数変換回路において、 測定入力信号(Vinput)あるいは、可変減衰器(3
4)からの校正信号を切り替えて、制限増幅部(20)
に供給する切り替え器(32)を設け、 校正用の既知の信号レベルを出力する信号発生器(3
6)を設け、 当該信号発生器(36)からの信号を受けて、任意の減
衰量に減衰して切り替え器(32)の一方に供給する可
変減衰器(34)を設け、 校正開始信号を受けて、上記の信号発生器(36)と可
変減衰器(34)と切り替え器(32)とを制御して、
既知の信号レベルを制限増幅部(20)に供給して測定
し、対数補正値を計算し、対数補正テーブル(79)に
格納し、これら一連の校正動作を制御する制御部(3
8)を設け、 以上を具備していることを特徴とした対数増幅回路。3. A limiting amplification section (2) which receives an input signal (Vinput) and is constituted by a plurality of stages of limiting amplifiers connected in series.
The signal logarithmically converted by (0) is detected by the detection unit (74), quantized by the AD converter (76) and converted into a digital signal (Dad), and then the logarithmic correction table (78) is calculated by the logarithmic scale correction unit (78). 79) in a logarithmic conversion circuit that performs a correction calculation with the correction value from and outputs a logarithmic conversion signal.
4) The calibration signal from 4) is switched to the limiting amplifier (20).
And a signal generator (3) for outputting a known signal level for calibration.
6) is provided, and a variable attenuator (34) that receives the signal from the signal generator (36), attenuates it to an arbitrary amount of attenuation, and supplies it to one side of the switch (32) is provided, In response, the signal generator (36), the variable attenuator (34) and the switch (32) are controlled,
A known signal level is supplied to the limiting amplification unit (20) for measurement, a logarithmic correction value is calculated, stored in a logarithmic correction table (79), and a control unit (3 for controlling the series of calibration operations is performed.
8) is provided and the above is provided, The logarithmic amplifier circuit characterized by the above-mentioned.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6138086A JPH07321582A (en) | 1994-05-27 | 1994-05-27 | Logarithmic amplifier circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6138086A JPH07321582A (en) | 1994-05-27 | 1994-05-27 | Logarithmic amplifier circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH07321582A true JPH07321582A (en) | 1995-12-08 |
Family
ID=15213633
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6138086A Pending JPH07321582A (en) | 1994-05-27 | 1994-05-27 | Logarithmic amplifier circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH07321582A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006084283A (en) * | 2004-09-15 | 2006-03-30 | Japan Radio Co Ltd | Radar receiver and radar apparatus |
EP1701170A1 (en) | 2005-03-09 | 2006-09-13 | Anritsu Corporation | Signal measuring/analyzing apparatus and method |
-
1994
- 1994-05-27 JP JP6138086A patent/JPH07321582A/en active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006084283A (en) * | 2004-09-15 | 2006-03-30 | Japan Radio Co Ltd | Radar receiver and radar apparatus |
EP1701170A1 (en) | 2005-03-09 | 2006-09-13 | Anritsu Corporation | Signal measuring/analyzing apparatus and method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7944196B2 (en) | RF detector with crest factor measurement | |
JPH08125469A (en) | Output controller for power amplifier | |
US6931341B2 (en) | Automatic adjusting method for measuring equipment and apparatus using the same | |
JPH07321582A (en) | Logarithmic amplifier circuit | |
US6782335B1 (en) | Method and system for estimating input power in a cable modem network | |
JP5069211B2 (en) | Temperature compensation circuit and temperature compensation method | |
EP1678822B1 (en) | Method for calibration of a signal receiver | |
JP3125804B2 (en) | Received signal strength measurement device | |
JP2001174489A (en) | Digital voltmeter | |
JP3616483B2 (en) | Automatic gain control circuit for radar receiver | |
CN112804014B (en) | Method for realizing high-power range precision calibration of port power for vector network analyzer | |
JP4769549B2 (en) | Wireless transmission device | |
US20080293369A1 (en) | Signal processing device and signal processing method | |
JP7495092B2 (en) | High frequency output device and high frequency output stabilization method | |
JP3065105U (en) | Auto gain control circuit | |
JP2008193719A (en) | Radio transmitter | |
JP2002181858A (en) | Receiving level monitoring circuit | |
JPH11326426A (en) | Noise adding method, and device | |
JP2005167861A (en) | Agc circuit with reception level monitoring function | |
JP2002353756A (en) | Portable terminal | |
JP4447112B2 (en) | AGC control circuit | |
JPS59105565A (en) | Electric field detecting circuit | |
JPH07202602A (en) | Automatic gain control circuit | |
JP4631489B2 (en) | Wireless terminal and APC control method used therefor | |
JP2780485B2 (en) | Automatic gain control method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20021210 |