JPH07318979A - Thin-film transistor substrate - Google Patents
Thin-film transistor substrateInfo
- Publication number
- JPH07318979A JPH07318979A JP7012416A JP1241695A JPH07318979A JP H07318979 A JPH07318979 A JP H07318979A JP 7012416 A JP7012416 A JP 7012416A JP 1241695 A JP1241695 A JP 1241695A JP H07318979 A JPH07318979 A JP H07318979A
- Authority
- JP
- Japan
- Prior art keywords
- film transistor
- thin film
- substrate
- transparent insulating
- pixel electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、アクティブマトリクス
型の液晶表示装置に用いられる薄膜トランジスタ基板に
関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a thin film transistor substrate used in an active matrix type liquid crystal display device.
【０００２】[0002]
【従来の技術】液晶テレビ等に使用される液晶表示装置
としては、高コントラストおよび高時分割駆動が要求さ
れるため、アクティブマトリクス型を用いることが提案
されている。このアクティブマトリクス型の液晶表示装
置は、透明電極およびこの透明電極に接続されたスイッ
チング素子をマトリクス状に複数配列した基板と、この
基板に配列された複数の透明電極を設けた対向基板と、
およびこれらの基板間に封入された液晶とを備えてい
る。そして、前記スイッチング素子として、薄膜トラン
ジスタを用いることが提案されている。2. Description of the Related Art As a liquid crystal display device used for a liquid crystal television or the like, it is proposed to use an active matrix type because high contrast and high time division driving are required. This active matrix type liquid crystal display device includes a substrate in which a plurality of transparent electrodes and switching elements connected to the transparent electrodes are arranged in a matrix, and a counter substrate provided with a plurality of transparent electrodes arranged in the substrate,
And a liquid crystal sealed between these substrates. It has been proposed to use a thin film transistor as the switching element.
【０００３】ところで、従来、アクティブマトリクス型
の液晶表示装置に用いられる薄膜トランジスタは、半導
体膜に照射される光線によってオフ抵抗が低下するのを
防止するために、前記半導体膜を遮光する遮光部材が設
けられている。このような、遮光部材としては、従来
は、光線を完全に遮断する金属材料が用いられていた
が、遮光膜が金属導体であるため容量結合があったり、
遮光膜での反射光が半導体膜に入射するため遮光が不十
分であり、表示品質の低下が問題であった。この対応と
して、特開昭６２−４３１７７号公報に示されるごと
く、金属膜を陽極酸化した上、黒色染料を被着するよう
な方法をとっていた。Conventionally, a thin film transistor used in an active matrix type liquid crystal display device is provided with a light shielding member for shielding the semiconductor film in order to prevent the off resistance from being lowered by a light beam applied to the semiconductor film. Has been. Conventionally, a metal material that completely blocks light rays has been used as such a light-shielding member, but since the light-shielding film is a metal conductor, capacitive coupling may occur.
Since the light reflected by the light-shielding film is incident on the semiconductor film, the light-shielding is insufficient and the display quality is deteriorated. In order to deal with this, as shown in JP-A-62-43177, a method of anodizing a metal film and then depositing a black dye is adopted.
【０００４】[0004]
【発明が解決しようとする課題】しかしながら、従来の
方法は、金属膜を形成し、この金属膜を陽極酸化したり
このあと黒色染料中に浸漬して染色する等工程数の増大
をもたらすものであった。However, the conventional method is to increase the number of steps such as forming a metal film, anodizing this metal film, and then immersing it in a black dye and dyeing it. there were.
【０００５】本発明は上記従来の課題を解決するため
に、遮光膜による容量結合や遮光膜での反射光の半導体
膜への入射を防止し、且つ能率的に生産を行うことが可
能な薄膜トランジスタ基板を提供することを目的とす
る。In order to solve the above-mentioned conventional problems, the present invention is a thin film transistor capable of preventing capacitive coupling by a light shielding film and incidence of light reflected by the light shielding film on a semiconductor film, and enabling efficient production. It is intended to provide a substrate.
【０００６】[0006]
【課題を解決するための手段】上記目的を達成するた
め、この発明の薄膜トランジスタ基板は、基板上に、ゲ
ート電極、半導体膜、ソース電極、ドレイン電極を有す
る薄膜トランジスタおよびこの薄膜トランジスタに接続
された画素電極が形成された薄膜トランジスタ基板にお
いて、前記薄膜トランジスタおよび該薄膜トランジスタ
外の基板上を無機材料からなる透明絶縁膜で覆うと共
に、この透明絶縁膜上に、有機材料からなる遮光膜を、
前記薄膜トランジスタの少なくともチャンネル領域を覆
い且つ当該画素電極と隣接画素電極間に間隙が無いよう
に設けたことを特徴とする。In order to achieve the above object, a thin film transistor substrate of the present invention has a thin film transistor having a gate electrode, a semiconductor film, a source electrode and a drain electrode on the substrate and a pixel electrode connected to the thin film transistor. In the thin film transistor substrate formed with, while covering the thin film transistor and the substrate outside the thin film transistor with a transparent insulating film made of an inorganic material, on the transparent insulating film, a light-shielding film made of an organic material,
It is characterized in that it is provided so as to cover at least the channel region of the thin film transistor and that there is no gap between the pixel electrode and an adjacent pixel electrode.
【０００７】[0007]
【作用】上述のように構成した薄膜トランジスタ基板に
よれば、遮光膜は有機材料により形成されているため、
容量結合や遮光膜での反射が無い上、金属膜を形成し、
酸化および染色する方法に比し極めて能率的である。ま
た、遮光膜は薄膜トランジスタを覆う無機材料で形成さ
れた透明絶縁膜上に設けられているため、薄膜トランジ
スタへの不純物の移行も無く、確実に薄膜トランジスタ
の保護を図ることができる。According to the thin film transistor substrate configured as described above, since the light-shielding film is made of an organic material,
There is no capacitive coupling or reflection on the light shielding film, and a metal film is formed,
It is extremely efficient compared to the method of oxidizing and dyeing. Further, since the light-shielding film is provided on the transparent insulating film formed of an inorganic material that covers the thin film transistor, impurities can not be transferred to the thin film transistor, and the thin film transistor can be reliably protected.
【０００８】[0008]
〔第１の実施例〕以下、本発明の第１実施例について図
面を参照しながら詳述する。この発明の薄膜トランジス
タ基板は、図１の拡大断面図に示される如く、薄膜トラ
ンジスタと、その上に形成された遮光膜と、薄膜トラン
ジスタに接続された画素電極を有している。[First Embodiment] A first embodiment of the present invention will be described in detail below with reference to the drawings. The thin film transistor substrate of the present invention has a thin film transistor, a light-shielding film formed thereon, and a pixel electrode connected to the thin film transistor, as shown in the enlarged sectional view of FIG.
【０００９】同図において、ガラス基板１１上にはゲー
ト電極１２が形成され、このゲート電極１２を被って膜
厚が約3000Åの窒化シリコンからなるゲート絶縁膜１３
が積層されている。更にゲート絶縁膜１３上の前記ゲー
ト電極１２に対応する位置に、アモルファスシリコンか
らなる半導体膜１４が積層形成されている。この半導体
膜１４上には、リン（Ｐ）がドーピングされたｎ+ 型の
アモルファスシリコン膜１５、ドレイン電極１７が順次
堆積されたドレイン側形成部と、ｎ+ 型のアモルファス
シリコン膜１５、ソース電極１８が順次堆積されたソー
ス側形成部とが形成されている。また、この薄膜トラン
ジスタおよび該薄膜トランジスタ外の基板１１上には染
色可能な透明絶縁膜２０が形成され、この透明絶縁膜２
０上には画素電極１９ａ，１９ｂが形成されている。こ
の画素電極１９ａ，１９ｂは少なくともソース電極１８
の一部と平面的に重なるように延出され、透明絶縁膜２
０に形成されたコンタクトホール２０ａ内でソース電極
１８と接続されている。従って、当該画素の画素電極と
隣接画素の画素電極間の寸法は薄膜トランジスタの幅
（半導体膜１４の長さ）よりも小さくなっている。In the figure, a gate electrode 12 is formed on a glass substrate 11, and a gate insulating film 13 made of silicon nitride having a film thickness of about 3000 Å is formed so as to cover the gate electrode 12.
Are stacked. Further, a semiconductor film 14 made of amorphous silicon is laminated and formed on the gate insulating film 13 at a position corresponding to the gate electrode 12. On the semiconductor film 14, an n + type amorphous silicon film 15 doped with phosphorus (P), a drain side formation portion in which a drain electrode 17 is sequentially deposited, an n + type amorphous silicon film 15, and a source electrode A source-side forming portion in which 18 is sequentially deposited is formed. A dyeable transparent insulating film 20 is formed on the thin film transistor and the substrate 11 outside the thin film transistor.
Pixel electrodes 19a and 19b are formed on 0. The pixel electrodes 19a and 19b are at least the source electrode 18
Of the transparent insulating film 2 extending so as to planarly overlap with a part of
It is connected to the source electrode 18 in the contact hole 20a formed in 0. Therefore, the dimension between the pixel electrode of the pixel and the pixel electrode of the adjacent pixel is smaller than the width of the thin film transistor (the length of the semiconductor film 14).
【００１０】更に、前記薄膜トランジスタのソース電極
１８とドレイン電極１７との間の半導体膜１４にチャン
ネル部を形成しており、同図において、このチャンネル
部と、前記ドレイン電極１７の上方向の透明絶縁膜２０
は、黒色染料によって染色されて遮光膜を形成してい
る。この遮光膜の厚さは、その最も薄い部分でも１μｍ
以上の厚さで形成されている。Further, a channel portion is formed in the semiconductor film 14 between the source electrode 18 and the drain electrode 17 of the thin film transistor. In FIG. Membrane 20
Are dyed with a black dye to form a light shielding film. The thickness of this light-shielding film is 1 μm even at its thinnest part.
It is formed with the above thickness.
【００１１】次に、上述の薄膜トランジスタの製造方法
について説明する。図２(a) 〜(d) は上述の薄膜トラン
ジスタの製造工程を示す図である。なお、上述の図１に
対応する部分は同一符号を記す。Next, a method of manufacturing the above-mentioned thin film transistor will be described. 2A to 2D are views showing a manufacturing process of the above-mentioned thin film transistor. The parts corresponding to those in FIG. 1 are designated by the same reference numerals.
【００１２】先ず、図２(a) に示すようにガラス、石英
等からなる基板１１上に真空蒸着法、又はスパッタリン
グ法等を用いてアルミニウム（Ａｌ）、モリブデン（Ｍ
ｏ）、クロム（Ｃｒ）等の電極配線材料を膜厚2000Å以
上堆積し、その後フォトリソグラフィー法によりパター
ン形成し、パターン幅が10μｍ程度のゲート電極１２を
形成する。次に、窒化シリコンのゲート絶縁膜１３をス
パッタリング法あるいはプラズマＣＶＤ法等により基板
１１および上述のゲート電極１２を覆うように形成す
る。その後、アモルファスシリコンからなる半導体膜１
４およびｎ+ アモルファスシリコン膜１５をそれぞれプ
ラズマＣＶＤ法によりゲート絶縁膜１３上に連続して堆
積しゲート電極１２の上方およびその近辺だけを覆うよ
うにフォトリソグラフィー法を用いてパターニングす
る。更にスパッタリング法によりｎ+アモルファスシリ
コン膜１５およびゲート絶縁膜１３を覆うようにアルミ
ニウム（Ａｌ）、クロム（Ｃｒ）等の導電性材料を堆積
する。その後、フォトリソグラフィー法により上記導電
性材料をパターニングして、ドレイン電極１７、ソース
電極１８を形成する。そして、このドレイン電極１７、
ソース電極１８をマスクとしてｎ+ アモルファスシリコ
ン膜１５をエッチングし、チャンネル部を形成する。次
に、以上のようにして形成した薄膜トランジスタ上に同
図(b) に示すように無機又は有機の透明物質、例えばア
クリル等の染色可能な高分子絶縁材料を塗布し熱処理に
よって重合させることにより透明絶縁膜２０を形成す
る。この透明絶縁膜２０の堆積される厚さは最も薄いド
レイン電極１７、およびソース電極１８上でも１μｍ以
上の厚さに堆積される。その後、フォトリソグラフィー
法等によりソース電極１８上の透明絶縁膜２０にコンタ
クトホール２０ａを形成する。First, as shown in FIG. 2A, aluminum (Al), molybdenum (M) is formed on a substrate 11 made of glass, quartz or the like by using a vacuum deposition method, a sputtering method or the like.
o), an electrode wiring material such as chromium (Cr) is deposited to a film thickness of 2000 Å or more, and then a pattern is formed by a photolithography method to form a gate electrode 12 having a pattern width of about 10 μm. Next, a gate insulating film 13 of silicon nitride is formed by a sputtering method or a plasma CVD method so as to cover the substrate 11 and the gate electrode 12 described above. Then, the semiconductor film 1 made of amorphous silicon
The 4 and n + amorphous silicon films 15 are successively deposited on the gate insulating film 13 by the plasma CVD method, and are patterned by the photolithography method so as to cover only the upper part of the gate electrode 12 and its vicinity. Further, a conductive material such as aluminum (Al) or chromium (Cr) is deposited by sputtering to cover the n + amorphous silicon film 15 and the gate insulating film 13. After that, the conductive material is patterned by photolithography to form the drain electrode 17 and the source electrode 18. Then, the drain electrode 17,
The n + amorphous silicon film 15 is etched using the source electrode 18 as a mask to form a channel portion. Next, as shown in FIG. 2B, an inorganic or organic transparent substance, for example, a dyeable polymer insulating material such as acryl is applied on the thin film transistor formed as described above, and is polymerized by heat treatment to be transparent. The insulating film 20 is formed. The transparent insulating film 20 is deposited to a thickness of 1 μm or more on the thinnest drain electrode 17 and the source electrode 18. After that, a contact hole 20a is formed in the transparent insulating film 20 on the source electrode 18 by a photolithography method or the like.
【００１３】次に同図(c) に示すように、透明導電材料
をスパッタリング法によりコンタクトホール２０ａ内お
よび透明絶縁膜２０上に堆積し、その後、フォトリソグ
ラフィー法によりパターニングする。すなわち、透明導
電材料は透明絶縁膜２０に遮光部を形成する部分および
各画素電極１９ａ，１９ｂの周線に沿った部分が除去さ
れ、個々の画素電極１９ａ，１９ｂに分離される。この
際、透明導電材料は、薄膜トランジスタの半導体膜１４
のチャンネル部の上方向に位置する透明絶縁膜２０の部
分、又は前記半導体膜１４のチャンネル部およびこのチ
ャンネル幅方向に延長されたソース電極１８、ドレイン
電極１７が積層されない部分の上方向に位置する前記透
明絶縁膜２０の部分が除去される。このようにして、透
明絶縁膜２０の遮光膜を形成するための部分は、その表
面が露出される。Next, as shown in FIG. 1C, a transparent conductive material is deposited in the contact hole 20a and on the transparent insulating film 20 by the sputtering method, and then patterned by the photolithography method. That is, the transparent conductive material is separated into individual pixel electrodes 19a and 19b by removing the portions forming the light-shielding portion in the transparent insulating film 20 and the portions along the circumference of the pixel electrodes 19a and 19b. At this time, the transparent conductive material is the semiconductor film 14 of the thin film transistor.
Of the transparent insulating film 20 located above the channel portion of the semiconductor film 14 or above the portion of the semiconductor film 14 where the source electrode 18 and drain electrode 17 extending in the channel width direction and the channel width direction are not stacked. The transparent insulating film 20 is removed. In this way, the surface of the portion of the transparent insulating film 20 for forming the light shielding film is exposed.
【００１４】その後、上述のように順次薄膜が積層され
た基板１１を黒色染料0.5 重量％と酢酸を混合した70℃
の染色液に10分間浸漬する。この工程により、露出して
いる透明絶縁膜２０の一部は、黒色染料によって染色さ
れ同図(d) に示すように、透明絶縁膜２０内の一部分に
遮光部となる部分が形成される。その後、上述の基板１
１を水洗し、25℃のタンニン酸１wt％、酒石酸アンチモ
ニルカリウム１wt％の溶液に10分間浸漬して、防染処理
を施す。Thereafter, the substrate 11 on which the thin films were sequentially laminated as described above was mixed with 0.5% by weight of the black dye and acetic acid at 70 ° C.
Soak for 10 minutes in the dye solution. By this step, a part of the exposed transparent insulating film 20 is dyed with a black dye to form a portion serving as a light shielding part in a part of the transparent insulating film 20 as shown in FIG. Then, the above-mentioned substrate 1
1 is washed with water and immersed in a solution of tannic acid 1 wt% and antimony potassium tartrate 1 wt% at 25 ° C. for 10 minutes to perform a dye-proof treatment.
【００１５】最後に基板１１の表面を水洗して、100 ℃
で約30分間乾燥する。以上のようにして形成された遮光
膜１６は当該画素電極および隣接画素電極と自己整合さ
れており、また、その最も薄い部分でも１μｍ以上の厚
さに形成され、波長が 400nm〜800nm の可視光を99％以
上吸収する。Finally, the surface of the substrate 11 is washed with water to 100 ° C.
Dry for about 30 minutes. The light-shielding film 16 formed as described above is self-aligned with the pixel electrode and the adjacent pixel electrode, and is formed with a thickness of 1 μm or more even in the thinnest part thereof, and the visible light having a wavelength of 400 nm to 800 nm. Absorbs more than 99%.
【００１６】〔第２の実施例〕図３は、本発明の薄膜ト
ランジスタ基板の特徴を示す実施例である。同図におい
て、薄膜トランジスタの製造工程は、図２(a) までは、
第１実施例と同じである。[Second Embodiment] FIG. 3 is an embodiment showing the characteristics of the thin film transistor substrate of the present invention. In the figure, the manufacturing process of the thin film transistor is as shown in FIG.
This is the same as the first embodiment.
【００１７】本発明では、図２(a) の工程により薄膜ト
ランジスタを形成後、薄膜トランジスタおよび該薄膜ト
ランジスタ外の基板１１上に形成された無機材料からな
るゲート絶縁膜１３上に無機の透明絶縁材料をプラズマ
ＣＶＤ法等により堆積し、透明絶縁膜２２を形成する。
その後、染色可能な透明絶縁材料としてアクリル樹脂等
を１μｍ以上の厚さに塗布、焼成し、透明絶縁膜２３を
形成する。更にソース電極１８上にコンタクトホール２
０ａを形成するため、フォトリソグラフィーにより上述
の透明絶縁膜２２，２３にエッチングを行う。その後、
透明導電材料をスパッタリング法等によりコンタクトホ
ール２０ａ内および透明絶縁膜２３上に堆積し、フォト
リソグラフィー法によりパターニングする。この際透明
導電材料は前述した第１の実施例と同様に個々の画素電
極２４ａ，２４ｂに分離される。このパターニングによ
り、透明導電材料は薄膜トランジスタの少なくともチャ
ンネル部の上面部分が除去され、透明絶縁膜の遮光膜を
形成するための部分が露出する。次に第１の実施例と同
様に順次薄膜が積層された基板１１を黒色染料0.5重量
％と酢酸を混合した70℃の染色液に10分間浸漬し、露出
している透明絶縁膜２３の一部分を染色する。その後、
上述の基板１１を水洗し、前述と同様に10分間防染処理
することによって透明絶縁膜２３の露出している部分に
は黒色に染色された遮光膜２５が形成される。In the present invention, after the thin film transistor is formed by the process of FIG. 2A, an inorganic transparent insulating material is plasma-coated on the thin film transistor and the gate insulating film 13 made of the inorganic material formed on the substrate 11 outside the thin film transistor. The transparent insulating film 22 is formed by depositing by the CVD method or the like.
After that, acrylic resin or the like as a dyeable transparent insulating material is applied to a thickness of 1 μm or more and baked to form a transparent insulating film 23. Further, the contact hole 2 is formed on the source electrode 18.
In order to form 0a, the above-mentioned transparent insulating films 22 and 23 are etched by photolithography. afterwards,
A transparent conductive material is deposited in the contact hole 20a and on the transparent insulating film 23 by a sputtering method or the like, and patterned by a photolithography method. At this time, the transparent conductive material is separated into individual pixel electrodes 24a and 24b as in the first embodiment. By this patterning, at least the upper surface portion of the channel portion of the thin film transistor of the transparent conductive material is removed, and the portion of the transparent insulating film for forming the light shielding film is exposed. Next, as in the first embodiment, the substrate 11 on which thin films were sequentially laminated was dipped in a dyeing solution of 70 ° C. containing 0.5% by weight of a black dye and acetic acid for 10 minutes to expose a part of the transparent insulating film 23. To stain. afterwards,
The substrate 11 described above is washed with water and subjected to a stain-proofing treatment for 10 minutes in the same manner as described above, so that the light-shielding film 25 dyed black is formed on the exposed portion of the transparent insulating film 23.
【００１８】上述した第２の実施例では遮光膜２５が前
述の第１の実施例の場合と異なり、半導体膜１４と染色
された遮光膜２５とが接しないため、黒色染料中に含ま
れる重金属類等が半導体層１４内に不純物として侵入す
ることがない。また、この第２の実施例の場合にも遮光
膜２５は染色された黒色染料により可視光を充分（99％
以上）吸収する。In the second embodiment described above, unlike the first embodiment, the light shielding film 25 does not contact the semiconductor film 14 and the dyed light shielding film 25, so that the heavy metal contained in the black dye is included. The like does not enter the semiconductor layer 14 as impurities. Also, in the case of the second embodiment, the light-shielding film 25 has a sufficient amount of visible light (99%) due to the dyed black dye.
(Above) Absorb.
【００１９】以上の通り、この発明の薄膜トランジスタ
基板は、薄膜トランジスタおよび該薄膜トランジスタ外
の基板上を無機材料からなる透明絶縁膜で覆うと共に、
この透明絶縁膜上に、有機材料からなる遮光膜を、前記
薄膜トランジスタの少なくともチャンネル領域を覆い且
つ当該画素電極と隣接画素電極間に間隙が無いように設
けたので、従来の金属材料の遮光膜の如く、容量結合や
反射が無く、また、金属材料を形成して酸化するような
工程は必要がないから、生産性が極めて高いものであ
る。また、遮光膜は薄膜トランジスタを覆う無機材料で
形成された透明絶縁膜上に設けられているため、薄膜ト
ランジスタへの不純物の移行も無く、確実に薄膜トラン
ジスタの保護を図ることができる。さらに、画素電極
は、前記薄膜トランジスタを覆う前記透明絶縁膜上に設
けられているので、薄膜トランジスタのソース電極と平
面的に重ねて形成することがてき、画素電極の面積を増
大し、開口率を向上することができる。As described above, the thin film transistor substrate of the present invention covers the thin film transistor and the substrate outside the thin film transistor with the transparent insulating film made of an inorganic material, and
Since a light-shielding film made of an organic material is provided on the transparent insulating film so as to cover at least the channel region of the thin film transistor and there is no gap between the pixel electrode and the adjacent pixel electrode, a light-shielding film made of a conventional metal material is provided. As described above, there is no capacitive coupling or reflection, and there is no need for a step of forming and oxidizing a metal material, so that the productivity is extremely high. Further, since the light-shielding film is provided on the transparent insulating film formed of an inorganic material that covers the thin film transistor, impurities can not be transferred to the thin film transistor, and the thin film transistor can be reliably protected. Furthermore, since the pixel electrode is provided on the transparent insulating film that covers the thin film transistor, it can be formed to overlap the source electrode of the thin film transistor in a plane, thereby increasing the area of the pixel electrode and improving the aperture ratio. can do.
【００２０】[0020]
【発明の効果】以上詳述した通り、本発明の薄膜トラン
ジスタ基板は、薄膜トランジスタおよび該薄膜トランジ
スタ外の基板面を無機材料からなる透明絶縁膜で覆うと
共に、この透明絶縁膜上に、有機材料からなる遮光膜
を、前記薄膜トランジスタの少なくともチャンネル領域
を覆い且つ当該画素電極と隣接画素電極間に間隙が無い
ように設けたので、従来の金属材料の遮光膜の如く、容
量結合や反射が無く、また、金属材料を形成して酸化す
るような工程は必要がないから、極めて能率的に生産す
ることができる、という効果を奏する。As described in detail above, the thin film transistor substrate of the present invention covers the thin film transistor and the substrate surface outside the thin film transistor with a transparent insulating film made of an inorganic material, and a light shielding film made of an organic material on the transparent insulating film. Since the film is provided so as to cover at least the channel region of the thin film transistor and there is no gap between the pixel electrode and the adjacent pixel electrode, there is no capacitive coupling or reflection unlike the light shielding film of the conventional metal material, and the metal is Since there is no need for a step of forming a material and oxidizing it, it is possible to achieve an extremely efficient production.
【図１】本発明の第１の実施例を示す薄膜トランジスタ
基板の拡大断面図である。FIG. 1 is an enlarged sectional view of a thin film transistor substrate showing a first embodiment of the present invention.
【図２】(a) ，(b) ，(c) ，(d) はそれぞれ図１の薄膜
トランジスタの製造方法を示すための断面図である。2 (a), (b), (c) and (d) are cross-sectional views showing a method of manufacturing the thin film transistor of FIG.
【図３】本発明の第２の実施例を示し、本発明の薄膜ト
ランジスタ基板の特徴を示す拡大断面図である。FIG. 3 is an enlarged cross-sectional view showing a second embodiment of the present invention and showing the characteristics of the thin film transistor substrate of the present invention.
１１ 基板 １２ ゲート電極 １３ ゲート絶縁膜 １４ 半導体膜 １６，２５ 遮光膜 １７ ドレイン電極 １８ ソース電極 １９ａ，１９ｂ，２４ａ，２４ｂ 画素電極 ２０，２２、２３ 透明絶縁膜 ２０ａ コンタクトホール 11 substrate 12 gate electrode 13 gate insulating film 14 semiconductor film 16, 25 light shielding film 17 drain electrode 18 source electrode 19a, 19b, 24a, 24b pixel electrode 20, 22, 23 transparent insulating film 20a contact hole
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/786 21/336 ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 6 Identification code Internal reference number FI technical display location H01L 29/786 21/336
Claims (6)
ス電極、ドレイン電極を有する薄膜トランジスタおよび
この薄膜トランジスタに接続された画素電極が形成され
た薄膜トランジスタ基板において、 前記薄膜トランジスタおよび該薄膜トランジスタ外の基
板上を無機材料からなる透明絶縁膜で覆うと共に、この
透明絶縁膜上に、有機材料からなる遮光膜を、前記薄膜
トランジスタの少なくともチャンネル領域を覆い且つ当
該画素電極と隣接画素電極間に間隙が無いように設けた
ことを特徴とする薄膜トランジスタ基板。1. A thin film transistor substrate in which a thin film transistor having a gate electrode, a semiconductor film, a source electrode, and a drain electrode and a pixel electrode connected to the thin film transistor are formed on a substrate, wherein the thin film transistor and the substrate outside the thin film transistor are In addition to covering with a transparent insulating film made of an inorganic material, a light shielding film made of an organic material is provided on the transparent insulating film so as to cover at least the channel region of the thin film transistor and there is no gap between the pixel electrode and an adjacent pixel electrode. A thin film transistor substrate characterized by the above.
覆う透明絶縁膜上に設けられていることを特徴とする請
求項１記載の薄膜トランジスタ。2. The thin film transistor according to claim 1, wherein the pixel electrode is provided on a transparent insulating film that covers the thin film transistor.
ランジスタのソース電極の一部と平面的に重なって設け
られていることを特徴とする請求項１または２記載の薄
膜トランジスタ。3. The thin film transistor according to claim 1, wherein the pixel electrode is provided so as to planarly overlap at least a part of a source electrode of the thin film transistor.
膜トランジスタの幅よりも小さいことを特徴とする請求
項１〜３記載の薄膜トランジスタ基板。4. The thin film transistor substrate according to claim 1, wherein a width between the pixel electrode and an adjacent pixel electrode is smaller than a width of the thin film transistor.
ンジスタのゲート絶縁膜と、前記薄膜トランジスタおよ
び該薄膜トランジスタ外の前記ゲート絶縁膜上を覆う上
部絶縁膜との二層からなることを特徴とする請求項１〜
４記載の薄膜トランジスタ基板。5. The transparent insulating film comprises at least a gate insulating film of a thin film transistor and an upper insulating film covering the thin film transistor and the gate insulating film outside the thin film transistor. ~
4. The thin film transistor substrate described in 4.
画素電極と自己整合されていることを特徴とする請求項
１〜５記載の薄膜トランジスタ。6. The thin film transistor according to claim 1, wherein the light shielding film is self-aligned with the pixel electrode and the adjacent pixel electrode.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1241695A JP2666122B2 (en) | 1995-01-30 | 1995-01-30 | Thin film transistor substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1241695A JP2666122B2 (en) | 1995-01-30 | 1995-01-30 | Thin film transistor substrate |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28393287A Division JP2594983B2 (en) | 1987-11-10 | 1987-11-10 | Method for manufacturing thin film transistor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07318979A true JPH07318979A (en) | 1995-12-08 |
| JP2666122B2 JP2666122B2 (en) | 1997-10-22 |
Family
ID=11804667
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1241695A Expired - Lifetime JP2666122B2 (en) | 1995-01-30 | 1995-01-30 | Thin film transistor substrate |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2666122B2 (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999035678A1 (en) * | 1998-01-06 | 1999-07-15 | Seiko Epson Corporation | Semiconductor device, substrate for electro-optical device, electro-optical device, electronic device, and projection display |
| US6429456B1 (en) | 1997-04-23 | 2002-08-06 | Nec Corporation | Thin-film transistor elements and methods of making same |
| KR100436011B1 (en) * | 1996-11-26 | 2004-11-06 | 삼성전자주식회사 | Liquid crystal displays using an organic insulator layer, and methods of fabricating the same |
| US7176993B2 (en) * | 1997-02-06 | 2007-02-13 | Semiconductor Energy Laboratory Co., Ltd. | Reflection type display device using a light shading film with a light shading material evenly dispersed throughout |
| JP2007171866A (en) * | 2005-12-26 | 2007-07-05 | Seiko Epson Corp | Reflection type liquid crystal display substrate and device, electronic equipment, and projection display device |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62143027A (en) * | 1985-12-18 | 1987-06-26 | Casio Comput Co Ltd | Liquid crystal displaying device |
-
1995
- 1995-01-30 JP JP1241695A patent/JP2666122B2/en not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62143027A (en) * | 1985-12-18 | 1987-06-26 | Casio Comput Co Ltd | Liquid crystal displaying device |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100436011B1 (en) * | 1996-11-26 | 2004-11-06 | 삼성전자주식회사 | Liquid crystal displays using an organic insulator layer, and methods of fabricating the same |
| US7176993B2 (en) * | 1997-02-06 | 2007-02-13 | Semiconductor Energy Laboratory Co., Ltd. | Reflection type display device using a light shading film with a light shading material evenly dispersed throughout |
| US6429456B1 (en) | 1997-04-23 | 2002-08-06 | Nec Corporation | Thin-film transistor elements and methods of making same |
| US6566174B1 (en) | 1997-04-23 | 2003-05-20 | Nec Corporation | Thin-film transistor elements and methods of making same |
| WO1999035678A1 (en) * | 1998-01-06 | 1999-07-15 | Seiko Epson Corporation | Semiconductor device, substrate for electro-optical device, electro-optical device, electronic device, and projection display |
| US6346717B1 (en) | 1998-01-06 | 2002-02-12 | Seiko Epson Corporation | Semiconductor device, substrate for electro-optical device, electro-optical device, electronic device and projection display |
| JP2007171866A (en) * | 2005-12-26 | 2007-07-05 | Seiko Epson Corp | Reflection type liquid crystal display substrate and device, electronic equipment, and projection display device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2666122B2 (en) | 1997-10-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0171102B1 (en) | Liquid crystal display device structure and manufacturing method | |
| US7408597B2 (en) | Liquid crystal display device and method for fabricating the same | |
| KR100325079B1 (en) | Method of manufacturing lcd having high aperture ratio and high transmittance | |
| US7999906B2 (en) | Liquid crystal display device and fabricating method thereof | |
| KR100628679B1 (en) | Array panel, method for fabricating a Liquid crystal display device | |
| US7576809B2 (en) | Array substrate for liquid crystal display device and manufacturing method thereof | |
| US20050253984A1 (en) | Liquid crystal display and method for manufacturing the same | |
| US7439586B2 (en) | Liquid crystal display device and fabricating method thereof | |
| JP2594983B2 (en) | Method for manufacturing thin film transistor | |
| US5742365A (en) | Liquid crystal display device and method for manufacturing the same in which a light shielding layer is over the gate electrode or a gate electrode is in a trench | |
| US6682961B1 (en) | Thin film transistor array panel used for a liquid crystal display and a manufacturing method thereof | |
| KR100322970B1 (en) | Method for manufacturing fringe field switching mode lcd | |
| KR100322968B1 (en) | Method for manufacturing fringe field switching mode lcd | |
| US7859605B2 (en) | Thin film transistor substrate and fabricating method thereof, liquid crystal display panel using the same and fabricating method thereof | |
| KR100325072B1 (en) | Manufacturing method of high opening rate and high transmittance liquid crystal display device | |
| US7705925B2 (en) | Method of manufacturing an array substrate for use in a LCD device | |
| KR0182877B1 (en) | Structure of liquid crystal display device and its manufacturing method | |
| JP2678044B2 (en) | Active matrix substrate manufacturing method | |
| US7763480B2 (en) | Method for manufacturing thin film transistor array substrate | |
| JP2666122B2 (en) | Thin film transistor substrate | |
| KR101268388B1 (en) | Fabrication method of liquid crystal display device | |
| KR100603847B1 (en) | Liquid crystal display and method for fabricating the same | |
| KR100205867B1 (en) | Active matrix substrate and its fabrication method | |
| JPH08262491A (en) | Liquid crystal display element and its production | |
| KR20010010116A (en) | Thin film transistor array panel for liquid crystal display and manufacturing method of the same |