JPH07312623A - Carrier leak suppressing method and semiconductor device - Google Patents
Carrier leak suppressing method and semiconductor deviceInfo
- Publication number
- JPH07312623A JPH07312623A JP6103000A JP10300094A JPH07312623A JP H07312623 A JPH07312623 A JP H07312623A JP 6103000 A JP6103000 A JP 6103000A JP 10300094 A JP10300094 A JP 10300094A JP H07312623 A JPH07312623 A JP H07312623A
- Authority
- JP
- Japan
- Prior art keywords
- carrier
- signal
- phase
- carrier leak
- leak
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Transmitters (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、半導体装置（ＬＳＩ）
に係り、詳しくは変調器（特にデジタル変調用直交変調
器）又は送信ミキサ等の変調用の回路の出力側における
キャリアリークの抑圧方法に関する。BACKGROUND OF THE INVENTION The present invention relates to a semiconductor device (LSI).
More specifically, the present invention relates to a method of suppressing carrier leak on the output side of a modulator (in particular, a quadrature modulator for digital modulation) or a circuit for modulation such as a transmission mixer.
【０００２】無線通信機器用ＬＳＩには変調器又は送信
ミキサ等の変調用の回路が搭載される。これらの変調用
回路はキャリアに基づいて入力信号を変調した信号を出
力する。これらの変調用回路の出力において、変調信号
の精度を低下させるキャリアリークが発生する。送信ミ
キサにおいては変調信号の周波数がキャリアの周波数に
近いため、フィルタによってキャリアリークを除去する
ことができない。そのため、無線通信機器用ＬＳＩにお
いて、キャリアリークの振幅を十分に抑圧する必要があ
る。A circuit for modulation such as a modulator or a transmission mixer is mounted on an LSI for wireless communication equipment. These modulation circuits output a signal obtained by modulating the input signal based on the carrier. At the outputs of these modulation circuits, carrier leak that reduces the accuracy of the modulation signal occurs. In the transmission mixer, since the frequency of the modulated signal is close to the frequency of the carrier, the carrier leak cannot be removed by the filter. Therefore, it is necessary to sufficiently suppress the amplitude of carrier leak in the LSI for wireless communication devices.
【０００３】[0003]
【従来の技術】図７には従来の直交変調器３１が示され
ている。変調器３１はミキサ３２，３３と９０°移相器
３４とからなる。移相器３４はキャリアＬｏを入力し、
位相が互いに９０°異なる２つのキャリアを生成し、両
キャリアをミキサ３２，３３にそれぞれ出力する。ミキ
サ３２はデジタル入力信号Ｉ，バーＩと移相器３４の一
方のキャリアとを掛け合わせ、その積の信号を出力す
る。ミキサ３３はデジタル入力信号Ｑ，バーＱと移相器
３４の他方のキャリアとを掛け合わせ、その積の信号を
出力する。入力信号ＩとバーＩとは振幅が等しく、位相
が互い逆相である。入力信号ＱとバーＱとは振幅が等し
く、位相が互い逆相である。2. Description of the Related Art A conventional quadrature modulator 31 is shown in FIG. The modulator 31 includes mixers 32 and 33 and a 90 ° phase shifter 34. The phase shifter 34 inputs the carrier Lo,
Two carriers having phases different from each other by 90 ° are generated, and both carriers are output to the mixers 32 and 33, respectively. The mixer 32 multiplies the digital input signals I and I and one carrier of the phase shifter 34, and outputs the product signal. The mixer 33 multiplies the digital input signals Q and Q and the other carrier of the phase shifter 34, and outputs the product signal. The input signal I and the bar I have the same amplitude and the phases are opposite to each other. The input signal Q and the bar Q have the same amplitude and their phases are opposite to each other.
【０００４】前記ミキサ３２，３３には図８に示す二重
平衡変調器１８が使用される。変調器１８はＮＰＮトラ
ンジスタＴ１〜Ｔ８、抵抗Ｒ１〜Ｒ９、コンデンサＣ１
〜Ｃ３を備えている。トランジスタＴ１，Ｔ２のコレク
タはそれぞれ抵抗Ｒ１，Ｒ２を介して電源ＶCCに接続さ
れている。トランジスタＴ１，Ｔ２のエミッタは結合さ
れ、トランジスタＴ３，Ｔ４及び抵抗Ｒ７を介して接地
ＧＮＤに接続されている。トランジスタＴ１のベースに
はコンデンサＣ１を介して前記キャリアＬｏが入力され
るとともに、抵抗Ｒ３を介して直流バイアス電圧Ｅ１が
印加されている。トランジスタＴ２のベースには抵抗Ｒ
４を介して前記バイアス電圧Ｅ１が印加されている。ト
ランジスタＴ３のベースにはコンデンサＣ２を介して入
力信号Ｉが入力されるとともに、抵抗Ｒ５を介して直流
バイアス電圧Ｅ２が印加されている。トランジスタＴ４
のベースには基準電圧ＶCEが印加されている。For the mixers 32 and 33, the double balanced modulator 18 shown in FIG. 8 is used. The modulator 18 includes NPN transistors T1 to T8, resistors R1 to R9, and a capacitor C1.
To C3. The collectors of the transistors T1 and T2 are connected to the power supply Vcc via resistors R1 and R2, respectively. The emitters of the transistors T1 and T2 are coupled and connected to the ground GND through the transistors T3 and T4 and the resistor R7. The carrier Lo is input to the base of the transistor T1 via the capacitor C1, and the DC bias voltage E1 is applied via the resistor R3. A resistor R is provided at the base of the transistor T2.
The bias voltage E1 is applied via No. 4. The input signal I is input to the base of the transistor T3 via the capacitor C2, and the DC bias voltage E2 is applied via the resistor R5. Transistor T4
A reference voltage V CE is applied to the base of the.
【０００５】トランジスタＴ５，Ｔ６のコレクタはそれ
ぞれトランジスタＴ１，Ｔ２のコレクタに接続されてい
る。トランジスタＴ５，Ｔ６のエミッタは結合され、ト
ランジスタＴ７，Ｔ８及び抵抗Ｒ８を介して接地ＧＮＤ
に接続されている。トランジスタＴ５のベースには前記
抵抗Ｒ４を介して前記バイアス電圧Ｅ１が印加されてい
る。トランジスタＴ６のベースには前記コンデンサＣ１
を介してキャリアＬｏが入力されるとともに、抵抗Ｒ３
を介して直流バイアス電圧Ｅ１が印加されている。トラ
ンジスタＴ７のベースにはコンデンサＣ３を介して前記
入力信号バーＩが入力されるとともに、抵抗Ｒ６を介し
て直流バイアス電圧Ｅ３が印加されている。トランジス
タＴ８のベースには前記基準電圧ＶCEが印加されてい
る。トランジスタＴ３，Ｔ７の両エミッタ間には抵抗Ｒ
９が接続されている。The collectors of the transistors T5 and T6 are connected to the collectors of the transistors T1 and T2, respectively. The emitters of the transistors T5 and T6 are coupled to each other and are connected to the ground GND via the transistors T7 and T8 and the resistor R8.
It is connected to the. The bias voltage E1 is applied to the base of the transistor T5 via the resistor R4. The capacitor C1 is provided at the base of the transistor T6.
The carrier Lo is input through the resistor R3 and
The DC bias voltage E1 is applied via the. The input signal bar I is input to the base of the transistor T7 via the capacitor C3, and the DC bias voltage E3 is applied via the resistor R6. The reference voltage V CE is applied to the base of the transistor T8. A resistor R is placed between the emitters of the transistors T3 and T7.
9 is connected.
【０００６】上記のように構成された変調器１８におい
ては、バイアス電圧Ｅ２，Ｅ３の電圧差（オフセット電
圧）がゼロであれば、合成信号ＭＦへのキャリアＬｏの
リークは十分に抑圧される。しかしながら、実際には差
動対となるトランジスタＴ１，Ｔ２又は差動対となるト
ランジスタＴ５，Ｔ６等の回路素子の特性の不整合（ば
らつき）がある。そのため、合成信号ＭＦへのキャリア
リークは十分に抑圧されない。従って、変調器１８にお
いては、バイアス電圧Ｅ２，Ｅ３の電圧差を調整するこ
とにより、キャリアリークを十分抑圧することができ
る。In the modulator 18 constructed as described above, if the voltage difference (offset voltage) between the bias voltages E2 and E3 is zero, the leakage of the carrier Lo into the combined signal MF is sufficiently suppressed. However, in reality, there is a mismatch (variation) in the characteristics of the circuit elements such as the transistors T1 and T2 forming a differential pair or the transistors T5 and T6 forming a differential pair. Therefore, the carrier leak to the combined signal MF is not sufficiently suppressed. Therefore, in the modulator 18, the carrier leak can be sufficiently suppressed by adjusting the voltage difference between the bias voltages E2 and E3.
【０００７】また、図９，図１０に示すように、回路素
子の特性の不整合とは別に、半導体装置の寄生容量を介
したり、半導体基板や空間を伝播して出力にキャリアＬ
ｏがリークする場合がある。図９には無線通信機器用Ｌ
ＳＩに形成された送信ミキサ３７が示されている。ミキ
サ３７は入力信号ＩとキャリアＬｏとを掛け合わせ、そ
の積の信号ＲＦを出力する。このミキサ３７では鎖線矢
印で示す寄生容量によるキャリアのリーク、破線矢印で
示す端子間での伝播によるキャリアのリーク、及び実線
矢印で示す配線間での伝播によるキャリアのリークがあ
る。Further, as shown in FIGS. 9 and 10, in addition to the mismatch of the characteristics of the circuit elements, the carrier L is output to the output through the parasitic capacitance of the semiconductor device or propagating through the semiconductor substrate or space.
o may leak. FIG. 9 shows L for wireless communication device.
The transmit mixer 37 formed on the SI is shown. The mixer 37 multiplies the input signal I by the carrier Lo and outputs the product RF of the product. In this mixer 37, there are carrier leaks due to parasitic capacitances indicated by chain arrows, carrier leaks due to propagation between terminals indicated by dashed arrows, and carrier leaks due to propagation between wirings indicated by solid arrows.
【０００８】図１０には無線通信機器用ＬＳＩに形成さ
れた直交変調器４１を示している。変調器４１はミキサ
４２，４３ と９０°移相器４４とからなる。この変調
器４１においても鎖線矢印で示すように、ミキサ４２，
４３を介して寄生容量によるキャリアのリーク、破線矢
印で示す端子間での伝播によるキャリアのリーク、及び
実線矢印で示す配線間での伝播によるキャリアのリーク
がある。FIG. 10 shows a quadrature modulator 41 formed in a wireless communication device LSI. The modulator 41 includes mixers 42 and 43 and a 90 ° phase shifter 44. Also in this modulator 41, as shown by the chain line arrow, the mixers 42,
There is a carrier leak due to parasitic capacitance through 43, a carrier leak due to propagation between terminals indicated by a dashed arrow, and a carrier leak due to propagation between wirings indicated by a solid arrow.
【０００９】このようなキャリアリークを抑圧するため
の対策として、図１１に示す直交変調器４６が提案され
ている。この変調器４６では、キャリアＬｏを差動信号
化してキャリアＬｏと振幅が等しく位相が逆相のキャリ
アバーＬｏを生成し、キャリアＬｏ，バーＬｏを入力し
ている。変調器４６はミキサ４７，４８と９０°移相器
４９とからなる。As a measure for suppressing such carrier leak, a quadrature modulator 46 shown in FIG. 11 has been proposed. In the modulator 46, the carrier Lo is converted into a differential signal to generate a carrier bar Lo having the same amplitude as the carrier Lo and the opposite phase, and the carriers Lo and bar Lo are input. The modulator 46 includes mixers 47 and 48 and a 90 ° phase shifter 49.
【００１０】そして、前記ミキサ４７，４８には図１２
に示す二重平衡変調器１９が使用される。この変調器１
９においては、トランジスタＴ２，Ｔ６のベースにはコ
ンデンサＣ４を介してキャリアバーＬｏが入力されると
ともに、抵抗Ｒ４を介して直流バイアス電圧Ｅ４が印加
されている。The mixers 47 and 48 are shown in FIG.
A double balanced modulator 19 shown in is used. This modulator 1
In 9, the carrier bar Lo is input to the bases of the transistors T2 and T6 via the capacitor C4, and the DC bias voltage E4 is applied via the resistor R4.
【００１１】ところが、キャリアＬｏの周波数が非常に
高くなると、半導体基板や空間での伝搬によるキャリア
リークが非常に大きくなる。また、キャリアＬｏ，バー
Ｌｏの完全な差動信号化が困難になり、図１４に示すよ
うに、キャリアＬｏ，バーＬｏに位相ズレが生じるとと
もに、両者の振幅も異なってしまう。その結果、ミキサ
４２，４３の出力側へのキャリアリークが大きくなって
しまう。このキャリアリークはバイアス電圧Ｅ２，Ｅ３
の電圧差の調整ではキャンセルできない。However, when the frequency of the carrier Lo becomes very high, the carrier leak due to the propagation in the semiconductor substrate and the space becomes very large. Further, it becomes difficult to form a complete differential signal between the carriers Lo and bar Lo, and as shown in FIG. 14, a phase shift occurs between the carriers Lo and bar Lo, and their amplitudes also differ. As a result, the carrier leak to the output side of the mixers 42 and 43 becomes large. This carrier leak is caused by bias voltages E2 and E3.
It cannot be canceled by adjusting the voltage difference.
【００１２】図１４には差動バッファ５２を備えたミキ
サ５３が示されている。このミキサ５３も図１２に示す
変調器１９が用いられる。バッファ５２によってキャリ
アＬｏと振幅が等しく位相が完全に逆相のキャリアバー
Ｌｏが生成されたとしても、実線矢印で示すように空間
の伝搬によるキャリアリークがある。FIG. 14 shows a mixer 53 having a differential buffer 52. This mixer 53 also uses the modulator 19 shown in FIG. Even if the buffer 52 generates a carrier bar Lo having the same amplitude as the carrier Lo and a phase completely opposite to that of the carrier Lo, there is a carrier leak due to space propagation as indicated by a solid arrow.
【００１３】さらに、図１５には前記二重平衡変調器１
９を用いた周波数逓倍器が示されている。この変調器１
９では、入力信号及びキャリアとして周波数ｆ０の信号
を入力し、周波数２ｆ０の信号を出力する。この逓倍器
において、出力側への周波数ｆ０のキャリアリークを十
分に抑圧するためには、入力信号（Ａ側）のバイアス電
圧Ｅ２，Ｅ３のオフセット調整と、キャリア（Ｂ側）の
バイアス電圧のＥ１，Ｅ４のオフセット調整とが必要と
なる。Further, FIG. 15 shows the double balanced modulator 1
A frequency multiplier using 9 is shown. This modulator 1
At 9, the signal of frequency f0 is input as the input signal and the carrier, and the signal of frequency 2f0 is output. In this multiplier, in order to sufficiently suppress the carrier leak of the frequency f0 to the output side, the offset adjustment of the bias voltages E2 and E3 of the input signal (A side) and the E1 of the bias voltage of the carrier (B side) are performed. , E4 offset adjustment is required.
【００１４】[0014]
【発明が解決しようとする課題】従って、キャリアが高
周波領域では、キャリアリークが増大し、入力信号の変
調品質が低下する。また、ミキサにおいては変調信号の
周波数がキャリアの周波数に近いため、フィルタによっ
てキャリアリークを除去することができず、不要な周波
数成分（スプリアス）が増大してしまう。Therefore, in the high frequency region of the carrier, the carrier leak increases and the modulation quality of the input signal deteriorates. Further, in the mixer, since the frequency of the modulation signal is close to the frequency of the carrier, the carrier leak cannot be removed by the filter, and an unnecessary frequency component (spurious) increases.
【００１５】本発明は上記問題点を解決するためになさ
れたものであって、その目的は、キャリアが高周波数化
されても、キャリアリークを十分に抑圧できるキャリア
リーク抑圧方法及び半導体装置を提供することにある。The present invention has been made to solve the above problems, and an object thereof is to provide a carrier leak suppressing method and a semiconductor device capable of sufficiently suppressing carrier leakage even if the frequency of carriers is increased. To do.
【００１６】[0016]
【課題を解決するための手段】図１は本発明の原理説明
図である。変調用回路１は入力信号ＩとキャリアＬｏと
を入力し、キャリアＬｏに基づいて入力信号Ｉを変調し
た信号を出力する。信号生成回路３は、変調用回路１の
出力側２におけるキャリアリークの位相及び振幅に基づ
いて、キャリアＬｏからキャリアリークの位相と逆相で
あり、かつ、前記キャリアリークの振幅と等しい振幅の
抑圧信号を生成する。信号生成回路３の抑圧信号を出力
側２に印加する。FIG. 1 is a diagram for explaining the principle of the present invention. The modulation circuit 1 receives the input signal I and the carrier Lo, and outputs a signal obtained by modulating the input signal I based on the carrier Lo. The signal generation circuit 3 suppresses the phase that is opposite to the phase of the carrier leak from the carrier Lo based on the phase and the amplitude of the carrier leak on the output side 2 of the modulation circuit 1 and that is equal to the amplitude of the carrier leak. Generate a signal. The suppression signal of the signal generation circuit 3 is applied to the output side 2.
【００１７】[0017]
【作用】キャリアが高周波数化されても、キャリアリー
クが十分に抑圧される。そのため、入力信号の変調品質
の低下が防止されるとともに、不要な周波数成分（スプ
リアス）の増大が抑制される。Function: Even if the frequency of the carrier is increased, the carrier leak is sufficiently suppressed. Therefore, deterioration of the modulation quality of the input signal is prevented, and an increase of unnecessary frequency components (spurious) is suppressed.
【００１８】[0018]
【実施例】以下、本発明を具体化した一実施例を図２，
図３に従って説明する。なお、説明の便宜上、従来例と
同様の構成については同一の符号を付してその説明を一
部省略する。Embodiment An embodiment embodying the present invention will now be described with reference to FIG.
It will be described with reference to FIG. For convenience of explanation, the same components as those of the conventional example are designated by the same reference numerals, and the description thereof will be partially omitted.
【００１９】図２には無線通信機器用ＬＳＩ１０が示さ
れている。ＬＳＩ１０には直交変調器１１と、信号生成
回路としてのキャリアリーク抑圧回路１２とが形成され
ている。FIG. 2 shows an LSI 10 for wireless communication equipment. In the LSI 10, a quadrature modulator 11 and a carrier leak suppressing circuit 12 as a signal generating circuit are formed.
【００２０】変調器１１はミキサ３２，３３と９０°移
相器３４とからなる。移相器３４はキャリアＬｏを入力
し、位相が互いに９０°異なる２つのキャリアを生成
し、両キャリアをミキサ３２，３３にそれぞれ出力す
る。ミキサ３２はデジタル入力信号Ｉ，バーＩと移相器
３４の一方のキャリアとを掛け合わせ、その積の信号を
出力する。ミキサ３３はデジタル入力信号Ｑ，バーＱと
移相器３４の他方のキャリアとを掛け合わせ、その積の
信号を出力する。入力信号ＩとバーＩとは振幅が等し
く、位相が互い逆相である。入力信号ＱとバーＱとは振
幅が等しく、位相が互い逆相である。ミキサ３２，３３
には図８に示される二重平衡変調器１８が用いられる。
本実施例において、キャリアＬｏの周波数は入力信号
Ｉ，Ｑの周波数に比較して高く設定されている。The modulator 11 comprises mixers 32 and 33 and a 90 ° phase shifter 34. The phase shifter 34 inputs the carrier Lo, generates two carriers having phases different from each other by 90 °, and outputs the two carriers to the mixers 32 and 33, respectively. The mixer 32 multiplies the digital input signals I and I and one carrier of the phase shifter 34, and outputs the product signal. The mixer 33 multiplies the digital input signals Q and Q and the other carrier of the phase shifter 34, and outputs the product signal. The input signal I and the bar I have the same amplitude and the phases are opposite to each other. The input signal Q and the bar Q have the same amplitude and their phases are opposite to each other. Mixers 32 and 33
For this purpose, the double balanced modulator 18 shown in FIG. 8 is used.
In this embodiment, the frequency of the carrier Lo is set higher than the frequencies of the input signals I and Q.
【００２１】キャリアリーク抑圧回路１２は第１及び第
２の増幅器としてのミキサ１６，１７と前記９０°移相
器３４とからなる。ミキサ１６，１７には図３に示す二
重平衡変調器２０が使用される。この変調器２０では、
トランジスタＴ３のベースには抵抗Ｒ５を介して直流バ
イアス電圧Ｅ５のみが印加されている。トランジスタＴ
７のベースには抵抗Ｒ６を介して直流バイアス電圧Ｅ６
のみが印加されている。ミキサ１６ではバイアス電圧Ｅ
５，Ｅ６がＩＤＣ，バーＩＤＣとして与えられ、ミキサ
１７ではバイアス電圧Ｅ５，Ｅ６がＱＤＣ，バーＱＤＣ
として与えられる。The carrier leak suppressing circuit 12 comprises mixers 16 and 17 as first and second amplifiers and the 90 ° phase shifter 34. The double balanced modulator 20 shown in FIG. 3 is used for the mixers 16 and 17. In this modulator 20,
Only the DC bias voltage E5 is applied to the base of the transistor T3 via the resistor R5. Transistor T
DC bias voltage E6 is applied to the base of No. 7 via resistor R6.
Only is applied. In the mixer 16, the bias voltage E
5, E6 are given as IDC and bar IDC, and in the mixer 17, the bias voltages E5 and E6 are QDC and bar QDC.
Given as.
【００２２】この変調器２０はバイアス電圧Ｅ５，Ｅ６
を調整することによって、利得可変かつ位相反転が可能
である。すなわち、変調器２０によって構成されたミキ
サ１６において、バイアス電圧ＩＤＣ，バーＩＤＣ（Ｅ
５，Ｅ６）の電圧差（オフセット電圧）を調整する。す
ると、移送器３４から出力されるキャリアＬｏの位相が
９０°〜２７０°の範囲で変更されるとともに、キャリ
アＬｏの振幅を減少させた振幅の信号が生成される。This modulator 20 has bias voltages E5 and E6.
The gain can be changed and the phase can be inverted by adjusting the. That is, in the mixer 16 configured by the modulator 20, the bias voltage IDC and the bar IDC (E
5, E6) voltage difference (offset voltage) is adjusted. Then, the phase of the carrier Lo output from the transfer unit 34 is changed in the range of 90 ° to 270 °, and a signal having an amplitude in which the amplitude of the carrier Lo is reduced is generated.
【００２３】また、変調器２０によって構成されたミキ
サ１７において、バイアス電圧ＱＤＣ，バーＱＤＣ（Ｅ
５，Ｅ６）の電圧差を調整する。すると、キャリアＬｏ
の位相が０°〜１８０°の範囲で変更されるとともに、
キャリアＬｏの振幅を減少させた振幅の信号が生成され
る。そして、ミキサ１６，１７の出力信号が合成されて
前記キャリアリークを抑圧するための抑圧信号が生成さ
れ、その抑圧信号が前記直交変調器１１の出力信号ＭＦ
に印加される。Further, in the mixer 17 constituted by the modulator 20, the bias voltage QDC and the bar QDC (E
5, E6) voltage difference is adjusted. Then, carrier Lo
The phase of is changed from 0 ° to 180 °,
A signal having an amplitude in which the amplitude of the carrier Lo is reduced is generated. Then, the output signals of the mixers 16 and 17 are combined to generate a suppression signal for suppressing the carrier leak, and the suppression signal is the output signal MF of the quadrature modulator 11.
Applied to.
【００２４】さて、上記のように構成されたＬＳＩ０に
おいて、まず、出力信号ＭＦ側にリークするキャリアＬ
ｏが最小となるように、ミキサ３２のバイアス電圧Ｅ
２，Ｅ３を調整する。次に、出力信号ＭＦ側にリークす
るキャリアＬｏが最小となるように、ミキサ３３のバイ
アス電圧Ｅ２，Ｅ３を調整する。その結果、出力信号Ｍ
Ｆ側でのキャリアリークは最小となる。Now, in the LSI0 configured as described above, first, the carrier L leaking to the output signal MF side.
The bias voltage E of the mixer 32 is set so that o becomes minimum.
Adjust 2, E3. Next, the bias voltages E2 and E3 of the mixer 33 are adjusted so that the carrier Lo leaking to the output signal MF side is minimized. As a result, the output signal M
The carrier leak on the F side is minimized.
【００２５】この後、出力信号ＭＦ側でリークしている
キャリアＬｏの位相及び振幅を検出し、キャリアＬｏの
リークが最小となるように、ミキサ１６のバイアス電圧
ＩＤＣ，バーＩＤＣの値を調整する。次に、出力信号Ｍ
Ｆ側でのキャリアＬｏのリークが最小となるように、ミ
キサ１７のバイアス電圧ＱＤＣ，バーＱＤＣの値を調整
する。このときのバイアス電圧ＩＤＣ，バーＩＤＣ、Ｑ
ＤＣ，バーＱＤＣの値が最適値であり、出力信号ＭＦ側
でのキャリアリークは最小となる。After that, the phase and amplitude of the carrier Lo leaking on the output signal MF side are detected, and the values of the bias voltage IDC and bar IDC of the mixer 16 are adjusted so that the leak of the carrier Lo is minimized. . Next, the output signal M
The values of the bias voltages QDC and QDC of the mixer 17 are adjusted so that the leakage of the carrier Lo on the F side is minimized. Bias voltage IDC, bar IDC, Q at this time
The values of DC and bar QDC are optimal values, and the carrier leak on the output signal MF side is the minimum.
【００２６】このように、本実施例では、直交変調器１
１の出力側で検出したキャリアリークの位相及び振幅に
基づいて、キャリアリーク抑圧回路１２によってキャリ
アＬｏに基づいて抑圧信号を生成し、この抑圧信号によ
って出力信号ＭＦ側でのキャリアリークを十分に抑圧で
きる。従って、キャリアＬｏが高周波数化されても、キ
ャリアリークを十分に抑圧できる。また、本実施例で
は、９０°移送器３４によってキャリアＬｏに基づいて
位相が互いに９０°ずれた２つのキャリアを生成し、２
つのキャリアに基づいて抑圧信号を生成している。その
ため、本実施例の抑圧回路１２はキャリアリークの位相
と完全に逆相の抑圧信号を容易に生成できる。Thus, in this embodiment, the quadrature modulator 1
The carrier leak suppressing circuit 12 generates a suppression signal based on the carrier Lo based on the phase and the amplitude of the carrier leakage detected on the output side of No. 1, and the suppression signal sufficiently suppresses the carrier leakage on the output signal MF side. it can. Therefore, even if the frequency of the carrier Lo is increased, the carrier leak can be sufficiently suppressed. In addition, in this embodiment, two carriers whose phases are shifted from each other by 90 ° are generated by the 90 ° transporter 34 based on the carrier Lo, and 2
The suppression signal is generated based on one carrier. Therefore, the suppression circuit 12 of the present embodiment can easily generate a suppression signal that is completely out of phase with the carrier leak phase.
【００２７】また、本実施例では直交変調器１１からリ
ークするキャリアＬｏの振幅が最小であるため、抑圧回
路１２の抑圧信号の振幅も最小にでき、消費電力を低減
することができる。Further, in this embodiment, since the amplitude of the carrier Lo leaking from the quadrature modulator 11 is the minimum, the amplitude of the suppression signal of the suppression circuit 12 can also be minimized and the power consumption can be reduced.
【００２８】さらに、本実施例の無線通信機器用ＬＳＩ
１０では、直交変調器１１とキャリアリーク抑圧回路１
２とで９０°移相器３４を共用しているため、効率がよ
く、ＬＳＩ１０の高集積化を図ることができる。Furthermore, the LSI for wireless communication equipment of this embodiment
In 10, the quadrature modulator 11 and the carrier leak suppression circuit 1
Since the 90 ° phase shifter 34 is commonly used by 2 and 2, the LSI 10 is highly efficient, and the LSI 10 can be highly integrated.
【００２９】図４には別の無線通信機器用ＬＳＩ２１が
示されている。このＬＳＩ２１にはミキサ５３、第３の
増幅器としてのアンプ２２及び前記キャリアリーク抑圧
回路１２が形成されている。ミキサ５３は差動信号化さ
れたキャリアＬｏ，バーＬｏと入力信号Ｉとを入力し、
入力信号ＩをキャリアＬｏ，バーＬｏに基づいて変調し
て出力信号ＲＦを出力する。アンプ２２は前記信号ＲＦ
を入力端子Ｔxin に入力し、出力端子Ｔxoutから増幅し
た信号を出力する。FIG. 4 shows another wireless communication device LSI 21. A mixer 53, an amplifier 22 as a third amplifier, and the carrier leak suppressing circuit 12 are formed in the LSI 21. The mixer 53 inputs a carrier signal Lo, a bar signal Lo which are converted into a differential signal, and an input signal I,
The input signal I is modulated based on the carrier Lo and the bar Lo, and the output signal RF is output. The amplifier 22 uses the signal RF
Is input to the input terminal Txin, and the amplified signal is output from the output terminal Txout.
【００３０】この実施例では、同一のＬＳＩ２１上にミ
キサ５３とアンプ２２とが形成されている。そのため、
半導体基板や空間での伝搬によりミキサ５３のキャリア
Ｌｏ，バーＬｏの入力端子から信号ＲＦの出力端子や、
アンプ２２の入出力端子Ｔxin ，Ｔxoutに直接キャリア
Ｌｏがリークする。In this embodiment, the mixer 53 and the amplifier 22 are formed on the same LSI 21. for that reason,
By propagation in a semiconductor substrate or space, the carrier Lo of the mixer 53, the input terminal of the bar Lo, the output terminal of the signal RF,
The carrier Lo directly leaks to the input / output terminals Txin and Txout of the amplifier 22.
【００３１】そこで、アンプ２２の入出力端子Ｔxin ，
ＴxoutにリークするキャリアＬｏの位相及び振幅を検出
する。そして、バイアス電圧ＩＤＣ，バーＩＤＣ、ＱＤ
Ｃ，バーＱＤＣを調整することによって、抑圧回路１２
によりそのキャリアＬｏの位相とは逆相で振幅が等しい
抑圧信号を生成し、アンプ２２の出力端子Ｔxoutに印加
している。Therefore, the input / output terminal Txin of the amplifier 22 is
The phase and amplitude of the carrier Lo leaking to Txout are detected. Then, the bias voltage IDC, bar IDC, QD
By adjusting C and bar QDC, the suppression circuit 12
Thus, a suppression signal having a phase opposite to that of the carrier Lo and having the same amplitude is generated and applied to the output terminal Txout of the amplifier 22.
【００３２】そのため、本実施例のＬＳＩ２１では、ア
ンプ２２に伝搬するキャリアリークを十分に抑圧でき
る。図５には別の無線通信機器用ＬＳＩ２２が示されて
いる。ＬＳＩ２２には変調器２３、キャリアリーク抑圧
回路１２及びキャリアリーク検出回路２４が形成されて
いる。変調器２３には前記二重平衡変調器が使用されて
いる。検出回路２４は変調器２３の出力信号ＭＦ側にリ
ークしているキャリアの位相及び振幅を検出して抑圧回
路１２のバイアス電圧ＩＤＣ，ＱＤＣを制御し、変調器
２３のキャリアリークを抑圧するようにしている。本実
施例では、検出回路２４によってキャリアリークの抑圧
を自動で行うことができる。Therefore, the LSI 21 of this embodiment can sufficiently suppress the carrier leak propagating to the amplifier 22. FIG. 5 shows another wireless communication device LSI 22. A modulator 23, a carrier leak suppressing circuit 12 and a carrier leak detecting circuit 24 are formed in the LSI 22. The double balanced modulator is used as the modulator 23. The detection circuit 24 detects the phase and amplitude of the carrier leaking to the output signal MF side of the modulator 23, controls the bias voltages IDC and QDC of the suppression circuit 12, and suppresses the carrier leak of the modulator 23. ing. In the present embodiment, the detection circuit 24 can automatically suppress the carrier leak.
【００３３】さらに、図６には別の無線通信機器用ＬＳ
Ｉ２５が示されている。このＬＳＩ２５には前記と同様
の二重平衡変調器１９，２０及び差動バッファ２６が形
成されている。変調器１９により周波数逓倍器が形成さ
れ、変調器１９は入力信号及びキャリアとして周波数ｆ
０の信号を入力し、周波数２ｆ０の信号を出力する。バ
ッファ２６はキャリアｆ０を入力し、キャリアｆ０と振
幅が等しく位相が完全に逆相のキャリアバーｆ０を生成
する。変調器２０は簡易型のキャリアリーク抑圧回路で
あり、そのバイアス電圧を調整することにより、出力側
への周波数ｆ０のキャリアリークを抑圧することができ
る。本実施例では、変調器２０のバイアス電圧のオフセ
ット調整を行うだけで済む。Further, FIG. 6 shows another LS for wireless communication equipment.
I25 is shown. In this LSI 25, the same double balanced modulators 19 and 20 and the differential buffer 26 are formed. A frequency multiplier is formed by the modulator 19, and the modulator 19 receives the frequency f as an input signal and a carrier.
A signal of 0 is input and a signal of frequency 2f0 is output. The buffer 26 receives the carrier f0 and generates a carrier bar f0 having the same amplitude as the carrier f0 but a completely opposite phase. The modulator 20 is a simple carrier leak suppressing circuit, and by adjusting the bias voltage thereof, it is possible to suppress the carrier leak of the frequency f0 to the output side. In this embodiment, it is only necessary to adjust the offset of the bias voltage of the modulator 20.
【００３４】なお、図４に示す無線通信機用ＬＳＩ２１
では、位相が互いに９０°ずれた２つのキャリアに基づ
いて抑圧信号を生成したが、これに限定されるものでは
なく、キャリアリークの位相と逆相であり、かつ、キャ
リアリークの振幅と等しい振幅の抑圧信号を生成できれ
ばよい。The LSI 21 for wireless communication device shown in FIG.
In the above, the suppression signal is generated based on two carriers whose phases are deviated from each other by 90 °. However, the present invention is not limited to this, and the phase is opposite to the phase of the carrier leak and the amplitude equal to the amplitude of the carrier leak. It is only necessary to be able to generate the suppression signal of.
【００３５】また、上記各実施例におけるキャリアリー
ク抑圧回路１２では、ミキサ１６，１７に入力する２つ
のキャリアの位相を９０°ずらせたものとしたが、２つ
のキャリアの位相は９０°未満の任意の角度としてもよ
い。この場合にも、キャリアリークの位相と完全に逆相
の抑圧信号を生成できる。Further, in the carrier leak suppressing circuit 12 in each of the above embodiments, the phases of the two carriers input to the mixers 16 and 17 are shifted by 90 °, but the phases of the two carriers are arbitrary less than 90 °. May be the angle of. Also in this case, it is possible to generate a suppression signal that is completely out of phase with the carrier leak phase.
【００３６】上記の実施例から把握できる請求項以外の
技術的思想について、以下にその効果とともに記載す
る。 （１）請求項２のキャリアリーク抑圧方法において、２
つのキャリアの位相は互いに９０°ずれているキャリア
リーク抑圧方法。このような構成により、キャリアリー
クの位相と完全に逆相の抑圧信号を容易に生成できる。The technical ideas other than the claims that can be understood from the above-described embodiments will be described below along with their effects. (1) In the carrier leak suppressing method according to claim 2, 2
A carrier leak suppression method in which the phases of two carriers are offset from each other by 90 °. With such a configuration, it is possible to easily generate a suppression signal that is completely out of phase with the carrier leak phase.
【００３７】[0037]
【発明の効果】以上詳述したように請求項１及び４の発
明によれば、キャリアが高周波数化されても、キャリア
リークを十分に抑圧できる。As described above in detail, according to the inventions of claims 1 and 4, even if the frequency of the carrier is increased, the carrier leak can be sufficiently suppressed.
【００３８】請求項２の発明によれば、キャリアリーク
の位相と完全に逆相の抑圧信号を容易に生成できる。請
求項３の発明によれば、第３の増幅器に伝搬するキャリ
アリークを十分に抑圧できる。According to the second aspect of the present invention, it is possible to easily generate a suppression signal that is completely out of phase with the carrier leak phase. According to the invention of claim 3, the carrier leak propagating to the third amplifier can be sufficiently suppressed.
【図１】本発明の原理説明図である。FIG. 1 is a diagram illustrating the principle of the present invention.
【図２】一実施例の無線通信用ＬＳＩにおける直交変調
器を示す回路図である。FIG. 2 is a circuit diagram showing a quadrature modulator in a wireless communication LSI according to an embodiment.
【図３】図２のミキサを構成する増幅器を示す回路図で
ある。FIG. 3 is a circuit diagram showing an amplifier forming the mixer of FIG.
【図４】別の実施例の無線通信用ＬＳＩを示すブロック
図である。FIG. 4 is a block diagram showing a wireless communication LSI according to another embodiment.
【図５】別の実施例の無線通信用ＬＳＩを示すブロック
図である。FIG. 5 is a block diagram showing a wireless communication LSI according to another embodiment.
【図６】別の実施例の周波数逓倍器を示すブロック図で
ある。FIG. 6 is a block diagram showing a frequency multiplier of another embodiment.
【図７】従来の直交変調器を示すブロック図である。FIG. 7 is a block diagram showing a conventional quadrature modulator.
【図８】図７のミキサを構成する増幅器を示す回路図で
ある。8 is a circuit diagram showing an amplifier that constitutes the mixer shown in FIG. 7. FIG.
【図９】従来の無線通信用ＬＳＩにおけるキャリアリー
クを示す説明図である。FIG. 9 is an explanatory diagram showing carrier leak in a conventional wireless communication LSI.
【図１０】従来の無線通信用ＬＳＩにおけるキャリアリ
ークを示す説明図である。FIG. 10 is an explanatory diagram showing carrier leak in a conventional wireless communication LSI.
【図１１】従来の直交変調器を示すブロック図である。FIG. 11 is a block diagram showing a conventional quadrature modulator.
【図１２】図１１のミキサを構成する増幅器を示す回路
図である。FIG. 12 is a circuit diagram showing an amplifier which constitutes the mixer of FIG.
【図１３】図１２の増幅器における問題点を説明するた
めの波形図である。13 is a waveform diagram for explaining problems in the amplifier of FIG.
【図１４】従来の無線通信用ＬＳＩにおけるキャリアリ
ークを示す説明図である。FIG. 14 is an explanatory diagram showing carrier leakage in a conventional wireless communication LSI.
【図１５】従来の周波数逓倍器を示すブロック図であ
る。FIG. 15 is a block diagram showing a conventional frequency multiplier.
１ 変調用回路 ２ 出力側 ３ 信号生成回路 Ｉ 入力信号 Ｌｏ キャリア 1 Modulation circuit 2 Output side 3 Signal generation circuit I Input signal Lo carrier
Claims (4)
アに基づいて入力信号を変調した信号を出力する変調用
の回路を形成した半導体装置において、 前記変調用回路の出力側におけるキャリアリークの位相
及び振幅を検出し、前記キャリアリークの位相及び振幅
に基づいて、前記キャリアから前記キャリアリークの位
相と逆相であり、かつ、前記キャリアリークの振幅と等
しい振幅の抑圧信号を生成し、その抑圧信号を前記変調
用回路の出力側に印加するようにしたキャリアリーク抑
圧方法。1. A semiconductor device in which a modulation circuit for inputting an input signal and a carrier and outputting a signal obtained by modulating the input signal based on the carrier is formed, wherein a phase of a carrier leak at an output side of the modulation circuit is provided. And the amplitude is detected, and based on the phase and the amplitude of the carrier leak, a suppression signal having a phase opposite to the phase of the carrier leak and having an amplitude equal to the amplitude of the carrier leak is generated, and the suppression signal is suppressed. A carrier leak suppressing method in which a signal is applied to the output side of the modulation circuit.
つのキャリアを、二重平衡変調器よりなり、利得可変か
つ位相反転が可能な第１及び第２の増幅器で増幅した
後、両増幅信号を合成して生成される請求項１に記載の
キャリアリーク抑圧方法。2. The suppressed signals are out of phase with each other by 2
The carrier leak according to claim 1, wherein the two carriers are amplified by first and second amplifiers each of which is composed of a double-balanced modulator and which is variable in gain and capable of phase inversion, and is then generated by combining both amplified signals. Suppression method.
幅器が前記変調用回路と同一の半導体基板上に形成さ
れ、前記第３の増幅器の入力又は出力におけるキャリア
リークを検出し、前記キャリアリークに基づく抑圧信号
を前記第３の増幅器の出力側に印加する請求項１又は２
に記載のキャリアリーク抑圧方法。3. A third amplifier for amplifying the modulation signal is formed on the same semiconductor substrate as the modulation circuit, detects a carrier leak at an input or an output of the third amplifier, and detects the carrier. 3. A suppression signal based on leakage is applied to the output side of the third amplifier.
The carrier leak suppression method described in.
入力し、キャリア（Ｌｏ）に基づいて入力信号を変調し
た信号を出力する変調用の回路（１）を形成した半導体
装置において、 前記変調用回路（１）の出力側（２）におけるキャリア
リークの位相及び振幅に基づいて、前記キャリア（Ｌ
ｏ）から前記キャリアリークの位相と逆相であり、か
つ、前記キャリアリークの振幅と等しい振幅の抑圧信号
を生成するための信号生成回路（３）を設け、その抑圧
信号を前記変調用回路（１）の出力側（２）に印加した
半導体装置。4. A semiconductor device having a modulation circuit (1) for inputting an input signal (I) and a carrier (Lo) and outputting a signal obtained by modulating the input signal based on the carrier (Lo), Based on the phase and amplitude of the carrier leak at the output side (2) of the modulation circuit (1), the carrier (L
From o), a signal generation circuit (3) for generating a suppression signal having a phase opposite to that of the carrier leak and having an amplitude equal to the amplitude of the carrier leak is provided, and the suppression signal is supplied to the modulation circuit (3). A semiconductor device applied to the output side (2) of 1).
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6103000A JPH07312623A (en) | 1994-05-17 | 1994-05-17 | Carrier leak suppressing method and semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6103000A JPH07312623A (en) | 1994-05-17 | 1994-05-17 | Carrier leak suppressing method and semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07312623A true JPH07312623A (en) | 1995-11-28 |
Family
ID=14342415
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6103000A Withdrawn JPH07312623A (en) | 1994-05-17 | 1994-05-17 | Carrier leak suppressing method and semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07312623A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005027449A1 (en) * | 2003-09-11 | 2005-03-24 | Advantest Corporation | Error correction signal generating device and orthogonal modulator equipped with the error correction signal generating device |
| JP2007173960A (en) * | 2005-12-19 | 2007-07-05 | Nippon Telegr & Teleph Corp <Ntt> | Radio communication system and signal distortion reducing method therefor |
-
1994
- 1994-05-17 JP JP6103000A patent/JPH07312623A/en not_active Withdrawn
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005027449A1 (en) * | 2003-09-11 | 2005-03-24 | Advantest Corporation | Error correction signal generating device and orthogonal modulator equipped with the error correction signal generating device |
| JPWO2005027449A1 (en) * | 2003-09-11 | 2006-11-24 | 株式会社アドバンテスト | Error correction signal generation apparatus and quadrature modulation apparatus including the error correction signal generation apparatus |
| US7701306B2 (en) | 2003-09-11 | 2010-04-20 | Advantest Corporation | Error correction signal generating device and orthogonal modulator equipped with the error correction signal generating device |
| JP4555778B2 (en) * | 2003-09-11 | 2010-10-06 | 株式会社アドバンテスト | Error correction signal generation apparatus and quadrature modulation apparatus including the error correction signal generation apparatus |
| JP2007173960A (en) * | 2005-12-19 | 2007-07-05 | Nippon Telegr & Teleph Corp <Ntt> | Radio communication system and signal distortion reducing method therefor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101114271B1 (en) | RF receiver mismatch calibration system and method | |
| EP1829202B1 (en) | Direct conversion device with compensation means for a transmission path of a wireless communication equipment | |
| JP6773642B2 (en) | Methods and devices for detecting LO leakage and image rejection using a single transistor | |
| US7978785B2 (en) | Quadrature frequency doubler with adjustable phase offset | |
| EP1560326A1 (en) | Mixer circuit for direct conversion transceiver with improved second intermodulation product | |
| US20020180538A1 (en) | Local oscillator architecture to reduce transmitter pulling effect and minimize unwanted sideband | |
| JP3721144B2 (en) | Frequency converter, quadrature demodulator and quadrature modulator | |
| US6728527B2 (en) | Double up-conversion modulator | |
| US5896053A (en) | Single ended to differential converter and 50% duty cycle signal generator and method | |
| US20120019305A1 (en) | Harmonic rejection of signal converting device and method thereof | |
| KR101212857B1 (en) | signal processing circuit and communication device using the same | |
| KR100382864B1 (en) | Improved 90-degree phase shifter | |
| US7536165B2 (en) | Offset correction for down-conversion mixers | |
| JP3506587B2 (en) | Double balanced modulator, four-phase modulator, and digital communication device | |
| JP3429395B2 (en) | Adaptive equalizer for analog optical signal transmission | |
| US20070190959A1 (en) | Apparatus and method for frequency conversion with minimized intermodulation distortion | |
| US6927629B2 (en) | Differential amplifier having improved balanced and linearity | |
| JPH07312623A (en) | Carrier leak suppressing method and semiconductor device | |
| US7142614B2 (en) | Signal generating circuit for generating a reference phase signal and a quadrature signal | |
| JPH0326012A (en) | Phase shifter | |
| US6480046B1 (en) | Transmitter apparatus and methods using frequency doubling modulation | |
| EP1652292A1 (en) | Offset correction for down-conversion mixers | |
| JP6921358B2 (en) | Mixer | |
| JP2520337B2 (en) | Quadrature modulator | |
| JP3152715B2 (en) | Multiplication circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20010731 |