JPH07303265A

JPH07303265A - 四線式回線と二線式回線との間のインタフェース回路

Info

Publication number: JPH07303265A
Application number: JP6273982A
Authority: JP
Inventors: Johan G Meyer; グンナーメイヤーヨハン; Gunnar A Eriksson; アンデルスエリクソングンナー
Original assignee: Telefonaktiebolaget LM Ericsson AB
Current assignee: Telefonaktiebolaget LM Ericsson AB
Priority date: 1993-11-09
Filing date: 1994-11-08
Publication date: 1995-11-14
Also published as: GB2283888B; SE9303689D0; CA2135321A1; GB2283888A; SE9303689L; US5526425A; SE501975C2; DE4439737A1; FR2712448A1; GB9420873D0; FR2712448B1

Abstract

(57)【要約】【目的】回路が動作している時に、簡単な手段によっ
て縦平衡を最大状態へ連続的に調節しうる、四線式回線
と二線式回線との間のインタフェース回路を開示する。【構成】この四線式回線と二線式回線との間のインタ
フェース回路は、縦信号Ｖ_lと、該二線式回線から二線
式インタフェースの端子に受信された差分信号に対応す
る横信号Ｖ_tと、を受けるように接続された相関器およ
び制御回路手段３２、３４、３６を含む。該相関器およ
び制御回路手段は、前記縦信号と前記横信号との間の相
関の測度である補正信号３３を作る回路手段３２を含
む。該補正信号を作る該回路手段は、前記縦信号と前記
横信号との間の相関を最小化すべく帰還ループ２６、１
４、１８；２８、１６、２０における増幅を適応制御す
るためにこの補正信号を用いるように接続されている。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、四線式回線と二線式回
線との間のインタフェース回路に関し、該インタフェー
ス回路は、受信入力と送信出力とを有する四線式インタ
フェースと、二線式回線に面しそれぞれの線に対して１
つずつ存在する２つの端子を有する二線式インタフェー
スと、を含む。出力増幅器が、それぞれの端子の前に配
置されている。第１回路手段が、前記受信入力に受信し
た信号を、該増幅器を経て、前記前記二線式インタフェ
ースの前記端子上に差分信号として印加する。第２回路
手段が、前記二線式回線から前記二線式インタフェース
の前記端子上に受信した差分信号を前記送信出力へ供給
する。第３回路手段が、前記端子のそれぞれに現れる電
圧の和により、縦信号を形成する。帰還ループは、縦平
衡を達成するために前記二線式インタフェースの接地ま
でのインピーダンス、いわゆる縦成端インピーダンス、
を調節するための、前記縦信号から得た調節信号に対す
る各増幅器まで延長している。

【０００２】

【従来の技術】一般に、加入者回線は、いわゆる二線式
インタフェースを経て電話交換局に接続されている。電
話交換局は、いわゆる四線式インタフェースを経て他の
電話交換局に接続されている。それらの線の２つは、他
の交換局へ音声信号を送信するために用いられ、他の２
つは、他の交換局から音声信号を受信するために用いら
れる。

【０００３】四線式インタフェースに受信された音声信
号は、二線式インタフェースへ送られ、それはそこに横
（差分）信号として現れる。もし加入者から到着した横
信号が二線式インタフェースに現れれば、それは四線式
インタフェースへ、おそらくはさらに他の交換局へ、送
られる。

【０００４】今日、二線式インタフェースと四線式イン
タフェースとの間の変換を行うためには集積回路が用い
られている。そのような回路は、通常はＳＬＩＣ、すな
わち加入者回線インタフェース回路（Ｓｕｂｓｃｒｉｂ
ｅｒＬｉｎｅＩｎｔｅｒｆａｃｅＣｉｒｃｕｉ
ｔ）、と称せられる。ＳＬＩＣにおいては、そのいわゆ
る縦成端インピーダンスが等しくなくてはならない、す
なわち二線式インタフェースから接地までのインピーダ
ンスが二線式回線の両線において等しくなくてはならな
い、という極めて高い要求が存在する。

【０００５】例えば、電力回路網からの、または雷を伴
う暴風雨に起因する、外部妨害は、二線式回線にいわゆ
る縦信号を生ぜしめる。これらの縦信号は音声信号を妨
害しうる外に、それらは二線式インタフェース内に有害
電圧をも生ぜしめうる。逆に、横信号、例えば音声信号
は、縦信号を生ぜしめうる。これは、付近に位置する二
線式回線に漏話を起こさしめうる。

【０００６】ＳＬＩＣにおいて十分に良い縦平衡を得る
ために、いくつかの信号経路において増幅のトリミング
が用いられてきた。本質的に序論において定められた種
類の回路を開示している、スウェーデン国特許第４４
８，２６４号を参照されたい。このトリミングは、製造
中にいくつかの方法により、例えばレーザによって薄膜
抵抗をトリミングすることにより、行われうる。

【０００７】同様に、本質的に序論において定められた
種類の回路が、欧州特許第０，１３４，２２９号に開示
されており、該特許には、該回路をその交換局内の場所
において自動的にトリミングする方法が説明されてい
る。特に、この方法は、回路がトリミング状態に置か
れ、そこでいくつかの信号接続および測定操作が行われ
た後、続いてトリミング調節が行われることを要求す
る。

【０００８】技術の一般的状態の例として、外に次の特
許公告を挙げうる。ＳＥ−Ｂ４４６，５７９、ＥＰ−
Ａ２２７２，８００、ＵＳ−Ａ４，３８７，２７
３、およびＷＯ−Ａ１９００１８３７。

【０００９】

【発明が解決しようとする課題】本発明の１つの目的
は、序論において定められた種類の回路において、該回
路が動作している時に、簡単な手段によって、縦平衡を
最大状態へ連続的に調節しうるようにすることである。

【００１０】

【課題を解決するための手段】本発明の回路は、前記縦
信号と、前記二線式回線から前記二線式インタフェース
の前記端子に受信された前記差分信号に対応する横信号
と、を受けるように接続された相関器および制御回路手
段を含む。該相関器および制御回路手段は、前記縦信号
と前記横信号との間の相関の測度である補正信号を作る
回路手段を含む。該補正信号を作る該回路手段は、前記
縦信号と前記横信号との間の相関を最小化すべく前記帰
還ループにおける増幅を適応制御するためにこの補正信
号を用いるように接続されている。

【００１１】以下においてそれぞれＶ_lおよびＶ_tによ
っても表される縦信号および横信号を発生させるための
方法については、多数の記述がある。基本的には、それ
らの信号は、次のように二線式回線の線（ｗｉｒｅ）上
の電圧の和および差を形成することによって発生せしめ
られる。

【００１２】

【数１】

【００１３】本発明は、もしＶ_tとＶ_lとの間の相関が
ゼロならば縦平衡が理想的なものになることの理解に基
づく。原理は、Ｖ_tとＶ_lとの間の相関を最小化し、そ
れによって縦平衡を最大化するために、あるアルゴリズ
ム、例えばＬＭＳ（最小平均２乗法）、により縦成端イ
ンピーダンスを適応制御することである。

【００１４】適応システムは、それらが時間と共に自己
調節的に変化すること、すなわちそれらが絶えず最適条
件を探索することを特徴とする。それらは、変化しうる
環境、例えば値が時間と共に変化する成分、が未知であ
るか、または大きく偏移することを考慮にいれる。ＩＳ
ＢＮ０−１３−００４０２９−０に所載の、Ｗｉｄｒ
ｏｗおよびＳｔｅａｒｎｓ著「適応信号処理（Ａｄａｐ
ｔｉｖｅＳｉｇｎａｌＰｒｏｃｅｓｓｉｎｇ）」を
参照されたい。

【００１５】本発明により達成されるものは、今後「適
応縦平衡」とも呼ばれる。第１実施例においては、前記
相関器および制御手段は、前記縦信号Ｖ_lと前記横信号
Ｖ_tとを受けるように接続され、これらの信号を用いて
補正信号３３を作るために設けられた相関器回路３２
と、該補正信号３３を受けるように接続され、かつ前記
帰還ループ２６、１４、１８；２８、１６、２０内に配
置され、かつ前記縦信号と前記横信号との間の相関を最
小化するために前記補正信号を用いて前記調節信号を補
正する手段を含む制御回路手段３４、３６と、を含む。

【００１６】制御回路手段３４、３６は、前記インピー
ダンスの電流応答の移相を可能ならしめる調節可能係数
を有する遅延Ｚ^-1を適切に含む。前記相関器回路３２の
第１実施例は、比較器７２を含み、その入力が前記縦信
号および前記横信号を受け、その出力が該２信号の積の
符号を示す信号を発生し、該信号が積分器７４へ供給さ
れ、該積分器の出力に前記補正信号３３が現れる。

【００１７】前記相関器回路３２の第２実施例は、乗算
器７６を含み、該乗算器が前記縦信号と前記横信号との
積を形成してそれを積分器７８へ供給し、該積分器から
前記補正信号３３が得られる。前記相関器回路の第３実
施例には、前記横信号をディジタル信号に変換する手段
が配設され、該相関器回路は、ディジタル符号アルゴリ
ズム８０によって働き、該ディジタル符号アルゴリズム
８０が、前記ディジタル信号と、前記縦信号の符号と、
から信号を発生し、該信号がディジタル／アナログ変換
の後前記補正信号３３を生じる。

【００１８】本発明のもう１つの実施例においては、前
記二線式インタフェースの前記端子６、８上の前記信号
が、それぞれのＡ／Ｄ変換器４４、４６を経てディジタ
ル信号処理のための回路４８へ供給され、該回路におい
てそれらが前記縦信号Ｖ_lおよび前記横信号Ｖ_tを作る
ように処理され、それらが前記相関器および制御手段３
２；５０、５２へ送られる。その場合、前記相関器回路
は、前記四線式インタフェースにおける受信方向のディ
ジタル横信号を、前記二線式インタフェース６、８から
の前記ディジタル縦信号Ｖ_lに相関せしめる、第１分離
相関器部分５０と、前記四線式インタフェース内にディ
ジタル縦受信機信号がもしあれば、該ディジタル縦受信
機信号を、前記二線式インタフェースからの前記ディジ
タル横信号Ｖ_tに相関せしめる、第２分離相関器部分５
２と、に分割されうる。

【００１９】本発明のもう１つの実施例においては、適
応調節を受けるべき回路部分に、広範囲の成分値を有す
る成分５４、５６、５８が有利に含まれる。本発明のさ
らにもう１つの実施例においては、本発明の回路が、前
記四線式インタフェースの前記送信出力へ供給される信
号の適応式信号消滅のための手段６０、６２と組合わさ
れている。

【００２０】

【実施例】次に、本発明の実施例を添付図面を参照しつ
つ以下に詳述する。以下に説明される異なる諸実施例に
おいて、同じ参照文字は、異なる諸図内の同じまたは類
似の素子を指示するために用いられる。

【００２１】図１は、四線式回線と二線式回線との間の
ＳＬＩＣ形のインタフェース回路を示す。それは、一方
においては受信入力２と送信出力４とを有する四線式イ
ンタフェースを含み、他方においては二線式回線に面
し、それぞれの線に対して１つずつ存在する２つの端子
６および８を有する二線式インタフェースを含む。それ
ぞれの出力増幅器１０および１２と、それぞれの電流発
生器１４および１６とが、おのおのの端子に接続されて
いる。

【００２２】この回路は、受信入力２に受信した信号
を、増幅器１０および１２を経て、二線式インタフェー
スの前記端子６、８に差分信号として印加するための、
加算器１８、２０の形式に概略的に図示されている第１
回路手段を含む。さらに、この回路は、二線式回線から
二線式インタフェースの前記端子６、８に受けた差分信
号Ｖ_tを送信出力４へ供給するための、減算素子２２と
して概略的に図示されている第２回路手段を含む。

【００２３】さらに、端子６、８のそれぞれに現れる電
圧の和により、縦信号Ｖ_lを形成するための、加算器２
４の形式に概略的に図示されている第３回路手段が存在
する。調節信号のためのそれぞれの帰還ループ２６およ
び２８が、それぞれの電流発生器１４および１６を経
て、おのおのの増幅器１０および１２まで延長してい
る。この調節信号は、回路３０において縦信号Ｖ_lから
導かれ、二線式インタフェースの接地までのインピーダ
ンス、すなわちいわゆる縦成端インピーダンス１０、１
８、１４および１２、２０、１６をそれぞれ調節する。
この調節信号は回路３０において、縦信号Ｖ_lを縦基準
と比較することによって、ここには詳述しない方法によ
り作られる。

【００２４】これまでに説明された内容は、例えば上述
のスウェーデン国特許第４４８，２６４号または欧州特
許第０，１３４，２２９号により、また１９８３年発行
のエリクソン・レビュー（ＥｒｉｃｓｓｏｎＲｅｖｉ
ｅｗ）第４号に所載の論文「アクス１０のための回線回
路成分ＳＬＩＣ（ＬＩＮＥＣＩＲＣＵＩＴＣＯＭＰ
ＯＮＥＮＴＳＬＩＣＦＯＲＡＸＥ１０）」によ
り、公知の種類の技術である。従って詳細は、例えば上
述の発行物に見出されるので、これ以上の説明はここで
は必要でない。

【００２５】本発明によれば、さらに、縦信号Ｖ_lと、
二線式回線から二線式インタフェースの前記端子に受信
された差分信号に対応する横信号Ｖ_tと、を受けるよう
に接続された相関器および制御回路が存在する。

【００２６】これらの相関器および制御回路は、縦信号
Ｖ_lと横信号Ｖ_tとの間の相関の測度である補正信号３
３を作るために設けられた相関器回路３２を含む。この
補正信号を用い、制御回路３４および３６のそれぞれに
おいてＶ_lとＶ_tとの間の相関を最小化するために、前
記帰還ループにおける増幅の適応制御が行われる。特
に、図１の実施例においては、制御回路３４、３６は、
補正信号を用いて前記調節信号を補正するために設けら
れ、それぞれ電流発生器１４および１６のおのおのの前
に配置される。一般に、このような適応システムの実現
の詳細に関しては、上述の文献、ＩＳＢＮ０−１３−
００４０２９−０に所載の、ＷｉｄｒｏｗおよびＳｔｅ
ａｒｎｓ著「適応信号処理（ＡｄａｐｔｉｖｅＳｉｇ
ｎａｌＰｒｏｃｅｓｓｉｎｇ）」を参照されたい。今
後「適応制御ループ」という名称は、素子２２、２４か
ら、相関器回路３２およびそれぞれの制御回路３４およ
び３６および素子１４、１８、１０および１６、２０、
１２のそれぞれを経て、素子２２、２４へ帰るまで延長
する制御ループに対して用いられる。

【００２７】異なる諸実施例を示す図２から図５までに
は、わかりやすいように、本発明により適応縦平衡を得
るための、信号流を処理する回路部分のみが主として含
まれている。従って、二線式インタフェースと四線式イ
ンタフェースとの間の通常の信号流を処理する回路部分
は示されていない。縦成端インピーダンスはブロック４
０のみによって表されており、これらの調節は、相関器
回路３２から直接これらのブロック４０へ延長する矢印
４２によって図示されている。

【００２８】適応縦平衡の実現は、ディジタルまたはア
ナログ信号処理によって行われうる。図２は、ディジタ
ル信号処理による可能な実現を示しており、そこでは、
二線式インタフェースの端子６および８上の信号は、そ
れぞれＡ／Ｄ変換器４４および４６を経て、Ｖ_tおよび
Ｖ_lを作るディジタル信号処理回路４８へ供給される。
しかし、Ａ／ＤおよびＤ／Ａ変換器は、回路内の考えら
れる他の位置にあってもよい。

【００２９】図３には、図２の解決法の改変が示されて
いる。四線式インタフェースにおける受信方向の横信号
は、多くはディジタル形である。それは、第１分離相関
器部分５０において、二線式インタフェース６、８から
の縦信号Ｖ_lに適切に相関せしめられる。四線式インタ
フェースにおけるディジタル縦受信信号は、もしあれ
ば、第２分離相関器部分５２において、二線式インタフ
ェース６、８からの横信号Ｖ_tに同様にして相関せしめ
られる。利点は、入り信号の、より強い制御が得られる
ことである。

【００３０】本発明による適応縦平衡を実際に用いるた
めには、図４において、広範囲の成分値を有する成分、
例えば過電圧保護素子５４、５６、５８を、適応制御ル
ープ内の二線式インタフェースの端子６、８の前に含め
る。

【００３１】音声信号の品質をさらに改善するために
は、図５において、本発明の適応制御に適応式信号消滅
を組合せる。この図には、可変フィルタ６０が示されて
おり、このフィルタに対しては、縦信号が、該縦信号の
負のコピーを作るために供給される。この負のコピー
は、加算器６２において横信号に加算され、その出力信
号はフィルタ６０を制御するために用いられる。このよ
うな適応式信号消滅は、多くの関係において用いられる
方法であるが、それは近くに位置する二線式回線対に対
する漏話の問題をうまく処理しえないので、単独では用
いられない。しかし、後者の問題は、本発明の適応制御
により処理される。

【００３２】ここで、図１におけるブロック３２、３
４、および３６の異なる実施例を詳述する。しかし、ま
ず、相関器回路３２における補正信号の形成に関連して
用いられる考えられるアルゴリズムを簡単に論じる。不
平衡がある時は、横信号内に縦信号が存在し、またその
逆もある。換言すれば、測定された対象は、もし横信号
と縦信号とが相関していなければ、平衡している。

【００３３】Ｖ_tおよびＶ_lのような２つの信号は、以
下の議論においてはｘ（ｔ）およびｙ（ｔ）と称せられ
るが、相関係数Ｒｘｙ（ｔ１，ｔ２）がゼロである時、
かつその時に限り、時刻ｔ１およびｔ２においてそれぞ
れ相関せず、これについてはＫｒｉｓｔｉａｎｓｓｏ
ｎ，Ｚｅｔｔｅｒｂｅｒｇ著「信号理論（Ｓｉｇｎａｌ
ｔｅｏｒｉ）」第１部を参照されたく、Ｒｘｙ（ｔ１，
ｔ２）は次式で表される。

【００３４】

【数２】ただし、ｍｘ（ｔ）およびｍｙ（ｔ）におけるｍは、信
号の平均値の意味があることを記号化したもので、ｓｘ
（ｔ）およびｓｙ（ｔ）におけるｓは、信号の分散の意
味があることを記号化したものである。

【００３５】従って、良い誤差信号は、ＤＣ成分がフィ
ルタ除去された２信号の積のアイドル値である。図１に
おいて、ＤＣ成分をフィルタ除去するフィルタ回路は７
０に示されている。もしｔ１とｔ２とが等しく、上述の
誤差信号の最小化を試みるならば、補正されるのは抵抗
性不平衡のみである。容量性または誘導性不平衡を平衡
させうる、すなわち信号自身を移相しうるためには、２
つの場合を考えなくてはならない。これらは、次の相互
相関マトリックスによって見出される。

【００３６】

【数３】

【００３７】ｘ内のｙの含量は、このマトリックスの列
を用いて最小化され、またｙ内のｘの含量は、このマト
リックスの行を用いて最小化される。「抵抗性」相関
は、このマトリックスの対角線ｘ（０）＊ｙ（０）、ｘ
（１）＊ｙ（１）、．．．、ｘ（ｎ）＊ｙ（ｎ）に対応
する。

【００３８】抵抗性平衡化を行うための符号アルゴリズ
ムは、もし相関測定において乗算を行う代わりに、相関
が正であるか負であるかを知るため前記２信号の符号を
比較すれば得られる。可変量の更新、すなわち、この場
合においては縦平衡の変更は、固定されたステップにお
いて行われる。抵抗の更新は、帰納的推論により以下の
ようにして導かれるパターンによって行われる。

【００３９】図６は、縦信号および横信号の処理のため
のシミュレーションモデルを示す。ＲａおよびＲｂは、
Ｒｌと共に縦入力インピーダンスに対応する。Ｒｌは、
横インピーダンスを補正するために負の値を有する。Ｒ
ｍは測定抵抗である。ＲａおよびＲｂには、適応除去さ
れるべき誤差が導入される。ＩｔおよびＩｌはそれぞ
れ、不平衡電圧Ｖ_lおよびＶ_tのそれぞれを生ぜしめる
電流である。

【００４０】縦信号の場合、すなわちＩｔ＝０の場合に
は、誤差信号は、ｓｉｇｎ（Ｖ_t（ｔ）＊Ｖ_l（ｔ））
すなわち括弧内の積の符号、を形成することにより発生
せしめられる。もしＲａが大きすぎれば、Ｖａの量はＶ
ｂの量より大きくなり、Ｖ_tはゼロから隔てられる。平
衡を得るためには、Ｒａは減少せしめられ、Ｒｂは増大
せしめられるべきである。もしＲｂが大きすぎれば、そ
の逆になる。次の表が作られうる。

【００４１】

【表１】Ｖ_t Ｖ_l ｓｉｇｎ（Ｖ_t＊Ｖ_l）ＲａＲｂ負負正減増負正負増減正負負増減正正正減増

【００４２】横信号が印加された場合、すなわちＩｌ＝
０の場合にも、同じ議論が用いられうる。これは、検出
された符号と補正との間に同じ関係を与える。従って、
ＲａおよびＲｂに対する更新アルゴリズムは以下のよう
になる。

【００４３】

【数４】

【００４４】正定数μは、このアルゴリズムがいかに速
く収束するか、またいかに大きい誤差が残るかを決定す
る。符号アルゴリズムの利点は、それが極めて簡単なこ
とである。もっと速いが、いくぶん複雑な更新アルゴリ
ズムは、もし相関測定において乗算が行われれば得られ
る。更新は、他の点では符号アルゴリズムにおけると同
様に行われる。因子μは、アルゴリズムが実際に効果的
であるためには、信号の電力に逆比例すべきである。も
し横信号および縦信号の双方が現れれば、μは、アルゴ
リズムを収束させるために大きく減少せしめられなくて
はならない。

【００４５】

【数５】

【００４６】図７は、制御回路３４、３６の実施例を示
し、それらは、複雑な平衡化を得るために、調節可能な
係数を有する遅延Ｚ^-1を含む。これらの遅延により、イ
ンピーダンスの電流応答に移相が行われる。特に、制御
回路３４および３６は、いわゆるＦＩＲフィルタ（ＦＩ
Ｒ＝有限インパルス応答（ＦｉｎｉｔｅＩｍｐｕｌｓ
ｅＲｅｓｐｏｎｓｅ））でありうる。ＦＩＲフィルタ
は、ディジタル信号処理の技術において公知であり、例
えば、ＡｌａｎＶＯｐｐｅｎｈｅｉｍおよびＲｏｎ
ａｌｄＷＳｃｈａｆｅｒ著「ディジタル信号処理
（ＤＩＧＩＴＡＬＳＩＧＮＡＬＰＲＯＣＥＳＳＩＮ
Ｇ）」に説明されている。

【００４７】ＦＩＲフィルタの係数ｋは調節可能であ
り、Ｖ_tとＶ_lとの間の相関を、数３の相互相関マトリ
ックスにおいて行が選択されたか、列が選択されたかの
事実に依存する方法で記述する。

【００４８】図８には、類似したバージョンの数４の符
号アルゴリズムに従って動作する相関器回路３２の実施
例が示されている。Ｖ_tおよびＶ_lを受ける比較器７２
は、表１に従う出力信号、すなわち＋／−定電圧を発生
し、それは積分器７４へ供給され、該積分器の出力には
補正信号３３が現れ、この信号は制御回路３４および３
６へ供給される。

【００４９】図９には、乗算器７６から得られたＶ_tと
Ｖ_lとの積を用いる相関器回路３２の実施例が示されて
いる。この積は積分器７８において積分され、この積分
器は、定常状態になった時一定の出力電圧を発生する。
この電圧は、平衡の悪さの測度である。これは、上述の
数５の比例アルゴリズムに対応する。

【００５０】図１０には、相関器回路３２のもう１つの
実施例が示されており、該回路においては、横信号がＡ
／Ｄ変換器によりディジタル形式に変換され、ディジタ
ル符号アルゴリズムによって動作する回路８０がこれを
受ける。詳述すると、このアルゴリズムは、時刻ｔにお
ける補正が、時刻（ｔ−１）における補正＋μ＊ｓｉｇ
ｎ（Ｖ_l）＊ｓｉｇｎ（Ｖ_t）に等しいことを記述して
いる。このディジタル符号アルゴリズムによって作られ
た信号は、Ｄ／Ａ変換器における変換の後、補正信号３
３となる。このシステムは時間的に離散性のものである
から、フォールディングひずみに関する問題が起こり、
これはＶ_tおよびＶ_lが帯域制限されなくてはならない
ことを意味する。前記類似した提案は、これらの問題を
もたない。

【図面の簡単な説明】

【図１】本発明の原理を示す簡単化された回路図。

【図２】図１に示されている原理の実施例を示す、さら
に簡単化された回路図。

【図３】図１に示されている原理の実施例を示す、別の
さらに簡単化された回路図。

【図４】図２および図３と同様の回路図で、本発明の利
点を示す使用の場合を示す。

【図５】図２および図３と同様の回路図で、本発明の利
点を示す別の使用の場合を示す。

【図６】本発明に関連する信号処理のためのシミュレー
ションモデルの回路図。

【図７】図１に含まれている制御手段の実施例の回路
図。

【図８】図１に含まれている相関器回路の実施例の回路
図。

【図９】図１に含まれている相関器回路の別の実施例の
回路図。

【図１０】図１に含まれている相関器回路のさらに別の
実施例の回路図。

【符号の説明】

２受信入力４送信出力６二線式インタフェース端子８二線式インタフェース端子１０出力増幅器１２出力増幅器１４電流発生器１６電流発生器１８加算器２０加算器２２減算素子２４加算器２６帰還ループ２８帰還ループ３２相関器回路３３補正信号３４制御回路３６制御回路４４Ａ／Ｄ変換器４６Ａ／Ｄ変換器４８ディジタル信号処理回路５０第１分離相関器部分５２第２分離相関器部分５４過電圧保護素子５６過電圧保護素子５８過電圧保護素子６０可変フィルタ６２加算器７２比較器７４積分器７６乗算器７８積分器８０ディジタル符号アルゴリズム回路Ｖ_l 縦信号Ｖ_t 横信号Ｚ^-1 遅延

─────────────────────────────────────────────────────

【手続補正書】

【提出日】平成７年３月３０日

【手続補正１】

【補正対象書類名】図面

【補正対象項目名】図１０

【補正方法】変更

【補正内容】

【図１０】

Claims

【特許請求の範囲】

【請求項１】受信入力（２）と送信出力（４）とを有
する四線式インタフェースと、二線式回線に面し、それぞれの線に対して１つずつ存在
する２つの端子（６、８）を含む二線式インタフェース
と、それぞれの端子（６、８）の前の出力増幅器（１０、１
２）と、前記受信入力（２）に受信した信号を、前記増幅器を経
て、前記二線式インタフェースの前記端子（６、８）に
差分信号として印加するための第１回路手段（１８、２
０）と、前記二線式回線から前記二線式インタフェースの前記端
子上に受信した差分信号を前記送信出力（４）へ供給す
るための第２回路手段（２２）と、前記接続端子（６、８）のそれぞれに現れる電圧
（Ｖ_t、Ｖ_l）の和により、縦信号を形成するための第
３回路手段（２４）と、縦平衡を達成するために前記二線式インタフェースの接
地までのインピーダンス、いわゆる縦成端インピーダン
ス（１０、１８、１４；１２、２０、１６）、を調節す
るための、前記縦信号から導かれた調節信号に対する各
増幅器（１０、１２）への帰還ループ（２６、１４、１
８；２８、１６、２０）と、を含む、四線式回線と二線
式回線との間のインタフェース回路において、前記縦信号（Ｖ_l）と、前記二線式回線から前記二線式
インタフェースの前記端子に受信された前記差分信号に
対応する横信号（Ｖ_t）と、を受けるように接続された
相関器および制御回路手段（３２、３４、３６）であっ
て、前記縦信号と前記横信号との間の相関の測度である補正
信号（３３）を作る、かつ前記縦信号と前記横信号との
間の相関を最小化すべく前記帰還ループ（２６、１４、
１８；２８、１６、２０）における増幅を適応制御する
ためにこの補正信号を用いるように接続されている、回
路手段（３２）を含む、前記相関器および制御回路手段
（３２、３４、３６）、を特徴とする、四線式回線と二
線式回線との間のインタフェース回路。
【請求項２】前記相関器および制御手段が、前記縦信号（Ｖ_l）と前記横信号（Ｖ_t）とを受けるよ
うに接続され、これらの信号を用いて補正信号（３３）
を作るために設けられた相関器回路（３２）と、該補正信号（３３）を受けるように接続され、かつ前記
帰還ループ（２６、１４、１８；２８、１６、２０）内
に配置され、かつ前記縦信号と前記横信号との間の相関
を最小化するために前記補正信号を用いて前記調節信号
を補正する手段を含む、制御回路手段（３４、３６）
と、を含むことを特徴とする、請求項１記載の回路。
【請求項３】前記制御回路手段（３４、３６）が、前
記インピーダンスの電流応答の移相を可能ならしめる調
節可能係数を有する遅延（Ｚ^-1）を含むことを特徴とす
る、請求項２記載の回路。
【請求項４】前記相関器回路（３２）が比較器（７
２）を含み、その入力が前記縦信号および前記横信号を
受け、その出力が該２信号の積の符号を示す信号を発生
し、該信号が積分器（７４）へ供給され、該積分器の出
力に前記補正信号（３３）が現れることを特徴とする、
請求項２または請求項３記載の回路。
【請求項５】前記相関器回路（３２）が乗算器（７
６）を含み、該乗算器が前記縦信号と前記横信号との積
を形成してそれを積分器（７８）へ供給し、該積分器か
ら前記補正信号（３３）が得られることを特徴とする、
請求項２または請求項３記載の回路。
【請求項６】前記横信号をディジタル信号に変換する
手段と、前記相関器回路がディジタル符号アルゴリズム
（８０）によって働き、該ディジタル符号アルゴリズム
（８０）が、前記ディジタル信号と、前記縦信号の符号
と、から信号を発生し、該信号がディジタル／アナログ
変換の後前記補正信号（３３）を生じることと、を特徴
とする、請求項２または請求項３記載の回路。
【請求項７】前記二線式インタフェースの前記端子
（６、８）上の前記信号が、それぞれのＡ／Ｄ変換器
（４４、４６）を経てディジタル信号処理のための回路
（４８）へ供給され、該回路においてそれらが前記縦信
号（Ｖ_l）および前記横信号（Ｖ_t）を作るように処理
され、それらが前記相関器および制御手段（３２；５
０、５２）へ送られることを特徴とする、請求項１また
は請求項２記載の回路。
【請求項８】前記相関器回路が、前記四線式インタフェースにおける受信方向のディジタ
ル横信号を、前記二線式インタフェース（６、８）から
の前記ディジタル縦信号（Ｖ_l）に相関せしめる、第１
分離相関器部分（５０）と、前記四線式インタフェース内にディジタル縦受信機信号
がもしあれば、該ディジタル縦受信機信号を、前記二線
式インタフェースからの前記ディジタル横信号（Ｖ_t）
に相関せしめる、第２分離相関器部分（５２）と、に分
割されていることを特徴とする、請求項２または請求項
７記載の回路。
【請求項９】適応調節を受けるべき回路部分に、広範
囲の成分値を有する成分（５４、５６、５８）が含まれ
ることを特徴とする、請求項１から請求項８までのいず
れかに記載の回路。
【請求項１０】前記インタフェース回路が、前記四線
式インタフェースの前記送信出力へ供給される信号の適
応式信号消滅のための手段（６０、６２）と組合わされ
ていることを特徴とする、請求項１から請求項９までの
いずれかに記載の回路。