JPH07302250A - Latchup prevention device for semiconductor circuit - Google Patents

Latchup prevention device for semiconductor circuit

Info

Publication number
JPH07302250A
JPH07302250A JP6096188A JP9618894A JPH07302250A JP H07302250 A JPH07302250 A JP H07302250A JP 6096188 A JP6096188 A JP 6096188A JP 9618894 A JP9618894 A JP 9618894A JP H07302250 A JPH07302250 A JP H07302250A
Authority
JP
Japan
Prior art keywords
input
semiconductor circuit
power supply
output port
microcomputer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6096188A
Other languages
Japanese (ja)
Inventor
Satoru Morita
森田  哲
Yoshikazu Horimoto
義和 堀本
Hisahiro Oguro
久弘 大黒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP6096188A priority Critical patent/JPH07302250A/en
Publication of JPH07302250A publication Critical patent/JPH07302250A/en
Pending legal-status Critical Current

Links

Landscapes

  • Microcomputers (AREA)

Abstract

PURPOSE:To prevent a semiconductor circuit from being destructed by latchup phenomenon of by detecting the presence/absence of the application of a power supply voltage to the other semiconductor circuit connected to the input/output port of a microcomputer and switching the input/output mode of the input/output port corresponding to the presence/absence of the application of the power supply voltage. CONSTITUTION:At the time of starting an operation, the input/output port 2 of the microcomputer 1 is set as an input port. When it is detected that the power supply voltage is not applied through a pull-up resistor 6 to the input terminal 4 of the other semiconductor circuit 3 connected to the input port, switching the input port to an output port is cancelled and the input port remains. When it is detected that the power supply voltage is applied, the input/ output port 2 is switched to the output port and data are transferred from the microcomputer 1 to the other semiconductor circuit 3. Thus, the semiconductor circuit 3 is prevented from being destructed by the latchup phenomenon.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明はマイクロコンピュータに
おいて他の半導体回路の入出力端子との間でデータの転
送を行う入出力ポートを制御して半導体回路のラッチア
ップを防止する半導体回路のラッチアップ防止装置に関
する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a latch-up of a semiconductor circuit for controlling a latch-up of the semiconductor circuit by controlling an input / output port for transferring data with an input / output terminal of another semiconductor circuit in a microcomputer. Regarding prevention device.

【0002】[0002]

【従来の技術】従来、1つのポートを入力と出力とに切
り換えることのできる入出力ポートを有するマイクロコ
ピュータにおいて、このポートを他の半導体回路への出
力ポートとして使用する場合、このポートに接続される
他の半導体回路に電源電圧が印加されているか否かにか
かわらず最初から出力モードとしていた。ところが特に
CMOS−IC等の半導体回路は、電源電圧が印加され
ていない場合に入力端子に電圧を加えられると入力端子
から回路内部に向かって過度な電流が流れるラッチアッ
プ現象を起こし破壊してしまうという問題点があった。
2. Description of the Related Art Conventionally, in a micro computer having an input / output port capable of switching one port between input and output, when this port is used as an output port to another semiconductor circuit, it is connected to this port. The output mode is set from the beginning regardless of whether the power supply voltage is applied to the other semiconductor circuit. However, particularly in a semiconductor circuit such as a CMOS-IC, if a voltage is applied to the input terminal when a power supply voltage is not applied, a latch-up phenomenon occurs in which an excessive current flows from the input terminal toward the inside of the circuit, and is destroyed. There was a problem.

【0003】[0003]

【発明が解決しようとする課題】このような問題点を解
決するために従来の対策としては、入力端子に保護回路
を入れるとか、マイクロコンピュータの出力タイミング
と、このマイクロコンピュータに接続された半導体回路
の電源立上りタイミングを適切にとるための回路を必要
としており、そのためのコストアップや部品配置のスペ
ースを必要とする等の問題点を有していた。
As a conventional measure for solving such a problem, as a conventional measure, a protection circuit is provided at an input terminal, the output timing of a microcomputer, and a semiconductor circuit connected to this microcomputer. There is a problem in that a circuit is required to properly set the power supply rise timing, and the cost for that is increased and a space for arranging components is required.

【0004】本発明は上記問題点を解決するためになさ
れたもので、マイクロコンピュータの入力と出力を切り
換えることのできる入出力ポートに接続される半導体回
路のラッチアップ現象による破壊を防止する半導体回路
のラッチアップ防止装置を提供することを目的とする。
The present invention has been made to solve the above problems, and prevents a semiconductor circuit connected to an input / output port capable of switching between input and output of a microcomputer from being destroyed by a latch-up phenomenon. It is an object of the present invention to provide a latch-up prevention device.

【0005】[0005]

【課題を解決するための手段】上記目的を達成するため
に本発明の半導体回路のラッチアップ防止装置は、電源
端子から入力端子への間に電源電圧を分圧して印加する
プルアップ手段を有する半導体回路と、動作開始時には
入出力ポートを入力モードに設定する入力モード設定手
段、前記入力モードに設定された前記入出力ポートから
前記半導体回路の入力端子の電圧を検出する電圧検出手
段および前記電圧検出手段の検出結果に応じて入出力ポ
ートの入出力モードを切り換える入出力モード切り換え
手段を有するマイクロコンピュータとを備えた構成であ
り、さらに必要によりマイクロコンピュータは電圧検出
手段の検出結果で、モード切り換え手段の切り換え不可
の判定時には一定時間の待機後に再度電圧検出手段の検
出を行う待機手段を有する構成となっている。
In order to achieve the above object, a semiconductor circuit latch-up prevention apparatus of the present invention has a pull-up means for dividing and applying a power supply voltage between a power supply terminal and an input terminal. A semiconductor circuit, input mode setting means for setting an input / output port to an input mode at the start of operation, voltage detection means for detecting a voltage of an input terminal of the semiconductor circuit from the input / output port set to the input mode, and the voltage And a microcomputer having input / output mode switching means for switching the input / output mode of the input / output port according to the detection result of the detection means, and if necessary, the microcomputer switches the mode depending on the detection result of the voltage detection means. Standby means for detecting the voltage detection means again after waiting for a certain time when it is determined that the means cannot be switched. And it has a configuration with.

【0006】[0006]

【作用】本発明は上記の構成において、入力モード設定
手段は動作開始時はマイクロコンピュータの入出力ポー
トを入力ポートとして設定し、電圧検出手段は入力ポー
トに接続された他の半導体回路の入力端子にプルアップ
手段を介して電源電圧が印加されていないことを検出す
ると、この入力ポートを出力ポートに切り換えることを
中止し入力ポートのままとする。電源電圧が印加された
ことを検出すると入出力ポートを出力ポートに切り換
え、マイクロコンピュータより他の半導体回路にデータ
を転送するように作用する。
According to the present invention, in the above structure, the input mode setting means sets the input / output port of the microcomputer as an input port when the operation is started, and the voltage detecting means is an input terminal of another semiconductor circuit connected to the input port. When it is detected that the power supply voltage is not applied to the output port via the pull-up means, the switching of the input port to the output port is stopped and the input port remains as it is. When it is detected that the power supply voltage is applied, the input / output port is switched to the output port, and the microcomputer operates to transfer data to another semiconductor circuit.

【0007】[0007]

【実施例】以下、本発明の一実施例の半導体回路のラッ
チアップ防止装置について図面を用いて説明する。図1
は本発明の一実施例の半導体回路のラッチアップ防止装
置のブロック図、図2は図1の回路の動作を説明するフ
ローチャートである。図1においてマイクロコンピュー
タ1の入出力ポート2に他の半導体回路(IC)3の入
力端子4が接続されており、さらにこの入力端子4と半
導体回路3の電源端子5との間に電源電圧の有無の検出
を目的としてプルアップ手段としてのプルアップ抵抗6
を接続している。半導体回路3の電源端子5と電源8と
の間には電源スイッチ7が接続され、説明の便宜のため
マイクロコンピュータ1の電源端子9は電源8に直接接
続されているものとする。
DESCRIPTION OF THE PREFERRED EMBODIMENTS A latch-up prevention device for a semiconductor circuit according to an embodiment of the present invention will be described below with reference to the drawings. Figure 1
2 is a block diagram of a semiconductor circuit latch-up prevention device according to an embodiment of the present invention, and FIG. 2 is a flow chart for explaining the operation of the circuit of FIG. In FIG. 1, an input terminal 4 of another semiconductor circuit (IC) 3 is connected to an input / output port 2 of a microcomputer 1, and a power supply voltage is connected between this input terminal 4 and a power supply terminal 5 of the semiconductor circuit 3. Pull-up resistor 6 as pull-up means for detecting the presence or absence
Are connected. A power switch 7 is connected between the power supply terminal 5 and the power supply 8 of the semiconductor circuit 3, and the power supply terminal 9 of the microcomputer 1 is directly connected to the power supply 8 for convenience of description.

【0008】以上のように構成され、つぎに図2のフロ
ーチャートを併用してその動作を説明する。まず始めに
図2のようにステップS10においてマイクロコンピュ
ータ1の入出力ポート2をプログラムにより入力ポート
に設定し(入力モード設定手段)、ステップS11にお
いてマイクロコンピュータ1のポート2より入力を受け
入れ、ステップS12において半導体回路3の入力端子
4の電圧をチェックする(電圧検出手段)。入力端子4
は電源端子5との間にプルアップ抵抗6があるため半導
体回路3の電源端子5に電源電圧が印加されている場合
はポート2よりの入力電圧がHighレベルとなる。電
圧がHighレベルの時は、マイクロコンピュータ1は
ステップS13において入出力ポート2をプログラムに
より出力ポートに切り換え(入出力モード切り換え手
段)、ステップS14においてポート2より出力を送出
するように回路を切り換え、ステップS15において半
導体回路3の入力端子4に対しデータ転送を行う。
With the above-mentioned configuration, the operation will be described with reference to the flowchart of FIG. First, as shown in FIG. 2, the input / output port 2 of the microcomputer 1 is set as an input port by a program in step S10 (input mode setting means), and an input is accepted from the port 2 of the microcomputer 1 in step S11, and then step S12. At, the voltage of the input terminal 4 of the semiconductor circuit 3 is checked (voltage detecting means). Input terminal 4
Since there is a pull-up resistor 6 between the power supply terminal 5 and the power supply terminal 5, when the power supply voltage is applied to the power supply terminal 5 of the semiconductor circuit 3, the input voltage from the port 2 becomes High level. When the voltage is at the high level, the microcomputer 1 switches the input / output port 2 to the output port by the program in step S13 (input / output mode switching means), and switches the circuit so that the output is sent from the port 2 in step S14. In step S15, data transfer is performed to the input terminal 4 of the semiconductor circuit 3.

【0009】また、ステップS12において電圧レベル
がLowの時は、半導体回路3にまだ電源電圧が印加さ
れていないか、十分立ち上がっていないものと判断し、
ステップS16で一定時間待機した後にステップS17
でカウンタをインクリメントし、ステップS18でカウ
ンタが所定数に達していなければステップS11へ戻
る。ステップS18でカウンタが所定数に達すると、異
常があるものと判断して入出力ポートは入力モードのま
ま、ステップS19でマイクロコンピュータ1の電源を
Offにするようプログラムにより動作する。もし通常
はステップS10においてポート2を入力にセットする
ときには、すでに電源電圧が印加されているような設計
であれば、待機手段としてのステップS16ないしステ
ップS18の過程を省略して、ステップS12で入力端
子4の電圧がLowであればステップS19で電源をO
ffにしてもよい。
When the voltage level is low in step S12, it is determined that the power supply voltage is not yet applied to the semiconductor circuit 3 or has not risen sufficiently,
After waiting for a certain time in step S16, step S17
In step S18, the counter is incremented, and if the counter does not reach the predetermined number in step S18, the process returns to step S11. When the counter reaches a predetermined number in step S18, it is determined that there is an abnormality, the input / output port remains in the input mode, and the program operates to turn off the power supply of the microcomputer 1 in step S19. If the design is such that the power supply voltage is already applied when the port 2 is set to the input in step S10, the steps of step S16 to step S18 as the standby means are omitted and the input is performed in step S12. If the voltage of the terminal 4 is low, the power is turned on in step S19.
You can set it to ff.

【0010】このように本実施例によればマイクロコン
ピュータ1の入出力ポート2をプログラムにより開始当
初は入力ポートとして機能するように切り換えておき、
これに接続されている半導体回路3の入力端子4の電圧
をチェックし、判断後Highであればプログラムによ
り入出力ポート2を出力ポートとして半導体回路3の入
力端子4へデータを転送するように構成したので、マイ
クロコンピュータ1に接続されている半導体回路3に電
源電圧が印加されていないときに入出力ポート2よりの
出力の印加によるラッチアップ現象によって半導体回路
3が破壊されることを防止できる。
As described above, according to this embodiment, the input / output port 2 of the microcomputer 1 is switched so as to function as an input port at the beginning of the program,
The voltage of the input terminal 4 of the semiconductor circuit 3 connected to this is checked, and if it is High after the judgment, the data is transferred to the input terminal 4 of the semiconductor circuit 3 by using the input / output port 2 as an output port by the program. Therefore, it is possible to prevent the semiconductor circuit 3 from being destroyed by the latch-up phenomenon due to the application of the output from the input / output port 2 when the power supply voltage is not applied to the semiconductor circuit 3 connected to the microcomputer 1.

【0011】なお、電源電圧の印加の有無を検出するた
めのプルアップ手段としては、実施例のプルアップ抵抗
6に代えて電源電圧に対して順方向のダイオードを設け
ることによっても電源電圧の印加の有無を検知すること
ができ、またプルアップ抵抗6に代えてコンデンサを設
けてもよく、トランジスターによる別回路を設けてもよ
いことは言うまでもない。また、半導体回路(IC)に
よっては内部回路として電源端子から入力端子に抵抗や
ダイオード等が接続されているため電源電圧の印加の有
無により入力端子4の電圧が切り換わる場合があり、こ
の場合は全く部品追加なしで本実施例と同様の動作が可
能となる。
As the pull-up means for detecting the presence / absence of application of the power supply voltage, a diode in the forward direction with respect to the power supply voltage may be provided instead of the pull-up resistor 6 of the embodiment. It is needless to say that it is possible to detect the presence or absence of the above, a capacitor may be provided in place of the pull-up resistor 6, and a separate circuit using a transistor may be provided. Further, depending on the semiconductor circuit (IC), since a resistor, a diode, or the like is connected from the power supply terminal to the input terminal as an internal circuit, the voltage of the input terminal 4 may switch depending on whether or not the power supply voltage is applied. In this case, The same operation as this embodiment can be performed without adding any parts.

【0012】[0012]

【発明の効果】以上説明した実施例から明らかなように
本発明の半導体回路のラッチアップ防止装置は、マイク
ロコンピュータの入出力ポートに接続された他の半導体
回路への電源電圧の印加の有無を検出する手段を有し、
この電源電圧の印加の有無に応じて入出力ポートの入出
力モードを切り換えるようにしたことにより、ラッチア
ップ抵抗等僅かの部品の追加で半導体回路のラッチアッ
プ現象による破壊を防止できる。
As is apparent from the above-described embodiments, the semiconductor circuit latch-up prevention apparatus according to the present invention determines whether or not the power supply voltage is applied to another semiconductor circuit connected to the input / output port of the microcomputer. Have means to detect,
By switching the input / output mode of the input / output port according to the presence / absence of the application of the power supply voltage, it is possible to prevent the semiconductor circuit from being damaged by the latch-up phenomenon by adding a few components such as a latch-up resistor.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例の半導体回路のラッチアップ
防止装置のブロック図
FIG. 1 is a block diagram of a latch-up prevention device for a semiconductor circuit according to an embodiment of the present invention.

【図2】同じくその動作を示すフローチャートFIG. 2 is a flowchart showing the same operation.

【符号の説明】[Explanation of symbols]

1 マイクロコンピュータ 2 マイクロコンピュータの入出力ポート 3 半導体回路(IC) 4 入力端子 5 電源端子 6 プルアップ抵抗 1 microcomputer 2 input / output port of microcomputer 3 semiconductor circuit (IC) 4 input terminal 5 power supply terminal 6 pull-up resistor

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 電源端子から入力端子への間に電源電圧
を分圧して印加するプルアップ手段を有する半導体回路
と、 動作開始時には入出力ポートを入力モードに設定する入
力モード設定手段、前記入力モードに設定された前記入
出力ポートから前記半導体回路の入力端子の電圧を検出
する電圧検出手段および前記電圧検出手段の検出結果に
応じて入出力ポートの入出力モードを切り換える入出力
モード切り換え手段を有するマイクロコンピュータとを
備えた半導体回路のラッチアップ防止装置。
1. A semiconductor circuit having a pull-up means for dividing and applying a power supply voltage from a power supply terminal to an input terminal; an input mode setting means for setting an input / output port to an input mode at the start of operation; Voltage detection means for detecting the voltage of the input terminal of the semiconductor circuit from the input / output port set to the mode, and input / output mode switching means for switching the input / output mode of the input / output port according to the detection result of the voltage detection means. A latch-up prevention device for a semiconductor circuit including a microcomputer having the same.
【請求項2】 マイクロコンピュータは電圧検出手段の
検出結果で、モード切り換え手段の切り換え不可の判定
時には一定時間の待機後に再度電圧検出手段の検出を行
う待機手段を有する請求項1に記載の半導体回路のラッ
チアップ防止装置。
2. The semiconductor circuit according to claim 1, wherein the microcomputer has standby means for detecting the voltage detection means again after waiting for a certain period of time when it is determined that the mode switching means cannot switch based on the detection result of the voltage detection means. Latch-up prevention device.
JP6096188A 1994-05-10 1994-05-10 Latchup prevention device for semiconductor circuit Pending JPH07302250A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6096188A JPH07302250A (en) 1994-05-10 1994-05-10 Latchup prevention device for semiconductor circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6096188A JPH07302250A (en) 1994-05-10 1994-05-10 Latchup prevention device for semiconductor circuit

Publications (1)

Publication Number Publication Date
JPH07302250A true JPH07302250A (en) 1995-11-14

Family

ID=14158342

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6096188A Pending JPH07302250A (en) 1994-05-10 1994-05-10 Latchup prevention device for semiconductor circuit

Country Status (1)

Country Link
JP (1) JPH07302250A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7268613B2 (en) 2005-10-31 2007-09-11 International Business Machines Corporation Transistor switch with integral body connection to prevent latchup

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7268613B2 (en) 2005-10-31 2007-09-11 International Business Machines Corporation Transistor switch with integral body connection to prevent latchup

Similar Documents

Publication Publication Date Title
US4698582A (en) Power driver having short circuit protection
EP0181943A1 (en) Data-holding circuit in a memory
US5896057A (en) Diagnostic power driver circuit
US7073078B2 (en) Power control unit that provides one of a plurality of voltages on a common power rail
JPH04114221A (en) Abnormality detecting method for key switch input part in computer
US6232678B1 (en) Electronic appliance
JPH07302250A (en) Latchup prevention device for semiconductor circuit
JP3504016B2 (en) Switching power supply circuit
JP2000058756A (en) Bi-directional electronic switch
JP3535520B2 (en) Reset circuit
JPH0962649A (en) Signal input/output circuit
JP2002165155A (en) Power supply voltage control apparatus
JP3170583B2 (en) Semiconductor integrated circuit testing method and apparatus
JP2002290215A (en) Comparator with offset
JPH10145970A (en) Image forming apparatus
JP2559639Y2 (en) Power supply control device
JPH08317551A (en) Rush current preventing circuit
KR100187503B1 (en) Sequence control circuits for time
JPS5836197Y2 (en) Package power supply circuit
JP2649939B2 (en) Uninterruptible power system
JPH082894Y2 (en) Power switch circuit
KR200185718Y1 (en) Reset circuit of the micom in a car
JPS63288309A (en) Power source switching control circuit for electronic apparatus
JPH10320081A (en) Power supply switching circuit
JP2001142508A (en) Programmable controller

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080801

Year of fee payment: 11

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 11

Free format text: PAYMENT UNTIL: 20080801