JPH07297715A - A/d conversion noise suppression circuit - Google Patents

A/d conversion noise suppression circuit

Info

Publication number
JPH07297715A
JPH07297715A JP8671194A JP8671194A JPH07297715A JP H07297715 A JPH07297715 A JP H07297715A JP 8671194 A JP8671194 A JP 8671194A JP 8671194 A JP8671194 A JP 8671194A JP H07297715 A JPH07297715 A JP H07297715A
Authority
JP
Japan
Prior art keywords
noise
digital signal
value
conversion
noise suppression
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8671194A
Other languages
Japanese (ja)
Inventor
Takeshi Shibata
毅 柴田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP8671194A priority Critical patent/JPH07297715A/en
Publication of JPH07297715A publication Critical patent/JPH07297715A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To detect noise having not been eliminated and to suppress it by allowing a control section to hold and output a digital signal when a noise detection section detects the noise so as to suppress the digital signal from an A/D converter. CONSTITUTION:Most of the noises in an analog signal with noise superimposed thereon are eliminated by an analog filter 1 and the resulting signal is given to an A/D converter 2, in which the signal is converted into a digital signal. The digital signal is given to an input buffer 4 of a control element 3 and a noise detection section 5, and the element 3 reaches a noise detection state from the initial state. When the detection section 5 detects noise, a digital signal is given from the detection section 5 to the control section 6. The control section 6 holds the digital signal and provides a holding digital signal to an output buffer 7. Simultaneously a control signal is provided for the input buffer 4 to allow the buffer 4 not to output the digital signal to the output buffer 7. The element 3 reaches a noise suppression state and keeps the state till no noise is detected.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】この発明は主としてテレビジョン
受像機、ビデオ機器等において使用されるA/D変換ノ
イズ抑制回路に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an A / D conversion noise suppression circuit mainly used in television receivers, video equipment and the like.

【0002】[0002]

【従来の技術】近年、テレビジョン受像機、ビデオ機器
等の映像機器においては、ディジタル化が進み、その内
部にディジタル信号処理部分を有しているものが数多く
見受けられる。その際、アナログ信号をディジタル信号
に変換するA/Dコンバータは必須不可欠のものであ
り、A/Dコンバータの精度が後のディジタル信号処理
に影響してくる。しかしいくらA/Dコンバータの精度
がよくても、変換前のアナログ信号にノイズが混入して
いるとA/D変換は正確に行われず、その後のディジタ
ル信号処理過程においてもノイズの影響を受けてしま
う。そのため従来はA/Dコンバータの入力にフィルタ
回路を入れるなどしてノイズ除去を行うようにしてい
る。
2. Description of the Related Art In recent years, in video equipment such as television receivers and video equipment, digitization has progressed, and many of them have a digital signal processing portion therein. At that time, an A / D converter that converts an analog signal into a digital signal is indispensable, and the accuracy of the A / D converter affects subsequent digital signal processing. However, no matter how good the accuracy of the A / D converter is, if noise is mixed in the analog signal before conversion, A / D conversion will not be performed accurately, and it will be affected by noise in the subsequent digital signal processing process. I will end up. Therefore, conventionally, noise removal is performed by inserting a filter circuit into the input of the A / D converter.

【0003】図6は従来のA/D変換の際のノイズ除去
回路の一例で、直流電圧のA/D変換を行う場合のノイ
ズ除去回路である。図から明らかなようにこれは簡単な
CRのローパスフィルタであり、R=10KΩ、C=
0.1μFとした場合のカットオフ周波数fcを計算し
てみると、 fc=1/2πRC≒160Hz となり、周波数特性は図7のようになる。このように従
来の技術では、A/D変換前のアナログ信号をフィルタ
回路に通し、不要な周波数成分を取り除くことによって
ノイズ除去を行っている。
FIG. 6 shows an example of a conventional noise removal circuit for A / D conversion, which is a noise removal circuit for A / D conversion of a DC voltage. As is clear from the figure, this is a simple CR low-pass filter, R = 10KΩ, C =
When the cutoff frequency fc is calculated with 0.1 μF, fc = 1 / 2πRC≈160 Hz, and the frequency characteristics are as shown in FIG. As described above, in the conventional technique, noise is removed by passing an analog signal before A / D conversion through a filter circuit and removing unnecessary frequency components.

【0004】[0004]

【発明が解決しようとする課題】ところで従来のA/D
変換の際のノイズ除去回路では、図6の例で直流成分以
外の不要な高調波成分を完全に除去しきれないように、
ノイズ全てを取り除くことは困難であり、除去しきれな
かったノイズが、A/Dコンバータに入力されるアナロ
グ信号に重畳され、それがA/D変換されるため、後の
ディジタル信号処理過程においてノイズの影響を受ける
という問題点があった。
By the way, the conventional A / D
In the noise removal circuit at the time of conversion, in order to completely remove unnecessary harmonic components other than the direct current component in the example of FIG. 6,
It is difficult to remove all the noise, and the noise that could not be removed is superimposed on the analog signal input to the A / D converter and is A / D converted. Therefore, noise is generated in the subsequent digital signal processing process. There was a problem that was affected by.

【0005】この発明は上記のような問題点を解消する
ためになされたもので、従来の技術では除去しきれなか
ったノイズを検出し、それを抑制することができるA/
D変換ノイズ抑制回路を提供するものである。
The present invention has been made in order to solve the above problems, and it is possible to detect and suppress noise that cannot be removed by the conventional technique.
A D conversion noise suppression circuit is provided.

【0006】[0006]

【課題を解決するための手段】この発明に係るA/D変
換ノイズ抑制回路は、アナログ信号をディジタル信号に
変換するA/D変換手段、このA/D変換手段で変換さ
れたディジタル信号からA/D変換手段で変換される前
のアナログ信号に重畳されているノイズを検出するノイ
ズ検出部、このノイズ検出部がノイズを検出した時、ノ
イズ検出部からのディジタル信号をホールドしてこれを
出力すると共に、上記A/D変換手段からのディジタル
信号を出力しないようにする制御部を備えたものであ
る。
SUMMARY OF THE INVENTION An A / D conversion noise suppression circuit according to the present invention is an A / D conversion means for converting an analog signal into a digital signal, and a digital signal converted by the A / D conversion means to an A / D conversion means. A noise detection section for detecting noise superimposed on the analog signal before being converted by the / D conversion means, and when this noise detection section detects noise, it holds the digital signal from the noise detection section and outputs it. In addition, a control unit is provided to prevent the digital signal from the A / D conversion means from being output.

【0007】また、ノイズ検出部は、ディジタル信号デ
ータの現在の値と1サンプル期間前の値との差をリアル
タイムで計算し、その値が所定回数連続して|1|ステ
ップ以内となったときノイズを検出したと判定して、制
御部をノイズ抑制状態とし、ディジタル信号データの現
在の値と1サンプル期間前の値との差をリアルタイムで
計算し、その値が|2|ステップ以上となったときノイ
ズではないと判定して、制御部のノイズ抑制状態を解く
ようにしたものである。
Further, the noise detecting section calculates the difference between the current value of the digital signal data and the value one sampling period before in real time, and when the value is within a predetermined number of consecutive | 1 | steps. It is determined that noise has been detected, the control unit is set to the noise suppression state, the difference between the current value of the digital signal data and the value one sample period before is calculated in real time, and the value is equal to or more than | 2 | steps. Then, it is determined that the noise is not noise, and the noise suppression state of the control unit is solved.

【0008】また、ノイズ検出部は、ディジタル信号デ
ータの現在の値と1サンプル期間前の値との差をリアル
タイムで計算し、その値が所定回数連続して|1|ステ
ップ以内となったときノイズを検出したと判定して、制
御部をノイズ抑制状態とし、ディジタル信号データの現
在の値と1サンプル期間前の値との差をリアルタイムで
計算し、その値が2回連続して+1ステップとなった場
合、または2回連続して−1ステップとなった場合(い
ずれも間に0を含んでもよい)、ノイズではないと判定
して制御部のノイズ抑制状態を解くようにしたものであ
る。
Further, the noise detecting section calculates the difference between the current value of the digital signal data and the value one sampling period before in real time, and when the value is within a predetermined number of | 1 | steps continuously. It is determined that noise has been detected, the control unit is set to the noise suppression state, the difference between the current value of the digital signal data and the value one sampling period before is calculated in real time, and the value is calculated twice continuously for +1 step. If it becomes, or if it becomes -1 step twice in succession (all may include 0 between them), it is determined that it is not noise and the noise suppression state of the control unit is solved. is there.

【0009】[0009]

【作用】この発明における制御手段は、そのノイズ検出
部でノイズを検出したときノイズ抑制状態に入る。ノイ
ズ抑制状態では、その時ノイズ検出部から送られてくる
ディジタル信号データを制御部でホールドして出力側へ
出力すると同時に、A/D変換手段からのディジタル信
号データが出力側へ出ないようにしてノイズを抑制す
る。ノイズの検出がなくなればノイズ抑制状態を解除す
る。
The control means according to the present invention enters the noise suppression state when the noise detecting section detects noise. In the noise suppression state, the digital signal data sent from the noise detection section at that time is held by the control section and output to the output side, and at the same time the digital signal data from the A / D conversion means is prevented from appearing on the output side. Suppress noise. When the noise is no longer detected, the noise suppression state is canceled.

【0010】[0010]

【実施例】【Example】

実施例1.以下この発明の一実施例を図について説明す
る。図1はこの発明に係るA/D変換ノイズ抑制回路の
構成を示すブロック図である。図において、1はアナロ
グフィルタ、2はA/Dコンバータ、3は制御素子であ
る。制御素子3は、入力バッファ4、ノイズ検出部5、
制御部6、出力バッファ7から構成されている。
Example 1. An embodiment of the present invention will be described below with reference to the drawings. FIG. 1 is a block diagram showing the configuration of an A / D conversion noise suppression circuit according to the present invention. In the figure, 1 is an analog filter, 2 is an A / D converter, and 3 is a control element. The control element 3 includes an input buffer 4, a noise detection unit 5,
It is composed of a control unit 6 and an output buffer 7.

【0011】次にその動作を説明する。ノイズが重畳さ
れているアナログ信号がアナログフィルタ1に入力され
ると、ここでノイズの殆どが除去される。ノイズが殆ど
除去されたアナログ信号はA/Dコンバータ2に入力さ
れ、ディジタル信号に変換される。このディジタル信号
は制御素子3の入力バッファ4、ノイズ検出部5に入力
され、制御素子3は初期状態からノイズ検出状態に入
る。ノイズ検出部5でノイズが検出されない場合、入力
バッファ4から出力バッファ7へディジタル信号が送ら
れ、出力バッファ7から次段の回路へディジタル信号が
出力される。
Next, the operation will be described. When an analog signal on which noise is superimposed is input to the analog filter 1, most of the noise is removed here. The analog signal from which most of the noise is removed is input to the A / D converter 2 and converted into a digital signal. This digital signal is input to the input buffer 4 and the noise detection section 5 of the control element 3, and the control element 3 enters the noise detection state from the initial state. When noise is not detected by the noise detector 5, the digital signal is sent from the input buffer 4 to the output buffer 7, and the digital signal is output from the output buffer 7 to the circuit in the next stage.

【0012】ノイズ検出部5でノイズが検出された場
合、ノイズ検出部5から制御部6へディジタル信号が入
力される。制御部6では、ノイズ検出部5からのディジ
タル信号入力があった場合、ディジタル信号をホールド
して出力バッファ7にはこのホールドしたディジタル信
号を出力し、制御部6から入力バッファ4に制御信号を
出力して入力バッファ4から出力バッファ7へディジタ
ル信号が出力されないようにする。このようにして制御
素子3がノイズ抑制状態に入り、ノイズが検出されなく
なるまでこの状態を維持する。
When noise is detected by the noise detector 5, a digital signal is input from the noise detector 5 to the controller 6. When the digital signal is input from the noise detection unit 5, the control unit 6 holds the digital signal and outputs the held digital signal to the output buffer 7, and the control unit 6 outputs the control signal to the input buffer 4. The output is performed so that the digital signal is not output from the input buffer 4 to the output buffer 7. In this way, the control element 3 enters the noise suppression state and remains in this state until no noise is detected.

【0013】本実施例の動作をさらに詳しく説明する。
本例では、アナログ信号は直流電圧、A/Dコンバータ
2の分解能は8ビットで256ステップとし、アナログ
フィルタ1で|2|ステップ以上のノイズは取り除かれ
ているものとする。図2はA/Dコンバータ2のディジ
タル信号出力がノイズによってどのような影響を受ける
かを示したものであり、ノイズの影響を受けると、アナ
ログ信号の直流電圧が変化していないにもかかわらず、
A/Dコンバータ2の出力はノイズに相当するxステッ
プとx+1ステップの2値で変化してしまう。
The operation of this embodiment will be described in more detail.
In this example, it is assumed that the analog signal is a DC voltage, the resolution of the A / D converter 2 is 8 bits, and the step is 256 steps, and the analog filter 1 removes noise of | 2 | steps or more. FIG. 2 shows how the digital signal output of the A / D converter 2 is affected by noise. When affected by noise, the DC voltage of the analog signal does not change. ,
The output of the A / D converter 2 changes depending on the binary value of x step and x + 1 step corresponding to noise.

【0014】そこで、このようなノイズをいかにして検
出するかが本発明の一番のポイントとなる。図3は図2
のような場合のノイズの検出方法を0〜まで変化する
カウンタの状態遷移図で表したものである。本実施例で
は上記のようなノイズパターンが4サンプル連続した場
合ノイズを検出するものとし、A/Dコンバータ2のデ
ィジタル信号出力の現在の値xtと1サンプル期間前の
値xt-1との差をとり、その差が、 0、|1|の場合・・・カウンタ値は一つ進む。 |2|以上の場合・・・カウンタ値は0に戻りリセット
される。 カウンタ値がに達するとノイズが検出され、ノイズ検
出部5から制御部6に、カウンタ値がになった時点で
のディジタル信号が出力され、制御部6でディジタル信
号がホールドされ、ノイズが検出されなくなるまで制御
部6から出力バッファ7にホールド値Xが出力される。
Therefore, the most important point of the present invention is how to detect such noise. FIG. 3 is FIG.
6 is a state transition diagram of a counter that changes from 0 to 0 in such a case. In this embodiment, it is assumed that noise is detected when the noise pattern as described above is continuous for 4 samples, and the current value x t of the digital signal output of the A / D converter 2 and the value x t-1 of one sample period before are used. When the difference is 0, | 1 | ... The counter value is incremented by one. When | 2 | or more ... The counter value returns to 0 and is reset. When the counter value reaches, noise is detected, and the digital signal at the time when the counter value becomes is output from the noise detection unit 5 to the control unit 6, and the control unit 6 holds the digital signal to detect the noise. The hold value X is output from the control unit 6 to the output buffer 7 until it disappears.

【0015】実施例2.ところが実施例1のノイズ検出
方法では、例えばA/Dコンバータの出力が1、2、
3、4、5・・・と1ステップずつ上がっていく場合に
も、ノイズ検出部5はこれをノイズとして検出してしま
う。本実施例はこのような誤動作を防ぐために+、−の
符号ビットをノイズ検出部5に設ける。
Example 2. However, in the noise detection method of the first embodiment, for example, the output of the A / D converter is 1, 2,
The noise detection unit 5 also detects this as noise even when going up by 3, 4, 5, ... Step by step. In this embodiment, in order to prevent such malfunction, + and-sign bits are provided in the noise detecting section 5.

【0016】図4は+、−の符号ビットの状態遷移図で
あり、図で+、−の符号ビットは、 の3つの状態をとり、A/Dコンバータ2の出力の現在
の値xtと1サンプル期間前の値xt-1との差をとり、そ
の差が、 0の場合・・・・・・・前の状態を維持 |2|以上の場合・・・A 前の状態がAで、 +1の場合・・・・・・B −1の場合・・・・・・C 前の状態がBで、 +1の場合・・・・・・A −1の場合・・・・・・C 前の状態がCで、 +1の場合・・・・・・B −1の場合・・・・・・A という状態変化をする。
FIG. 4 is a state transition diagram of the + and-sign bits, and the + and-sign bits are as follows. And the difference between the current value x t of the output of the A / D converter 2 and the value x t-1 of one sample period before, and the difference is 0 ...・ Maintain the previous state. | 2 | More than A ... A The previous state is A, +1 ... B-1 .... C The previous state is B. , +1 ・ ・ ・ ・ A −1 ・ ・ ・ ・ ・ ・ C C in the previous state, +1 ・ ・ ・ ・ ・ ・ ・ ・ B -1 ・ ・ ・ ・ A The state changes.

【0017】BからA、及びCからAへ状態が変化した
場合、図3のカウンタ値を0に戻し、リセットをかけて
やれば、A/Dコンバータ2の出力が1ステップずつ上
がったり下がったりするような場合でもノイズ検出部5
はこれをノイズとして検出せず、誤動作を防ぐことがで
きる。
When the state changes from B to A and from C to A, if the counter value of FIG. 3 is reset to 0 and reset, the output of the A / D converter 2 is increased or decreased step by step. Even in such a case, the noise detector 5
Does not detect this as noise and can prevent malfunction.

【0018】以上の本実施例のノイズ抑制アルゴリズム
をフローチャートで表すと図5のようになる。図中、C
はカウンタ値を示し、+、−の符号ビットはINC(イ
ンクリメント)動作で0→1、1→0という変化をする
ものとする。このフローチャートを簡単に説明すると、
A/D変換後のディジタル信号が制御素子3に入力され
ると、制御素子3が初期状態からノイズ検出状態に入
り、A/D変換後のディジタル信号データの現在の値x
tと1サンプル期間前の値xt-1との差をリアルタイムで
計算して、その値が4回連続で|1|ステップ以内とな
った場合(即ちカウンタ値Cが4になった場合)ノイズ
を検出したとして出力がXにホールドされ、ノイズ抑制
状態に入る。ノイズ検出状態及びノイズ抑制状態におい
て、xt−xt-1の値が|2|以上になったり、+1また
は−1が2回続いた場合(いずれも0をはさんでよ
い)、初期状態に戻るようになっている。以上のように
して、A/D変換前のアナログ信号に重畳している|2
|ステップ未満のノイズが抑制される。
The noise suppression algorithm of this embodiment described above is shown in a flowchart of FIG. C in the figure
Indicates a counter value, and the sign bits of + and − change 0 → 1, 1 → 0 by INC (increment) operation. Briefly explaining this flowchart,
When the digital signal after A / D conversion is input to the control element 3, the control element 3 enters the noise detection state from the initial state, and the current value x of the digital signal data after A / D conversion x
When the difference between t and the value x t-1 one sample period before is calculated in real time, and the value is within | 1 | steps four times in a row (that is, when the counter value C reaches 4) Assuming that noise is detected, the output is held at X and the noise suppression state is entered. In the noise detection state and a noise suppression state, the value of x t -x t-1 is | 2 | or become more than, + 1 or -1 (or across the both zero) when subsequently twice the initial state To return to. As described above, | 2 which is superimposed on the analog signal before A / D conversion
Noises less than | steps are suppressed.

【0019】[0019]

【発明の効果】以上のようにこの発明によれば、A/D
変換のノイズ除去において、従来通りA/D変換前のア
ナログ信号のノイズを除去するのに加えて、A/D変換
後のディジタル信号においてもノイズ除去を行うことが
できるので、ノイズの影響が少ない精度の高いA/D変
換を行える効果がある。
As described above, according to the present invention, the A / D
In the conversion noise removal, in addition to removing the noise of the analog signal before A / D conversion as in the conventional case, it is possible to remove the noise of the digital signal after A / D conversion, so that the influence of noise is small This has the effect of performing highly accurate A / D conversion.

【図面の簡単な説明】[Brief description of drawings]

【図1】この発明の実施例1の構成を示すブロック図で
ある。
FIG. 1 is a block diagram showing a configuration of a first embodiment of the present invention.

【図2】A/D変換におけるノイズの影響を説明する図
である。
FIG. 2 is a diagram for explaining the influence of noise in A / D conversion.

【図3】実施例1の制御素子のノイズ抑制アルゴリズム
を示すカウンタの状態遷移図である。
FIG. 3 is a state transition diagram of a counter showing a noise suppression algorithm of the control element according to the first exemplary embodiment.

【図4】この発明の実施例2における制御素子のノイズ
抑制アルゴリズムを示す符号ビットの状態遷移図であ
る。
FIG. 4 is a state transition diagram of code bits showing a noise suppression algorithm of a control element according to the second embodiment of the present invention.

【図5】実施例2の制御素子のノイズ抑制アルゴリズム
を示すフローチャートである。
FIG. 5 is a flowchart showing a noise suppression algorithm of the control element according to the second embodiment.

【図6】従来のA/D変換の際のノイズ除去回路を示す
図である。
FIG. 6 is a diagram showing a conventional noise removal circuit for A / D conversion.

【図7】図6の回路の周波数特性を示す図である。7 is a diagram showing frequency characteristics of the circuit of FIG.

【符号の説明】[Explanation of symbols]

1 アナログフィルタ 2 A/Dコンバータ 3 制御素子 4 入力バッファ 5 ノイズ検出部 6 制御部 7 出力バッファ 1 analog filter 2 A / D converter 3 control element 4 input buffer 5 noise detection unit 6 control unit 7 output buffer

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 アナログ信号をディジタル信号に変換す
るA/D変換手段、このA/D変換手段で変換されたデ
ィジタル信号からA/D変換手段で変換される前のアナ
ログ信号に重畳されているノイズを検出するノイズ検出
部、このノイズ検出部がノイズを検出した時、上記ノイ
ズ検出部からのディジタル信号をホールドしてこれを出
力すると共に、上記A/D変換手段からのディジタル信
号を出力しないようにする制御部を備えていることを特
徴とするA/D変換ノイズ抑制回路。
1. An A / D conversion means for converting an analog signal into a digital signal, and the digital signal converted by the A / D conversion means is superimposed on the analog signal before being converted by the A / D conversion means. A noise detecting section for detecting noise, and when the noise detecting section detects noise, holds the digital signal from the noise detecting section and outputs it, and does not output the digital signal from the A / D converting means. An A / D conversion noise suppression circuit, which is provided with a control unit for performing the above.
【請求項2】 ノイズ検出部は、ディジタル信号データ
の現在の値と1サンプル期間前の値との差をリアルタイ
ムで計算し、その値が所定回数連続して|1|ステップ
以内となったときノイズを検出したと判定して、制御部
をノイズ抑制状態とし、ディジタル信号データの現在の
値と1サンプル期間前の値との差をリアルタイムで計算
し、その値が|2|ステップ以上となったときノイズで
はないと判定して、上記制御部のノイズ抑制状態を解く
ようにしたことを特徴とする請求項1記載のA/D変換
ノイズ抑制回路。
2. The noise detecting section calculates the difference between the current value of the digital signal data and the value one sampling period before in real time, and when the value is within a | 1 | step consecutively a predetermined number of times. It is determined that noise has been detected, the control unit is set to the noise suppression state, the difference between the current value of the digital signal data and the value one sample period before is calculated in real time, and the value is equal to or more than | 2 | steps. The A / D conversion noise suppression circuit according to claim 1, wherein the noise suppression state of the control unit is solved when it is determined that it is not noise.
【請求項3】 ノイズ検出部は、ディジタル信号データ
の現在の値と1サンプル期間前の値との差をリアルタイ
ムで計算し、その値が所定回数連続して|1|ステップ
以内となったときノイズを検出したと判定して、制御部
をノイズ抑制状態とし、ディジタル信号データの現在の
値と1サンプル期間前の値との差をリアルタイムで計算
し、その値が2回連続して+1ステップとなった場合、
または2回連続して−1ステップとなった場合(いずれ
も間に0を含んでもよい)、ノイズではないと判定して
上記制御部のノイズ抑制状態を解くようにしたことを特
徴とする請求項1記載のA/D変換ノイズ抑制回路。
3. The noise detector calculates in real time the difference between the current value of digital signal data and the value one sampling period before, and when the value is within a predetermined number of | 1 | steps consecutively. It is determined that noise has been detected, the control unit is set to the noise suppression state, the difference between the current value of the digital signal data and the value one sampling period before is calculated in real time, and the value is calculated twice continuously for +1 step. If
Alternatively, when the number of steps becomes −1 consecutively twice (all may include 0 between them), it is determined that the noise is not noise, and the noise suppression state of the control unit is solved. Item 2. The A / D conversion noise suppression circuit according to Item 1.
JP8671194A 1994-04-25 1994-04-25 A/d conversion noise suppression circuit Pending JPH07297715A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8671194A JPH07297715A (en) 1994-04-25 1994-04-25 A/d conversion noise suppression circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8671194A JPH07297715A (en) 1994-04-25 1994-04-25 A/d conversion noise suppression circuit

Publications (1)

Publication Number Publication Date
JPH07297715A true JPH07297715A (en) 1995-11-10

Family

ID=13894498

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8671194A Pending JPH07297715A (en) 1994-04-25 1994-04-25 A/d conversion noise suppression circuit

Country Status (1)

Country Link
JP (1) JPH07297715A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004025300A1 (en) * 2004-05-19 2005-12-15 Micronas Gmbh Device and method for noise suppression

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004025300A1 (en) * 2004-05-19 2005-12-15 Micronas Gmbh Device and method for noise suppression
US7930174B2 (en) 2004-05-19 2011-04-19 Trident Microsystems (Far East), Ltd. Device and method for noise suppression

Similar Documents

Publication Publication Date Title
JP3863294B2 (en) Noise reduction signal processing circuit and video display device
EP0310032A2 (en) Motion detection circuit
EP0396746B1 (en) Picture receiver controller
US7327399B2 (en) Method and a circuit for deriving a synchronisation signal from a video signal
JPH07297715A (en) A/d conversion noise suppression circuit
JPH0422059B2 (en)
KR20020084363A (en) Apparatus and method for testing linearity character of analog to digital converter
KR930001445B1 (en) Ghost cancelling system and control method thereof
JPH11261413A (en) Device and method for phase detection and phase locked loop circuit device
JPH1097439A (en) Digital signal error detector and detecting method
US7031412B2 (en) Digital signal processing apparatus
JPS60197016A (en) Analog-digital converting circuit device
JP2947994B2 (en) Binary filter device
JPH0225314B2 (en)
JPH06101666B2 (en) Adaptive noise eliminator
JPH05315893A (en) Digital filter device
JPS5827279A (en) Video signal processing device
JP2602342B2 (en) Switching noise eliminator
JPH10276346A (en) Video signal processing unit
JPH0846824A (en) Video signal processor
JPH10288611A (en) Chromatograph
JPH07229931A (en) Impulse detection circuit
JPH088744A (en) A/d conversion system
JPS61152174A (en) Digital ghost eliminating device
JPH04258093A (en) Video signal processing circuit