JPH07297656A - Variable gain amplifier circuit - Google Patents

Variable gain amplifier circuit

Info

Publication number
JPH07297656A
JPH07297656A JP6091824A JP9182494A JPH07297656A JP H07297656 A JPH07297656 A JP H07297656A JP 6091824 A JP6091824 A JP 6091824A JP 9182494 A JP9182494 A JP 9182494A JP H07297656 A JPH07297656 A JP H07297656A
Authority
JP
Japan
Prior art keywords
input
supply voltage
power supply
circuit
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6091824A
Other languages
Japanese (ja)
Other versions
JP3247977B2 (en
Inventor
Tsutomu Kawamura
勉 川村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Engineering Ltd
Original Assignee
NEC Engineering Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Engineering Ltd filed Critical NEC Engineering Ltd
Priority to JP09182494A priority Critical patent/JP3247977B2/en
Publication of JPH07297656A publication Critical patent/JPH07297656A/en
Application granted granted Critical
Publication of JP3247977B2 publication Critical patent/JP3247977B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Amplifiers (AREA)
  • Control Of Amplification And Gain Control (AREA)

Abstract

PURPOSE:To prevent the functions of input/output coupling circuits and a neutralization circuit from being impaired by changing and controlling the impedances of the input and output coupling circuits and the neutralization circuit accompanying the control of a power supply voltage to a transistor element. CONSTITUTION:When a switch SW1 is turned on or off and the power supply voltage VE 1 to the collector of a transistor TR1 is changed so as to control amplification gain, the collector capacitance of the transistor TR1 is changed. The switches SW2-SW4 are turned on or off in synchronism with the SW1 so as to compensate the change of the collector capacitance. Thus, the impedances of the respective varactor diodes D1-D3 of the input/output coupling circuits M1 and M2 and the neutralization circuit N1 are changed. Respective constants and supply voltage values VE2-VE4 are set beforehand so as to make the respective impedances of the input/output coupling circuits M1 and M2 and the neutralization circuit N1 be optimum values corresponding to the change of the impedances of the diodes D1-D3.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は可変利得増幅回路に関
し、特に、増幅用トランジスタ素子の入出力に夫々入出
力結合回路を有する可変利得増幅回路に関するものであ
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a variable gain amplifier circuit, and more particularly to a variable gain amplifier circuit having an input / output coupling circuit at each of the input and output of an amplifying transistor element.

【0002】[0002]

【従来の技術】図3にこの種の可変利得増幅回路の一例
を示す。前段(図示せず)との結合を行う入力結合回路
M1が設けられており、前段回路とのインピーダンス整
合及び入力信号に対する同調をなすものであり、コイル
L1〜L3,コンデンサC1,C3からなる。
2. Description of the Related Art FIG. 3 shows an example of this type of variable gain amplifier circuit. An input coupling circuit M1 for coupling with a preceding stage (not shown) is provided, which performs impedance matching with the preceding stage circuit and tuning for an input signal, and includes coils L1 to L3 and capacitors C1 and C3.

【0003】この入力結合回路の出力を増幅する増幅用
トランジスタTr1は、コモンベース型であり、一般に
効率向上のためにB級またはC級バイアスで動作する様
になっている。
The amplifying transistor Tr1 for amplifying the output of the input coupling circuit is of a common base type and generally operates with a class B or C bias for improving efficiency.

【0004】この増幅出力を後段(図示せず)へ結合さ
せるべく出力結合回路M2が設けられており、トランジ
スタTr1のB級またはC級動作のためにトランジスタ
増幅出力には多くのスプリアス成分が含まれていること
から、このスプリアス成分を除去して必要な信号成分の
みを抽出して導出するものである。この回路M2はコイ
ルL4,L5,コンデンサC4〜C7からなっている。
An output coupling circuit M2 is provided to couple the amplified output to a subsequent stage (not shown), and the transistor amplified output contains many spurious components due to the class B or C operation of the transistor Tr1. Therefore, the spurious component is removed and only the necessary signal component is extracted and derived. This circuit M2 is composed of coils L4, L5 and capacitors C4 to C7.

【0005】トランジスタTr1はそのコレクタへの印
加電源電圧を変化させることにより、利得を制御するこ
とができるものであり、そのために、スイッチSW1と
抵抗R1との並列回路により、電源電圧VE1を切替え
るようになっいる。
The transistor Tr1 can control the gain by changing the power supply voltage applied to its collector. Therefore, the power supply voltage VE1 is switched by the parallel circuit of the switch SW1 and the resistor R1. Has become.

【0006】尚、L7は交流阻止用チョークコイルであ
り、コンデンサC10は交流用バイパス用である。
Incidentally, L7 is an AC blocking choke coil, and the capacitor C10 is for AC bypass.

【0007】[0007]

【発明が解決しようとする課題】この様な可変利得増幅
回路では、トランジスタTr1のコレクタ電圧の制御を
行って利得制をなすものであるが、トランジスタのコレ
クタ電圧Vcとコレクタ容量Cobとの概略関係は、 Cob=1/Vc1/2 ………………(1) であるために、トランジスタTr1への電源電圧を変化
させると、コレクタ容量がそれに応じて変化する。よっ
て、トランジスタTr1の入力インピーダンスが変化す
ることになる。
In such a variable gain amplifying circuit as described above, the collector voltage of the transistor Tr1 is controlled to control the gain, but the general relation between the collector voltage Vc of the transistor and the collector capacitance Cob is shown. Since Cob = 1 / Vc1 / 2 (1), when the power supply voltage to the transistor Tr1 is changed, the collector capacitance changes accordingly. Therefore, the input impedance of the transistor Tr1 changes.

【0008】この様に、利得を切替えると、トランジス
タの入力インピーダンスが変化するので、入出力結合回
路M1,M2の各同調周波数が変化し、前段及び後段回
路とのインピーダンス不整合が生じる。また、出力結合
回路の同調周波数も変化してトランジスタTr1の出力
スプリアスを十分に遮断することができなくなる。
In this way, when the gain is switched, the input impedance of the transistor changes, so that each tuning frequency of the input / output coupling circuits M1 and M2 changes, causing impedance mismatch between the preceding and succeeding circuits. Further, the tuning frequency of the output coupling circuit also changes, and the output spurious of the transistor Tr1 cannot be cut off sufficiently.

【0009】また、トランジスタのコレクタからエミッ
タへの内部帰還の影響が高周波では特に無視できず、よ
ってこの内部帰還の補償のために、トランジスタの入出
力間に中和回路が付加されるが、この場合もやはり利得
切替えによるトランジスタのコレクタ容量の変動によっ
て内部帰還電圧も変化して中和が完全でなくなる。
Further, the influence of internal feedback from the collector to the emitter of the transistor cannot be ignored particularly at high frequencies. Therefore, a neutralization circuit is added between the input and output of the transistor to compensate for this internal feedback. In this case, the internal feedback voltage also changes due to the change in the collector capacitance of the transistor due to the gain switching, and the neutralization is not complete.

【0010】そこで、このトランジスタのコレクタ容量
の変化に起因するインピーダンスの変動の影響を防ぐた
めに、可変利得増幅回路の入力や出力側に、アイソレー
タを接続する方法や、前後段回路との整合を入出力結合
回路にて適当に調整することにより、トランジスタを安
定動作させる方法等がある。
Therefore, in order to prevent the influence of the change in impedance due to the change in the collector capacitance of the transistor, a method of connecting an isolator to the input or output side of the variable gain amplifier circuit or matching with the preceding and following stage circuits is inserted. There is a method of stably operating the transistor by appropriately adjusting the output coupling circuit.

【0011】アイソレータを用いる方法では、アイソレ
ータの帯域外では前後段回路との不整合により生ずる反
射波を十分に防ぎ得ないことや、ハード的に規模が増大
する等の欠点がある。
The method using an isolator has drawbacks such as that it is impossible to sufficiently prevent a reflected wave generated due to a mismatch with the preceding and following circuits outside the band of the isolator, and the scale is increased in terms of hardware.

【0012】また、トランジスタの入出力結合回路を調
整する方法では、調整が困難であることや、トランジス
タ1の印加電源電圧の切替え幅(利得幅)を大きくする
場合には、整合が増々困難であるために、利得可変幅が
小さくなるという欠点がある。
In addition, the method of adjusting the input / output coupling circuit of the transistor is difficult to adjust, and when the switching width (gain width) of the applied power supply voltage of the transistor 1 is increased, matching is more and more difficult. Therefore, there is a drawback that the variable gain width becomes small.

【0013】尚、特開昭56−040309号公報に
は、高周波トランジスタ増幅回路において、整合回路に
可変容量素子を設け、入力信号の振幅に応じてこの可変
容量素子のインピーダンスを制御して、整合回路のイン
ピーダンス整合を自動制御する技術が開示されている。
In Japanese Patent Laid-Open No. 56-040309, a variable capacitance element is provided in a matching circuit in a high frequency transistor amplifier circuit, and the impedance of the variable capacitance element is controlled according to the amplitude of an input signal for matching. A technique for automatically controlling impedance matching of a circuit is disclosed.

【0014】しかしながら、この技術では、単に入力信
号振幅に応じて整合回路の整合を自動制御するものであ
るにすぎず、利得制御に伴うトランジスタのコレクタ容
量の変動に起因する入出力結合回路の調整や中和回路の
調整は行えないという欠点がある。
However, in this technique, the matching of the matching circuit is merely automatically controlled according to the input signal amplitude, and the adjustment of the input / output coupling circuit due to the variation of the collector capacitance of the transistor due to the gain control is adjusted. The disadvantage is that the neutralization circuit cannot be adjusted.

【0015】本発明の目的は、利得制御に伴って、変動
するトランジスタのコレクタ容量の変化に応じて入出力
結合回路のインピーダンスを自動制御するようにした可
変利得増幅回路を提供することである。
An object of the present invention is to provide a variable gain amplifier circuit which automatically controls the impedance of an input / output coupling circuit in accordance with a change in the collector capacitance of a transistor which fluctuates as the gain is controlled.

【0016】本発明の他の目的は、利得可変幅を大きく
することができる可変利得増幅回路を提供することであ
る。
Another object of the present invention is to provide a variable gain amplifier circuit capable of increasing the gain variable width.

【0017】本発明の更に他の目的は、利得制御に伴う
トランジスタのコレクタ容量の変化に応じて中和回路の
中和特性をも自動制御するようにした可変利得増幅回路
を提供することである。
Still another object of the present invention is to provide a variable gain amplifier circuit which automatically controls the neutralization characteristic of the neutralization circuit according to the change of the collector capacitance of the transistor due to the gain control. .

【0018】[0018]

【課題を解決するための手段】本発明によれば、前段と
の結合をなす入力結合回路と、この入力結合回路の出力
を増幅する増幅用トランジスタ素子と、このトランジス
タ素子の増幅出力を入力として後段との結合をなす出力
結合回路とを含み、増幅利得を可変すべく前記トランジ
スタ素子への供給電源電圧を変化制御する電源電圧制御
手段とを含む可変利得増幅回路であって、前記電源電圧
制御手段による電源電圧の制御に伴って前記入力及び出
力結合回路のインピーダンスを変化制御するインピーダ
ンス制御手段を有することを特徴とする可変利得増幅回
路が得られる。
According to the present invention, an input coupling circuit for coupling with the preceding stage, an amplifying transistor element for amplifying the output of this input coupling circuit, and an amplified output of this transistor element are used as inputs. A variable gain amplifier circuit, comprising: an output coupling circuit which is coupled to a subsequent stage; and a power supply voltage control means for controlling a change of a power supply voltage supplied to the transistor element so as to vary an amplification gain. A variable gain amplifier circuit is provided which has impedance control means for changing and controlling the impedance of the input and output coupling circuits according to the control of the power supply voltage by the means.

【0019】本発明によれば、前記トランジスタ素子の
入出力間に設けられこのトランジスタ素子の内部帰還の
補償をなす中和回路と、前記電源電圧制御手段による電
源電圧の制御に伴って前記中和回路のインピーダンスを
変化制御するインピーダンス制御手段とを更に含むこと
を特徴とする可変利得増幅回路が得られる。
According to the present invention, the neutralization circuit provided between the input and output of the transistor element for compensating the internal feedback of the transistor element, and the neutralization according to the control of the power source voltage by the power source voltage control means. A variable gain amplifier circuit is obtained which further includes impedance control means for changing and controlling the impedance of the circuit.

【0020】[0020]

【作用】トランジスタの利得制御用のコレクタ電圧切替
えに伴って、入出力結合回路のインピーダンスを可変容
量素子により変化せしめて、入出力結合回路にインピー
ダンス整合や出力結合回路の同調周波数を常に最適に維
持するようにする。
[Function] With the switching of the collector voltage for controlling the gain of the transistor, the impedance of the input / output coupling circuit is changed by the variable capacitance element, so that the impedance matching in the input / output coupling circuit and the tuning frequency of the output coupling circuit are always kept optimal. To do so.

【0021】また、中和回路のインピーダンスについて
も可変容量素子により変化自在として、トランジスタの
内部帰還による中和を常に良好に維持するようにしてい
る。
Further, the impedance of the neutralization circuit is also variable by the variable capacitance element so that the neutralization due to the internal feedback of the transistor is always maintained well.

【0022】[0022]

【実施例】以下、本発明について図面を用いて説明す
る。
DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described below with reference to the drawings.

【0023】図1は本発明の一実施例の回路図であり、
図3と同等部分は同一符号により示している。入力結合
回路M1において、コンデンサC3に並列に可変容量ダ
イオードD1を設け、このダイオードD1への印加電圧
VE2をスイッチSW2と抵抗R2との並列回路により
切替えるようにしている。
FIG. 1 is a circuit diagram of an embodiment of the present invention,
The same parts as those in FIG. 3 are denoted by the same reference numerals. In the input coupling circuit M1, the variable capacitance diode D1 is provided in parallel with the capacitor C3, and the voltage VE2 applied to this diode D1 is switched by the parallel circuit of the switch SW2 and the resistor R2.

【0024】また、出力結合回路M2において、コンデ
ンサC7と並列に可変容量ダイオードD2を設け、この
ダイオードD2への印加電圧VE3をスイッチSW3と
抵抗R3との並列回路により切替えるようにしている。
Further, in the output coupling circuit M2, the variable capacitance diode D2 is provided in parallel with the capacitor C7, and the voltage VE3 applied to this diode D2 is switched by the parallel circuit of the switch SW3 and the resistor R3.

【0025】尚、コンデンサC2,C8は直流阻止用で
あり、コイルL6、L8は交流阻止用チョークコイルで
あり、コンデンサC9、C11は交流バイパス用であ
る。
The capacitors C2 and C8 are for DC blocking, the coils L6 and L8 are AC blocking choke coils, and the capacitors C9 and C11 are for AC bypassing.

【0026】更に、トランジスタTr1の入出力(エミ
ッタとコレクタ)間に中和回路N1が設けられており、
コンデンサC12,C13と可変容量ダイオードD3と
からなっている。中和回路N1では、コレクタ容量によ
る内部帰還電圧Vrと同じ大きさで逆相の中和電圧VN
を入力へ戻し、Vr+VN=0として互いに打消す様に
なっている。
Further, a neutralization circuit N1 is provided between the input and output (emitter and collector) of the transistor Tr1.
It is composed of capacitors C12 and C13 and a variable capacitance diode D3. In the neutralization circuit N1, the neutralization voltage VN having the same magnitude as the internal feedback voltage Vr due to the collector capacitance and having the opposite phase
Are returned to the input and Vr + VN = 0 are set to cancel each other.

【0027】そして、このダイオードD3への印加電圧
VE4をスイッチSW4と抵抗R4との並列回路により
切替えるようになっている。
The voltage VE4 applied to the diode D3 is switched by the parallel circuit of the switch SW4 and the resistor R4.

【0028】尚、L9は交流阻止用チョークコイル、C
14は交流バイパス用コンデンサである。
L9 is an AC blocking choke coil, C
14 is an AC bypass capacitor.

【0029】他の構成は図3のそれと同等であってその
説明は省略する。
The other structure is the same as that of FIG. 3 and its explanation is omitted.

【0030】増幅利得を制御すべくスイッチSW1をオ
ンまたはオフとしてトランジスタTr1へのコレクタへ
の電源電圧VE1を変化させると、上述の(1)式で示
した関係でトランジスタのコレクタ容量が変化するの
で、このコレクタ容量の変化を補償するために、全ての
スイッチSW2〜SW4をスイッチSW1に同期してオ
ンまたはオフとする。
When the switch SW1 is turned on or off to control the amplification gain and the power supply voltage VE1 to the collector of the transistor Tr1 is changed, the collector capacitance of the transistor changes according to the relationship shown in the above equation (1). In order to compensate for this change in the collector capacitance, all the switches SW2 to SW4 are turned on or off in synchronization with the switch SW1.

【0031】こうすることにより、入出力結合回路M
1,M2及び中和回路N1の各可変容量ダイオードD1
〜D3のインピーダンスもそれに応じて変化する。従っ
て、これ等ダイオードD1〜D3のインピーダンスの変
化に応じて入出力結合回路及び中和回路の各インピーダ
ンスが最適値となる様に、予め各定数及び供給電圧値V
E2〜VE4を設定しておけば、各回路の整合機能、同
調機能、中和機能は常に最適に維持可能となるのであ
る。
By doing so, the input / output coupling circuit M
1, M2 and each variable capacitance diode D1 of the neutralization circuit N1
The impedance of ~ D3 also changes accordingly. Therefore, the constants and the supply voltage value V are set in advance so that the impedances of the input / output coupling circuit and the neutralization circuit become optimum values according to the changes in the impedances of the diodes D1 to D3.
By setting E2 to VE4, the matching function, tuning function, and neutralizing function of each circuit can always be optimally maintained.

【0032】図2は本発明の他の実施例の回路図であ
り、図1と同等部分は同一符号により示している。本例
では、トランジスタTr1のコレクタ供給電源電圧VE
1を多段階に切替えて利得可変幅を大としたものであ
り、この電源制御回路1としてコンピュータ10を用い
たディジタル制御方式を採用したものである。
FIG. 2 is a circuit diagram of another embodiment of the present invention, in which the same parts as in FIG. 1 are designated by the same reference numerals. In this example, the collector supply power supply voltage VE of the transistor Tr1
1 is switched in multiple stages to increase the gain variable width, and a digital control system using a computer 10 is adopted as the power supply control circuit 1.

【0033】コンピュータ10から出力される各制御デ
ィジタル信号をD/Aコンバータ11〜14はアナログ
信号とし、これ等各アナログ信号のレベルに応じて各電
圧制御器15〜18は対応電源電圧VE1〜VE4を可
変制御して導出する。
The control digital signals output from the computer 10 are converted into analog signals by the D / A converters 11 to 14, and the voltage controllers 15 to 18 corresponding to the power supply voltages VE1 to VE4 in accordance with the levels of the analog signals. Is variably controlled and derived.

【0034】電圧制御器16の出力電圧がトランジスタ
Tr1のコレクタ電源電圧となっており、電圧制御器1
5,17,18,の各出力電圧が可変容量ダイオードD
1,D2,D3の制御電圧となっている。
The output voltage of the voltage controller 16 is the collector power supply voltage of the transistor Tr1.
Output voltage of 5, 17, 18 is variable capacitance diode D
The control voltages are 1, D2 and D3.

【0035】こうすることにより、利得可変と同期して
入出力結合回路M1,M2及び中和回路N1の各インピ
ーダンスも可変制御されるので、利得可変幅を大きくし
ても自動的に各回路のインピーダンスが調整されるもの
である。
By doing so, the impedances of the input / output coupling circuits M1 and M2 and the neutralization circuit N1 are also variably controlled in synchronization with the variable gain, so that even if the variable gain width is increased, the impedance of each circuit is automatically adjusted. The impedance is adjusted.

【0036】[0036]

【発明の効果】叙上の如く、本発明によれば、利得可変
のためにトランジスタへのコレクタ印加電圧を切換える
際に生じる入出力結合回路の同調周波数変動やインピー
ダンス不整合をなくし、またスプリアス出力を抑止する
ことができるという効果がある。また、トランジスタの
内部帰還電圧をも打消して中和を完全にするという効果
もある。
As described above, according to the present invention, the tuning frequency fluctuation and impedance mismatch of the input / output coupling circuit, which occur when the collector applied voltage to the transistor is switched for variable gain, are eliminated, and spurious output is eliminated. The effect is that it can be suppressed. It also has the effect of canceling the internal feedback voltage of the transistor to complete neutralization.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例の回路図である。FIG. 1 is a circuit diagram of an embodiment of the present invention.

【図2】本発明の他の実施例の回路図である。FIG. 2 is a circuit diagram of another embodiment of the present invention.

【図3】従来の可変利得増幅回路の例を示す図である。FIG. 3 is a diagram showing an example of a conventional variable gain amplifier circuit.

【符号の説明】[Explanation of symbols]

Tr1 トランジスタ M1 入力結合回路 M2 出力結合回路 N1 中和回路 SW1〜SW4 利得切替えスイッチ D1〜D3 可変容量ダイオード Tr1 transistor M1 input coupling circuit M2 output coupling circuit N1 neutralization circuit SW1 to SW4 gain changeover switch D1 to D3 variable capacitance diode

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 前段との結合をなす入力結合回路と、こ
の入力結合回路の出力を増幅する増幅用トランジスタ素
子と、このトランジスタ素子の増幅出力を入力として後
段との結合をなす出力結合回路とを含み、増幅利得を可
変すべく前記トランジスタ素子への供給電源電圧を変化
制御する電源電圧制御手段とを含む可変利得増幅回路で
あって、前記電源電圧制御手段による電源電圧の制御に
伴って前記入力及び出力結合回路のインピーダンスを変
化制御するインピーダンス制御手段を有することを特徴
とする可変利得増幅回路。
1. An input coupling circuit for coupling with a preceding stage, an amplifying transistor element for amplifying an output of this input coupling circuit, and an output coupling circuit for coupling with a latter stage by using an amplified output of this transistor element as an input. And a power supply voltage control means for changing and controlling a power supply voltage to be supplied to the transistor element so as to change an amplification gain, wherein the power supply voltage control means controls the power supply voltage. A variable gain amplifier circuit having impedance control means for controlling the impedance of an input and output coupling circuit.
【請求項2】 前記トランジスタ素子の入出力間に設け
られこのトランジスタ素子の内部帰還の補償をなす中和
回路と、前記電源電圧制御手段による電源電圧の制御に
伴って前記中和回路のインピーダンスを変化制御するイ
ンピーダンス制御手段とを更に含むことを特徴とする請
求項1記載の可変利得増幅回路。
2. A neutralization circuit provided between the input and output of the transistor element for compensating internal feedback of the transistor element, and an impedance of the neutralization circuit according to control of the power source voltage by the power source voltage control means. The variable gain amplifier circuit according to claim 1, further comprising impedance control means for controlling change.
【請求項3】 前記インピーダンス制御手段は、可変容
量素子と、この可変容量素子への印加電圧を前記電源電
圧制御手段による電源電圧の制御に伴って制御する手段
とを有することを特徴とする請求項1または2記載の可
変利得増幅回路。
3. The impedance control means includes a variable capacitance element, and means for controlling the voltage applied to the variable capacitance element in accordance with the control of the power supply voltage by the power supply voltage control means. Item 2. A variable gain amplifier circuit according to item 1 or 2.
【請求項4】 前記電源電圧制御手段は前記電源電圧を
多段階に切替え制御するよう構成されており、前記イン
ピーダンス制御手段は前記電源電圧の多段階切替えに応
じて前記可変容量素子への印加電圧を多段階に切替え制
御するよう構成されていることを特徴とする請求項3記
載の可変利得増幅回路。
4. The power supply voltage control means is configured to switch and control the power supply voltage in multiple stages, and the impedance control means controls the voltage applied to the variable capacitance element in response to the multistage switching of the power supply voltage. 4. The variable gain amplifier circuit according to claim 3, wherein the variable gain amplifier circuit is configured to perform switching control in multiple stages.
JP09182494A 1994-04-28 1994-04-28 Variable gain amplifier circuit Expired - Fee Related JP3247977B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP09182494A JP3247977B2 (en) 1994-04-28 1994-04-28 Variable gain amplifier circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP09182494A JP3247977B2 (en) 1994-04-28 1994-04-28 Variable gain amplifier circuit

Publications (2)

Publication Number Publication Date
JPH07297656A true JPH07297656A (en) 1995-11-10
JP3247977B2 JP3247977B2 (en) 2002-01-21

Family

ID=14037371

Family Applications (1)

Application Number Title Priority Date Filing Date
JP09182494A Expired - Fee Related JP3247977B2 (en) 1994-04-28 1994-04-28 Variable gain amplifier circuit

Country Status (1)

Country Link
JP (1) JP3247977B2 (en)

Also Published As

Publication number Publication date
JP3247977B2 (en) 2002-01-21

Similar Documents

Publication Publication Date Title
US5508656A (en) Amplifier with offset correction
US5392000A (en) Apparatus and method for frequency compensating an operational amplifier
JP3283723B2 (en) Feedback control system
JPH06164312A (en) Frequency tuning system for operation transconductance amplifier and capacitor pair
US5081423A (en) Integrator and active filter including integrator with simple phase compensation
US4760353A (en) Integrated gyrator oscillator
US7525468B2 (en) Variable passive components with high resolution value selection and control
US5994927A (en) Circuit for comparison of signal voltage with reference voltage
US4703284A (en) High-frequency amplifier
JP3247977B2 (en) Variable gain amplifier circuit
US5087890A (en) Amplifier circuit
US4719430A (en) Low voltage class B amplifier with low value decoupling capacitors
US6218906B1 (en) Amplifier circuit
EP0324246A1 (en) Inductor-less mmic oscillator
US4518928A (en) Power supply circuit for amplifier
EP0701747B1 (en) D.c. bias current compensation circuit for a nonlinear amplifier
JP3850799B2 (en) Circuit structure for providing exponential predistortion to adjustable amplifiers.
US5883545A (en) Training method for GM-C or MOS-C Circuits
US5734284A (en) RC circuit
JPH0350903A (en) Power amplifier circuit
JPH08162857A (en) Impedance matching circuit
JP2752795B2 (en) Negative feedback amplifier
JP2963697B2 (en) Oscillation circuit
US6307438B1 (en) Multistage operational amplifier with stability control
JPH03248615A (en) Filter circuit

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20011002

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071109

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081109

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081109

Year of fee payment: 7

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081109

Year of fee payment: 7

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081109

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091109

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091109

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101109

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111109

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees