JP3247977B2 - Variable gain amplifier circuit - Google Patents
Variable gain amplifier circuitInfo
- Publication number
- JP3247977B2 JP3247977B2 JP09182494A JP9182494A JP3247977B2 JP 3247977 B2 JP3247977 B2 JP 3247977B2 JP 09182494 A JP09182494 A JP 09182494A JP 9182494 A JP9182494 A JP 9182494A JP 3247977 B2 JP3247977 B2 JP 3247977B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- transistor
- input
- output
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Amplifiers (AREA)
- Control Of Amplification And Gain Control (AREA)
Description
【０００１】[0001]
【産業上の利用分野】本発明は可変利得増幅回路に関
し、特に、増幅用トランジスタ素子の入出力に夫々入出
力結合回路を有する可変利得増幅回路に関するものであ
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a variable gain amplifying circuit, and more particularly to a variable gain amplifying circuit having input / output coupling circuits at input and output of an amplifying transistor element.
【０００２】[0002]
【従来の技術】図３にこの種の可変利得増幅回路の一例
を示す。前段（図示せず）との結合を行う入力結合回路
Ｍ１が設けられており、前段回路とのインピーダンス整
合及び入力信号に対する同調をなすものであり、コイル
Ｌ１〜Ｌ３，コンデンサＣ１，Ｃ３からなる。2. Description of the Related Art FIG. 3 shows an example of such a variable gain amplifier circuit. An input coupling circuit M1 for coupling with a preceding stage (not shown) is provided, which performs impedance matching with the preceding stage circuit and tunes to an input signal, and includes coils L1 to L3 and capacitors C1 and C3.
【０００３】この入力結合回路の出力を増幅する増幅用
トランジスタＴｒ１は、コモンベース型であり、一般に
効率向上のためにＢ級またはＣ級バイアスで動作する様
になっている。The amplifying transistor Tr1 for amplifying the output of the input coupling circuit is of a common base type, and is generally operated with a class B or class C bias for improving efficiency.
【０００４】この増幅出力を後段（図示せず）へ結合さ
せるべく出力結合回路Ｍ２が設けられており、トランジ
スタＴｒ１のＢ級またはＣ級動作のためにトランジスタ
増幅出力には多くのスプリアス成分が含まれていること
から、このスプリアス成分を除去して必要な信号成分の
みを抽出して導出するものである。この回路Ｍ２はコイ
ルＬ４，Ｌ５，コンデンサＣ４〜Ｃ７からなっている。An output coupling circuit M2 is provided for coupling the amplified output to a subsequent stage (not shown). Many spurious components are included in the transistor amplified output for class B or class C operation of the transistor Tr1. Therefore, the spurious component is removed, and only the necessary signal component is extracted and derived. This circuit M2 includes coils L4 and L5 and capacitors C4 to C7.
【０００５】トランジスタＴｒ１はそのコレクタへの印
加電源電圧を変化させることにより、利得を制御するこ
とができるものであり、そのために、スイッチＳＷ１と
抵抗Ｒ１との並列回路により、電源電圧ＶＥ１を切替え
るようになっいる。The gain of the transistor Tr1 can be controlled by changing the power supply voltage applied to its collector. For this purpose, the power supply voltage VE1 is switched by a parallel circuit of a switch SW1 and a resistor R1. Has become.
【０００６】尚、Ｌ７は交流阻止用チョークコイルであ
り、コンデンサＣ１０は交流用バイパス用である。L7 is an AC blocking choke coil, and capacitor C10 is for AC bypass.
【０００７】[0007]
【発明が解決しようとする課題】この様な可変利得増幅
回路では、トランジスタＴｒ１のコレクタ電圧の制御を
行って利得制をなすものであるが、トランジスタのコレ
クタ電圧Ｖｃとコレクタ容量Ｃｏｂとの概略関係は、 Ｃｏｂ＝１／Ｖｃ1/2 ………………（１） であるために、トランジスタＴｒ１への電源電圧を変化
させると、コレクタ容量がそれに応じて変化する。よっ
て、トランジスタＴｒ１の入力インピーダンスが変化す
ることになる。In such a variable gain amplifier circuit, the collector voltage is controlled by controlling the collector voltage of the transistor Tr1, but the general relationship between the collector voltage Vc of the transistor and the collector capacitance Cob is obtained. Since Cob = 1 / Vc 1/2 (1), when the power supply voltage to the transistor Tr1 is changed, the collector capacitance changes accordingly. Therefore, the input impedance of the transistor Tr1 changes.
【０００８】この様に、利得を切替えると、トランジス
タの入力インピーダンスが変化するので、入出力結合回
路Ｍ１，Ｍ２の各同調周波数が変化し、前段及び後段回
路とのインピーダンス不整合が生じる。また、出力結合
回路の同調周波数も変化してトランジスタＴｒ１の出力
スプリアスを十分に遮断することができなくなる。As described above, when the gain is switched, the input impedance of the transistor changes, so that the tuning frequencies of the input / output coupling circuits M1 and M2 change, and impedance mismatch with the preceding and succeeding circuits occurs. Further, the tuning frequency of the output coupling circuit also changes, so that the output spurious of the transistor Tr1 cannot be cut off sufficiently.
【０００９】また、トランジスタのコレクタからエミッ
タへの内部帰還の影響が高周波では特に無視できず、よ
ってこの内部帰還の補償のために、トランジスタの入出
力間に中和回路が付加されるが、この場合もやはり利得
切替えによるトランジスタのコレクタ容量の変動によっ
て内部帰還電圧も変化して中和が完全でなくなる。In addition, the effect of internal feedback from the collector to the emitter of the transistor cannot be ignored particularly at high frequencies. Therefore, a neutralizing circuit is added between the input and output of the transistor to compensate for the internal feedback. In this case, the internal feedback voltage also changes due to the change in the collector capacitance of the transistor due to the gain switching, and the neutralization is not complete.
【００１０】そこで、このトランジスタのコレクタ容量
の変化に起因するインピーダンスの変動の影響を防ぐた
めに、可変利得増幅回路の入力や出力側に、アイソレー
タを接続する方法や、前後段回路との整合を入出力結合
回路にて適当に調整することにより、トランジスタを安
定動作させる方法等がある。Therefore, in order to prevent the influence of the change in impedance due to the change in the collector capacitance of the transistor, a method of connecting an isolator to the input and output sides of the variable gain amplifier circuit and matching with the preceding and succeeding circuits are provided. There is a method of stably operating the transistor by appropriately adjusting the output coupling circuit.
【００１１】アイソレータを用いる方法では、アイソレ
ータの帯域外では前後段回路との不整合により生ずる反
射波を十分に防ぎ得ないことや、ハード的に規模が増大
する等の欠点がある。The method using the isolator has disadvantages such as that it is not possible to sufficiently prevent a reflected wave generated due to mismatch with the preceding and succeeding circuits outside the band of the isolator, and the scale is increased in terms of hardware.
【００１２】また、トランジスタの入出力結合回路を調
整する方法では、調整が困難であることや、トランジス
タ１の印加電源電圧の切替え幅（利得幅）を大きくする
場合には、整合が増々困難であるために、利得可変幅が
小さくなるという欠点がある。Also, in the method of adjusting the input / output coupling circuit of the transistor, it is difficult to adjust the matching, and when the switching width (gain width) of the applied power supply voltage of the transistor 1 is increased, matching is more difficult. For this reason, there is a disadvantage that the gain variable width is reduced.
【００１３】尚、特開昭５６−０４０３０９号公報に
は、高周波トランジスタ増幅回路において、整合回路に
可変容量素子を設け、入力信号の振幅に応じてこの可変
容量素子のインピーダンスを制御して、整合回路のイン
ピーダンス整合を自動制御する技術が開示されている。Japanese Patent Application Laid-Open No. 56-040309 discloses a high-frequency transistor amplifying circuit in which a matching circuit is provided with a variable capacitance element, and the impedance of the variable capacitance element is controlled in accordance with the amplitude of an input signal. A technique for automatically controlling the impedance matching of a circuit has been disclosed.
【００１４】しかしながら、この技術では、単に入力信
号振幅に応じて整合回路の整合を自動制御するものであ
るにすぎず、利得制御に伴うトランジスタのコレクタ容
量の変動に起因する入出力結合回路の調整や中和回路の
調整は行えないという欠点がある。However, in this technique, the matching of the matching circuit is automatically controlled only in accordance with the input signal amplitude, and the adjustment of the input / output coupling circuit due to the fluctuation of the collector capacitance of the transistor accompanying the gain control. And that the neutralization circuit cannot be adjusted.
【００１５】本発明の目的は、利得制御に伴って、変動
するトランジスタのコレクタ容量の変化に応じて入出力
結合回路のインピーダンスを自動制御するようにした可
変利得増幅回路を提供することである。An object of the present invention is to provide a variable gain amplifier circuit which automatically controls the impedance of an input / output coupling circuit in accordance with a change in the collector capacitance of a transistor which fluctuates with gain control.
【００１６】本発明の他の目的は、利得可変幅を大きく
することができる可変利得増幅回路を提供することであ
る。Another object of the present invention is to provide a variable gain amplifier circuit capable of increasing a gain variable width.
【００１７】本発明の更に他の目的は、利得制御に伴う
トランジスタのコレクタ容量の変化に応じて中和回路の
中和特性をも自動制御するようにした可変利得増幅回路
を提供することである。Still another object of the present invention is to provide a variable gain amplifier circuit in which the neutralization characteristic of the neutralization circuit is automatically controlled according to the change in the collector capacitance of the transistor accompanying the gain control. .
【００１８】本発明によれば、前段との結合をなす入力
結合回路と、この入力結合回路の出力を増幅する増幅用
トランジスタ素子と、このトランジスタ素子の増幅出力
を入力として後段との結合をなす出力結合回路とを含
み、増幅利得を可変すべく前記トランジスタ素子への供
給電源電圧を変化制御する電源電圧制御手段とを含む可
変利得増幅回路であって、前記トランジスタ素子の入出
力間に設けられこのトランジスタ素子の内部帰還の補償
をなす中和回路と、前記電源電圧制御手段による電源電
圧の制御に伴って前記入力及び出力結合回路並びに前記
中和回路のインピーダンスを変化制御するインピーダン
ス制御手段を有することを特徴とする可変利得増幅回路
が得られる。According to the present invention, an input coupling circuit for coupling with the preceding stage, an amplifying transistor element for amplifying the output of this input coupling circuit, and a coupling for the subsequent stage with the amplified output of this transistor element as an input. and an output coupling circuit, a variable gain amplifier circuit including a power supply voltage control means for changing control of the power supply voltage of the amplification gain to said transistor element in order to variable, and out of said transistor element
Compensation for internal feedback of this transistor element provided between
A neutralization circuit constituting the said input and output coupling circuits and the with the control of the power supply voltage by the power supply voltage control means
A variable gain amplifier circuit having impedance control means for changing and controlling the impedance of the neutralizing circuit is obtained.
【００１９】[0019]
【００２０】[0020]
【作用】トランジスタの利得制御用のコレクタ電圧切替
えに伴って、入出力結合回路のインピーダンスを可変容
量素子により変化せしめて、入出力結合回路にインピー
ダンス整合や出力結合回路の同調周波数を常に最適に維
持するようにする。[Function] The impedance of the input / output coupling circuit is changed by the variable capacitance element in accordance with the switching of the collector voltage for controlling the gain of the transistor, so that the impedance matching of the input / output coupling circuit and the tuning frequency of the output coupling circuit are always maintained optimally. To do it.
【００２１】また、中和回路のインピーダンスについて
も可変容量素子により変化自在として、トランジスタの
内部帰還による中和を常に良好に維持するようにしてい
る。The impedance of the neutralization circuit is also made variable by the variable capacitance element, so that the neutralization due to the internal feedback of the transistor is always maintained satisfactorily.
【００２２】[0022]
【実施例】以下、本発明について図面を用いて説明す
る。DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described below with reference to the drawings.
【００２３】図１は本発明の一実施例の回路図であり、
図３と同等部分は同一符号により示している。入力結合
回路Ｍ１において、コンデンサＣ３に並列に可変容量ダ
イオードＤ１を設け、このダイオードＤ１への印加電圧
ＶＥ２をスイッチＳＷ２と抵抗Ｒ２との並列回路により
切替えるようにしている。FIG. 1 is a circuit diagram of one embodiment of the present invention.
3 are indicated by the same reference numerals. In the input coupling circuit M1, a variable capacitance diode D1 is provided in parallel with the capacitor C3, and the voltage VE2 applied to the diode D1 is switched by a parallel circuit of a switch SW2 and a resistor R2.
【００２４】また、出力結合回路Ｍ２において、コンデ
ンサＣ７と並列に可変容量ダイオードＤ２を設け、この
ダイオードＤ２への印加電圧ＶＥ３をスイッチＳＷ３と
抵抗Ｒ３との並列回路により切替えるようにしている。In the output coupling circuit M2, a variable capacitance diode D2 is provided in parallel with the capacitor C7, and the voltage VE3 applied to the diode D2 is switched by a parallel circuit of a switch SW3 and a resistor R3.
【００２５】尚、コンデンサＣ２，Ｃ８は直流阻止用で
あり、コイルＬ６、Ｌ８は交流阻止用チョークコイルで
あり、コンデンサＣ９、Ｃ１１は交流バイパス用であ
る。The capacitors C2 and C8 are for DC blocking, the coils L6 and L8 are choke coils for AC blocking, and the capacitors C9 and C11 are for AC bypass.
【００２６】更に、トランジスタＴｒ１の入出力（エミ
ッタとコレクタ）間に中和回路Ｎ１が設けられており、
コンデンサＣ１２，Ｃ１３と可変容量ダイオードＤ３と
からなっている。中和回路Ｎ１では、コレクタ容量によ
る内部帰還電圧Ｖｒと同じ大きさで逆相の中和電圧ＶＮ
を入力へ戻し、Ｖｒ＋ＶＮ＝０として互いに打消す様に
なっている。Further, a neutralizing circuit N1 is provided between the input and output (emitter and collector) of the transistor Tr1,
It comprises capacitors C12 and C13 and a variable capacitance diode D3. In the neutralization circuit N1, the neutralization voltage VN having the same magnitude as the internal feedback voltage Vr due to the collector capacitance and having the opposite phase is used.
Is returned to the input, and Vr + VN = 0 to cancel each other out.
【００２７】そして、このダイオードＤ３への印加電圧
ＶＥ４をスイッチＳＷ４と抵抗Ｒ４との並列回路により
切替えるようになっている。The voltage VE4 applied to the diode D3 is switched by a parallel circuit of a switch SW4 and a resistor R4.
【００２８】尚、Ｌ９は交流阻止用チョークコイル、Ｃ
１４は交流バイパス用コンデンサである。L9 is a choke coil for preventing AC, C
Reference numeral 14 denotes an AC bypass capacitor.
【００２９】他の構成は図３のそれと同等であってその
説明は省略する。The other structure is the same as that of FIG. 3 and the description is omitted.
【００３０】増幅利得を制御すべくスイッチＳＷ１をオ
ンまたはオフとしてトランジスタＴｒ１へのコレクタへ
の電源電圧ＶＥ１を変化させると、上述の（１）式で示
した関係でトランジスタのコレクタ容量が変化するの
で、このコレクタ容量の変化を補償するために、全ての
スイッチＳＷ２〜ＳＷ４をスイッチＳＷ１に同期してオ
ンまたはオフとする。When the power supply voltage VE1 to the collector of the transistor Tr1 is changed by turning on or off the switch SW1 to control the amplification gain, the collector capacitance of the transistor changes according to the relationship shown in the above equation (1). In order to compensate for this change in the collector capacitance, all the switches SW2 to SW4 are turned on or off in synchronization with the switch SW1.
【００３１】こうすることにより、入出力結合回路Ｍ
１，Ｍ２及び中和回路Ｎ１の各可変容量ダイオードＤ１
〜Ｄ３のインピーダンスもそれに応じて変化する。従っ
て、これ等ダイオードＤ１〜Ｄ３のインピーダンスの変
化に応じて入出力結合回路及び中和回路の各インピーダ
ンスが最適値となる様に、予め各定数及び供給電圧値Ｖ
Ｅ２〜ＶＥ４を設定しておけば、各回路の整合機能、同
調機能、中和機能は常に最適に維持可能となるのであ
る。By doing so, the input / output coupling circuit M
1, M2 and each variable capacitance diode D1 of the neutralization circuit N1
The impedance of D3 also changes accordingly. Therefore, the constants and the supply voltage value V are set in advance so that the impedances of the input / output coupling circuit and the neutralization circuit become optimal values in accordance with the impedance changes of the diodes D1 to D3.
By setting E2 to VE4, the matching function, tuning function, and neutralizing function of each circuit can always be maintained optimally.
【００３２】図２は本発明の他の実施例の回路図であ
り、図１と同等部分は同一符号により示している。本例
では、トランジスタＴｒ１のコレクタ供給電源電圧ＶＥ
１を多段階に切替えて利得可変幅を大としたものであ
り、この電源制御回路１としてコンピュータ１０を用い
たディジタル制御方式を採用したものである。FIG. 2 is a circuit diagram of another embodiment of the present invention, and the same parts as those in FIG. 1 are denoted by the same reference numerals. In this example, the collector supply power voltage VE of the transistor Tr1
1 is switched to multiple stages to increase the gain variable width, and a digital control system using a computer 10 is adopted as the power supply control circuit 1.
【００３３】コンピュータ１０から出力される各制御デ
ィジタル信号をＤ／Ａコンバータ１１〜１４はアナログ
信号とし、これ等各アナログ信号のレベルに応じて各電
圧制御器１５〜１８は対応電源電圧ＶＥ１〜ＶＥ４を可
変制御して導出する。Each of the control digital signals output from the computer 10 is converted into an analog signal by the D / A converters 11 to 14. In accordance with the level of each analog signal, each of the voltage controllers 15 to 18 controls the corresponding power supply voltage VE1 to VE4. Is variably controlled and is derived.
【００３４】電圧制御器１６の出力電圧がトランジスタ
Ｔｒ１のコレクタ電源電圧となっており、電圧制御器１
５，１７，１８，の各出力電圧が可変容量ダイオードＤ
１，Ｄ２，Ｄ３の制御電圧となっている。The output voltage of the voltage controller 16 is the collector power supply voltage of the transistor Tr1.
5, 17 and 18 are variable capacitance diodes D
1, D2 and D3.
【００３５】こうすることにより、利得可変と同期して
入出力結合回路Ｍ１，Ｍ２及び中和回路Ｎ１の各インピ
ーダンスも可変制御されるので、利得可変幅を大きくし
ても自動的に各回路のインピーダンスが調整されるもの
である。In this way, the impedances of the input / output coupling circuits M1 and M2 and the neutralizing circuit N1 are also variably controlled in synchronization with the variable gain, so that even if the variable gain width is increased, the impedance of each circuit is automatically adjusted. The impedance is adjusted.
【００３６】[0036]
【発明の効果】叙上の如く、本発明によれば、利得可変
のためにトランジスタへのコレクタ印加電圧を切換える
際に生じる入出力結合回路の同調周波数変動やインピー
ダンス不整合をなくし、またスプリアス出力を抑止する
ことができるという効果がある。また、トランジスタの
内部帰還電圧をも打消して中和を完全にするという効果
もある。As described above, according to the present invention, the tuning frequency fluctuation and impedance mismatch of the input / output coupling circuit which occur when the voltage applied to the collector is switched to change the gain are eliminated, and the spurious output is eliminated. Has the effect of being able to deter. In addition, there is also an effect that the internal feedback voltage of the transistor is canceled to complete the neutralization.
【図１】本発明の一実施例の回路図である。FIG. 1 is a circuit diagram of one embodiment of the present invention.
【図２】本発明の他の実施例の回路図である。FIG. 2 is a circuit diagram of another embodiment of the present invention.
【図３】従来の可変利得増幅回路の例を示す図である。FIG. 3 is a diagram illustrating an example of a conventional variable gain amplifier circuit.
Ｔｒ１ トランジスタ Ｍ１ 入力結合回路 Ｍ２ 出力結合回路 Ｎ１ 中和回路 ＳＷ１〜ＳＷ４ 利得切替えスイッチ Ｄ１〜Ｄ３ 可変容量ダイオード Tr1 transistor M1 Input coupling circuit M2 Output coupling circuit N1 Neutralization circuit SW1 to SW4 Gain changeover switch D1 to D3 Variable capacitance diode
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H03G 1/04 H03G 3/00 H03F 1/52 ──────────────────────────────────────────────────続 き Continued on the front page (58) Field surveyed (Int.Cl. 7 , DB name) H03G 1/04 H03G 3/00 H03F 1/52
Claims (1)
の入力結合回路の出力を増幅する増幅用トランジスタ素
子と、このトランジスタ素子の増幅出力を入力として後
段との結合をなす出力結合回路とを含み、増幅利得を可
変すべく前記トランジスタ素子への供給電源電圧を変化
制御する電源電圧制御手段とを含む可変利得増幅回路で
あって、前記トランジスタ素子の入出力間に設けられこ
のトランジスタ素子の内部帰還の補償をなす中和回路
と、前記電源電圧制御手段による電源電圧の制御に伴っ
て前記入力及び出力結合回路並びに前記中和回路のイン
ピーダンスを変化制御するインピーダンス制御手段を有
することを特徴とする可変利得増幅回路。1. An input coupling circuit for coupling to a preceding stage, an amplifying transistor element for amplifying an output of the input coupling circuit, and an output coupling circuit for coupling the amplified output of the transistor element to the subsequent stage to form an coupling. And a power supply voltage control means for changing and controlling a power supply voltage supplied to the transistor element so as to vary the amplification gain, wherein the power supply voltage control means is provided between the input and output of the transistor element.
Neutralization circuit that compensates for internal feedback of transistor elements
When, the variable gain amplifier circuit and having an impedance control means for changing controlling the impedance of the input and output coupling circuits and the neutralization circuit with the control of the power supply voltage by the power supply voltage control means.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09182494A JP3247977B2 (en) | 1994-04-28 | 1994-04-28 | Variable gain amplifier circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09182494A JP3247977B2 (en) | 1994-04-28 | 1994-04-28 | Variable gain amplifier circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07297656A JPH07297656A (en) | 1995-11-10 |
| JP3247977B2 true JP3247977B2 (en) | 2002-01-21 |
Family
ID=14037371
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09182494A Expired - Fee Related JP3247977B2 (en) | 1994-04-28 | 1994-04-28 | Variable gain amplifier circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3247977B2 (en) |
-
1994
- 1994-04-28 JP JP09182494A patent/JP3247977B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07297656A (en) | 1995-11-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6300825B1 (en) | PWM amplifier with feedback loop integrator | |
| US4393353A (en) | Negative feedback amplifying circuit having voltage negative feedback and current negative feedback circuits | |
| US7907073B2 (en) | Variable passive components with high resolution value selection and control | |
| US4994761A (en) | VHF power amplifier | |
| JP3247977B2 (en) | Variable gain amplifier circuit | |
| US6753729B2 (en) | Self-oscillating variable frequency closed loop Class D amplifier | |
| US4703284A (en) | High-frequency amplifier | |
| KR900008761B1 (en) | Cascaded internal impedance dependent amplifier with accelerate variable gain control | |
| US6566953B2 (en) | High-frequency amplifier circuit for UHF television tuner having less distortion | |
| US20060261885A1 (en) | Global loop integrating modulator | |
| US6218906B1 (en) | Amplifier circuit | |
| US4719430A (en) | Low voltage class B amplifier with low value decoupling capacitors | |
| JP2606165B2 (en) | Impedance matching circuit | |
| JPH0575357A (en) | Low noise amplifier | |
| EP0701747B1 (en) | D.c. bias current compensation circuit for a nonlinear amplifier | |
| US6438237B1 (en) | 3D woofer drive circuit | |
| US5734284A (en) | RC circuit | |
| US5705954A (en) | Differential output type filter circuit | |
| JP3514962B2 (en) | Electronic tuner circuit | |
| US5477197A (en) | Voltage controlled oscillator with improved voltage versus frequency characteristic | |
| JP2909671B2 (en) | Broadband amplifier | |
| US4652835A (en) | Gain control bandpass LCR filter with variable bandwidth | |
| JP2573782Y2 (en) | Broadband amplifier | |
| KR0130839Y1 (en) | Power gain stabilizing circuit of double conversion tuner | |
| JPH04334104A (en) | Amplifier |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20011002 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071109 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081109 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081109 Year of fee payment: 7 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081109 Year of fee payment: 7 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081109 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091109 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091109 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101109 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111109 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |