JPH07288435A - Output level control circuit - Google Patents
Output level control circuitInfo
- Publication number
- JPH07288435A JPH07288435A JP7616294A JP7616294A JPH07288435A JP H07288435 A JPH07288435 A JP H07288435A JP 7616294 A JP7616294 A JP 7616294A JP 7616294 A JP7616294 A JP 7616294A JP H07288435 A JPH07288435 A JP H07288435A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- level control
- control circuit
- output
- output level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
- Time-Division Multiplex Systems (AREA)
- Transmitters (AREA)
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は出力レベル制御装置に関
し、特に、時分割多元接続方式（ＴＤＭＡ）において、
送信起動時における送信出力のオーバーシュート（突
出）を防止するとともに急俊な立上がり及び立ち下がり
特性が得られる出力レベル制御回路に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an output level control device, and more particularly, in a time division multiple access system (TDMA),
The present invention relates to an output level control circuit that prevents overshooting (protrusion) of a transmission output at the time of starting transmission and can obtain abrupt rising and falling characteristics.
【０００２】[0002]
【従来の技術】一般に、ＴＤＭＡ通信においては、出力
キャリアをバースト状にスイッチングすることによって
バースト信号を生成して送信（通信）を行っている。こ
のため、バースト信号のスペクトラムが広がってしまう
ことが多く、他の送信チャンネル又は自局の受信チャン
ネルに悪影響を及ぼすことがある。2. Description of the Related Art Generally, in TDMA communication, a burst signal is generated by switching an output carrier in a burst form and transmitted (communication). Therefore, the spectrum of the burst signal is often spread, which may adversely affect other transmission channels or the reception channel of the own station.
【０００３】このような悪影響を除去するため、出力信
号の立上がり及び立ち下がりを滑らかに制御する必要が
ある。加えて、出力レベルのスイッチング比（オン／オ
フ比）及び出力信号の立上がり及び立ち下がりに要する
時間が規定されることがあり、このような規定を満足す
るためにも、出力信号レベルを制御する必要がある。そ
して、このような出力レベル制御回路として、例えば、
特開平３−９４５２２号公報に記載された制御回路が知
られている。In order to eliminate such an adverse effect, it is necessary to smoothly control the rising and falling of the output signal. In addition, the switching ratio (on / off ratio) of the output level and the time required for the rise and fall of the output signal may be regulated. To satisfy such regulation, the output signal level is controlled. There is a need. And as such an output level control circuit, for example,
A control circuit described in Japanese Patent Laid-Open No. 3-94522 is known.
【０００４】この種の出力レベル制御回路は、一般に、
変調回路及び周波数変換回路とともに用いられる。変調
回路は変調器及びスイッチング回路を備えており、スイ
ッチング回路において、変調器からの変調信号はバース
ト信号に基づいてオンオフされる。そして、スイッチン
グ回路からの出力信号は周波数変換回路で周波数変換さ
れて、入力信号（送信信号）として出力レベル制御回路
に与えられる。This kind of output level control circuit is generally
It is used with a modulation circuit and a frequency conversion circuit. The modulation circuit includes a modulator and a switching circuit. In the switching circuit, the modulation signal from the modulator is turned on / off based on the burst signal. Then, the output signal from the switching circuit is frequency-converted by the frequency conversion circuit and is given to the output level control circuit as an input signal (transmission signal).
【０００５】ここで、従来の出力レベル制御回路につい
て，図３を参照して説明する。Now, a conventional output level control circuit will be described with reference to FIG.
【０００６】図示の出力レベル制御回路は、入力レベル
制御回路１１、電力増幅器１２、入力レベル駆動回路１
３、電源駆動回路１４、検波回路１５、比較回路１６、
制御信号発生回路１７を備えている。そして、入力信号
端子１８から入力信号が入力レベル制御回路１１に与え
られる。一方、制御信号発生回路１７には制御信号入力
端子１９から送信バーストオン／オフ信号（パルス信
号）が与えられる。The output level control circuit shown is an input level control circuit 11, a power amplifier 12, and an input level drive circuit 1.
3, power supply drive circuit 14, detection circuit 15, comparison circuit 16,
A control signal generation circuit 17 is provided. Then, an input signal is applied to the input level control circuit 11 from the input signal terminal 18. On the other hand, the control signal generation circuit 17 receives a transmission burst on / off signal (pulse signal) from the control signal input terminal 19.
【０００７】入力レベル制御回路１１では後述するよう
にして入力信号のレベル（入力レベル）を制御して中間
信号として送出する。電力増幅器１２では中間信号を電
力増幅して増幅信号として出力する。そして、この増幅
信号は出力端子２０から出力信号として送出されるとと
もに検波回路１５に与えられる。検波回路１５では増幅
信号を検波して包絡線を得て検波信号として出力する。
そして、この検波信号は比較回路１６に与えられる。The input level control circuit 11 controls the level (input level) of the input signal and sends it as an intermediate signal as described later. The power amplifier 12 power-amplifies the intermediate signal and outputs it as an amplified signal. Then, this amplified signal is sent from the output terminal 20 as an output signal and is given to the detection circuit 15. The detection circuit 15 detects the amplified signal, obtains an envelope, and outputs it as a detection signal.
Then, this detected signal is given to the comparison circuit 16.
【０００８】前述のように、制御信号発生回路１７には
送信バーストオン／オフ信号が与えられ、制御信号発生
回路１７は送信バーストオン／オフ信号に応じてオンオ
フするパルス状信号を発生する。このパルス状信号は、
図示のように、滑らかな立上がり及び立ち下がりを有す
る信号であり、制御信号として比較回路１６に与えられ
る。比較回路１６では検波信号と制御信号とを比較（波
形比較）して、比較結果として、誤差信号を送出する。
そして、この誤差信号は入力レベル駆動回路１３及び電
源駆動回路１４に与えられる。As described above, the control signal generation circuit 17 is supplied with the transmission burst on / off signal, and the control signal generation circuit 17 generates a pulse signal which is turned on / off according to the transmission burst on / off signal. This pulsed signal is
As shown in the figure, the signal has a smooth rising and falling, and is given to the comparison circuit 16 as a control signal. The comparison circuit 16 compares the detection signal and the control signal (waveform comparison), and outputs an error signal as a comparison result.
Then, this error signal is given to the input level drive circuit 13 and the power supply drive circuit 14.
【０００９】入力レベル駆動回路１３では誤差信号に応
じて入力レベル制御信号を生成して、この入力レベル制
御信号を入力レベル制御回路１１に与える。そして、入
力レベル制御回路１１では入力レベル制御信号に応じて
入力信号のレベルを制御することになる。同様にして、
電源駆動回路１４では誤差信号に応じて電力増幅器１２
の電源電圧を制御することになる。The input level drive circuit 13 generates an input level control signal according to the error signal and supplies the input level control signal to the input level control circuit 11. Then, the input level control circuit 11 controls the level of the input signal according to the input level control signal. Similarly,
In the power supply drive circuit 14, the power amplifier 12 responds to the error signal.
Will control the power supply voltage.
【００１０】[0010]
【発明が解決しようとする課題】ところで、図３に示す
従来の出力レベル制御回路では、入力レベル駆動回路及
び電源駆動回路を必要とするばかりでなく、これら駆動
回路を同時に制御する関係上、回路構成及び制御が複雑
となってしまう。さらに、検波回路をも必要とする点を
考慮すると回路構成はますます複雑になるという問題点
がある。By the way, the conventional output level control circuit shown in FIG. 3 not only requires an input level drive circuit and a power supply drive circuit, but also controls the drive circuits at the same time. The configuration and control become complicated. Further, considering that a detection circuit is also required, there is a problem that the circuit configuration becomes more complicated.
【００１１】本発明の目的は、簡単な構成でしかも安定
して出力信号レベルを制御することのできる出力レベル
制御回路を提供することにある。An object of the present invention is to provide an output level control circuit having a simple structure and capable of stably controlling the output signal level.
【００１２】[0012]
【課題を解決するための手段】本発明によれば、入力信
号を受け、該入力信号を増幅して出力信号として送出す
る増幅器とともに用いられ、前記入力信号の有無を検出
して検出信号を送出する検出手段と、該検出信号に応じ
て前記増幅器の出力レベルを制御する制御手段とを有す
ることを特徴とする出力レベル制御回路が得られる。According to the present invention, it is used with an amplifier which receives an input signal, amplifies the input signal and sends it as an output signal, and detects the presence or absence of the input signal and sends a detection signal. And an output level control circuit for controlling the output level of the amplifier according to the detection signal.
【００１３】前記増幅器は、電界効果トランジスタで構
成され前記入力信号を受ける励振増幅部と、電界効果ト
ランジスタで構成されかつＢ級又はＣ級の動作点にバイ
アスされ前記出力信号を出力する終段増幅部とを有し、
前記検出手段は、前記励振増幅部のドレインバイアス供
給線路に挿入され前記入力信号の有無に応じて変化する
ドレイン電流に応じた電位差を得る抵抗器と、前記電位
差に応じてパルス信号を検出信号として送出するトリガ
ーパルス発生手段とを有しており、前記制御手段は、第
１の時定数と該第１の時定数よりも小さい第２の時定数
を有し、前記検出信号の立上がりの際には前記第１の時
定数を用い、前記検出信号の立ち下がりの際には前記第
２の時定数を用いて前記検出信号を整形して整形パルス
信号とする積分手段と、前記整形パルス信号に応じて前
記終段増幅部のドレイン電圧を制御するレベル制御手段
を有している。The amplifier is composed of a field-effect transistor for receiving the input signal, and an excitation amplification section, which is composed of a field-effect transistor and is biased to an operating point of class B or C to output the output signal. Part and
The detection means is a resistor inserted in the drain bias supply line of the excitation amplification section to obtain a potential difference according to the drain current that changes depending on the presence or absence of the input signal, and a pulse signal as the detection signal according to the potential difference. The control means has a first time constant and a second time constant smaller than the first time constant, and when the detection signal rises. Is the first time constant, and at the time of the fall of the detection signal, the second time constant is used to shape the detection signal to form a shaped pulse signal. Accordingly, it has a level control means for controlling the drain voltage of the final stage amplifier.
【００１４】[0014]
【作用】本発明では、終段増幅部のドレイン電圧は、送
信オン（入力信号有り）の際には滑らかに立上がり、送
信オフ（入力信号無し）の際には、急俊に立ち下がるこ
とになる。このように、終段増幅部のドレイン電圧を制
御することによって、送信立上がり時における送信出力
のオーバーシュートが抑圧でき、送信立ち下がり時にお
いては送信出力を急俊に立ち下げることができる。この
結果、安定して増幅器の出力レベルを制御できる。According to the present invention, the drain voltage of the final-stage amplifier rises smoothly when transmission is on (with input signal), and suddenly drops when transmission is off (without input signal). Become. As described above, by controlling the drain voltage of the final stage amplifier, it is possible to suppress the overshoot of the transmission output at the time of rising of the transmission and to rapidly drop the transmission output at the time of falling of the transmission. As a result, the output level of the amplifier can be stably controlled.
【００１５】[0015]
【実施例】以下、本発明について実施例によって説明す
る。EXAMPLES The present invention will be described below with reference to examples.
【００１６】図１を参照して、図示の出力レベル制御回
路は送信用高出力増幅器（以下単に高出力増幅器と呼
ぶ）３１を備えており、この高出力増幅器３１には入力
信号端子１８及び出力信号端子２０が接続されている。
そして、高出力増幅器３１はＢ級又はＣ級の動作点にバ
イアスされた終段トランジスタ増幅部３１ａと励振トラ
ンジスタ増幅部３１ｂとを備えており、終段トランジス
タ増幅部３１ａと励振トランジスタ増幅部３１ｂとはコ
ンデンサ３１ｃを介して接続されている。Referring to FIG. 1, the illustrated output level control circuit includes a transmission high-power amplifier (hereinafter simply referred to as a high-power amplifier) 31. The high-power amplifier 31 has an input signal terminal 18 and an output. The signal terminal 20 is connected.
The high-output amplifier 31 includes a final-stage transistor amplification section 31a biased to a B-class or C-class operating point and an excitation transistor amplification section 31b, and the final-stage transistor amplification section 31a and the excitation transistor amplification section 31b. Are connected via a capacitor 31c.
【００１７】終段トランジスタ増幅部３１ａには、図示
のように、ゲート電圧端子３２ａを介して終段ゲート電
圧（Ｖｇｓ１）が与えられ、同様にして、励振トランジ
スタ増幅部３１ｂには、ゲート電圧端子３２ｂを介して
励振段ゲート電圧（Ｖｇｓ２）が与えられる。As shown in the figure, the final stage transistor amplifying section 31a is supplied with the final stage gate voltage (V gs1 ) through the gate voltage terminal 32a, and similarly, the exciting transistor amplifying section 31b receives the gate voltage. An excitation stage gate voltage (V gs2 ) is applied via the terminal 32b.
【００１８】さらに、終段トランジスタ増幅部３１ａに
は、後述するようにしてドレイン駆動電源回路３３から
ドレイン電圧が与えられる。そして、図示のように、こ
のドレイン駆動電源回路３３にはドレイン電圧端子３４
ａを介して終段ドレイン電圧（Ｖｃｃ１）が与えられ
る。また、励振トランジスタ増幅部３１ｂには、ドレイ
ン電圧端子３４ｂを介して励振段ドレイン電圧（Ｖ
ｃｃ２）が与えられる。Further, a drain voltage is applied from the drain driving power supply circuit 33 to the final stage transistor amplifying section 31a as described later. Then, as shown in the figure, the drain driving power circuit 33 has a drain voltage terminal 34
The final stage drain voltage (V cc1 ) is given via a. In addition, the excitation transistor amplifier 31b is connected to the excitation stage drain voltage (V) via the drain voltage terminal 34b.
cc2 ) is given.
【００１９】励振トランジスタ増幅部３１ｂのドレイン
・バイアス供給線路には、図示のように抵抗器３５が挿
入されており、この抵抗器３５の両端には制御トリガー
パルス発生回路３６が接続されている。そして、この制
御トリガーパルス発生回路３６は積分回路３７を介して
ドレイン駆動電源回路３３に接続されている。A resistor 35 is inserted in the drain / bias supply line of the excitation transistor amplifying section 31b as shown in the drawing, and a control trigger pulse generating circuit 36 is connected to both ends of the resistor 35. The control trigger pulse generation circuit 36 is connected to the drain drive power supply circuit 33 via the integration circuit 37.
【００２０】ところで、ドレイン・バイアス供給線路に
挿入された抵抗器３５には、送信波（送信信号）のオン
オフの際のドレイン電流の変化が電位差として現れる。
制御トリガーパルス発生回路３６では、上記の電位差に
応じてパルス信号を発生する。つまり、制御トリガーパ
ルス発生回路３６では、予め定められた閾値によって送
信波がオンの際、ハイ（Ｈ）レベルとなるパルス信号
（矩形パルス）を発生して積分回路３７に与える。By the way, in the resistor 35 inserted in the drain / bias supply line, a change in drain current when the transmission wave (transmission signal) is turned on / off appears as a potential difference.
The control trigger pulse generation circuit 36 generates a pulse signal according to the above potential difference. In other words, the control trigger pulse generation circuit 36 generates a pulse signal (rectangular pulse) that becomes a high (H) level when the transmission wave is on according to a predetermined threshold value, and gives it to the integration circuit 37.
【００２１】この積分回路３７は、矩形パルスの立上が
りに対しては時定数が大きく、矩形パルスの立ち下がり
に対しては時定数が小さいという特性を有している。つ
まり、積分回路３７は第１及び第２の時定数を有してお
り、第１の時定数＞第２の時定数の関係にある。The integrating circuit 37 has a characteristic that the time constant is large with respect to the rising edge of the rectangular pulse and small with respect to the falling edge of the rectangular pulse. That is, the integrating circuit 37 has the first and second time constants, and the relationship of the first time constant> the second time constant is satisfied.
【００２２】このような積分回路３７は、例えば、一対
の抵抗Ｒａ及びＲｂ、コンデンサ（容量Ｃ）、及びダイ
オードを備えている（つまり、ＲＣ充放電回路とコンデ
ンサとで構成されることになる）。このような積分回路
３７では、矩形パルスの立上がりの際には、ダイオード
はオフとなり、その結果、時定数（第１の時定数）は、
Ｒａ×Ｃとなる。一方、矩形パルスの立ち下がりの際に
は、ダイオードはオンとなって、その結果、時定数（第
２の時定数）は、｛（Ｒａ×Ｒｂ）／（Ｒａ＋Ｒｂ）｝
×Ｃとなる。The integrating circuit 37 as described above includes, for example, a pair of resistors Ra and Rb, a capacitor (capacitance C), and a diode (that is, it is composed of an RC charge / discharge circuit and a capacitor). . In such an integrating circuit 37, the diode is turned off when the rectangular pulse rises, and as a result, the time constant (first time constant) is
Ra × C. On the other hand, at the fall of the rectangular pulse, the diode is turned on, and as a result, the time constant (second time constant) is {(Ra × Rb) / (Ra + Rb)}.
XC.
【００２３】この結果、積分回路３７からは立上がりが
遅く（立上がりが滑らかで）、立ち下がりが早い（立ち
下がりが急俊な）パルス信号（整形パルス信号と呼ぶ）
出力されることになる。As a result, a pulse signal (referred to as a shaped pulse signal) that has a slow rising edge (smooth rising edge) and a fast falling edge (quick falling edge) is output from the integrating circuit 37.
Will be output.
【００２４】この整形パルス信号はドレイン駆動電源回
路３３のドレイン電圧制御端子３３ａに与えられる。そ
して、ドレイン駆動電源回路３３は整形パルス信号に応
じて終段ドレイン電圧（Ｖｃｃ１）を制御して、制御終
段ドレイン電圧として終段トランジスタ増幅部３１ａに
与える。つまり、整形パルス信号の電圧値に応じて終段
ドレイン電圧（Ｖｃｃ１）が制御される。This shaped pulse signal is applied to the drain voltage control terminal 33a of the drain drive power supply circuit 33. Then, the drain drive power supply circuit 33 controls the final-stage drain voltage ( Vcc1 ) according to the shaped pulse signal, and supplies it to the final-stage transistor amplifier 31a as a control final-stage drain voltage. That is, the final stage drain voltage ( Vcc1 ) is controlled according to the voltage value of the shaped pulse signal.
【００２５】このようなドレイン駆動電源回路３３とし
て、電界効果トランジスタ（ＦＥＴ）を用いた所謂シリ
ーズドロップ型電源回路が用いられる（動作効率を改善
するためには、カイッチング型電源回路を用いることが
望ましい）。A so-called series drop type power supply circuit using a field effect transistor (FET) is used as such a drain drive power supply circuit 33 (in order to improve operation efficiency, it is desirable to use a kitting type power supply circuit. ).
【００２６】上述のようにして、整形パルス信号に応じ
て終段ドレイン電圧（Ｖｃｃ１）を制御する結果、終段
トランジスタ増幅部３１ａに与えられるドレイン電圧
（制御終段ドレイン電圧）は、送信オンの際には滑らか
に立上がり、送信オフの際には、急俊に立ち下がること
になる。As described above, as a result of controlling the final stage drain voltage (V cc1 ) according to the shaping pulse signal, the drain voltage (control final stage drain voltage) applied to the final stage transistor amplifying section 31a is turned on. In the case of, it will rise smoothly, and in the case of transmission off, it will suddenly fall.
【００２７】このようにして、終段トランジスタ増幅部
３１ａのドレイン電圧を制御することによって、図２に
示すように、送信波の立上がりの際において、送信出力
のオーバーシュートが抑圧される。そして、送信波の立
ち下がりの際には、送信出力が急俊に立ち下がることに
なる。この結果、安定して出力のレベルのオン／オフ制
御を行うことができる。By controlling the drain voltage of the final stage transistor amplifying section 31a in this manner, overshoot of the transmission output is suppressed when the transmission wave rises, as shown in FIG. Then, when the transmission wave falls, the transmission output falls sharply. As a result, the on / off control of the output level can be stably performed.
【００２８】[0028]
【発明の効果】以上説明したように、本発明では、入力
信号の有無に応じて出力レベルを制御するようにしたか
ら、送信オンオフの際の出力レベルの制御を簡単な回路
構成でしかも安定してできるという効果がある。As described above, according to the present invention, the output level is controlled according to the presence or absence of the input signal. Therefore, the output level control at the time of transmission on / off can be stabilized with a simple circuit configuration. There is an effect that can be done.
【００２９】特に、Ｂ級又はＣ級等の非線形出力特性を
有する送信用高出力増幅器において、バイアス電圧を入
力信号の有無に応じて制御することによって、簡単な回
路構成で、送信起動時に生じる熱的過渡現象から生じる
オーバーシュートの抑圧ができるばかりでなく、急俊に
送信出力のオフ制御を行うことができる。この結果、高
効率特性を有する非線形増幅器を用いて低消費電力化が
図れるばかりでなく、安定して出力レベル制御ができる
結果、他の送信系及び自局の受信系に悪影響を及ぼすこ
とがなくなる。Particularly, in a high output power amplifier for transmission having a non-linear output characteristic such as class B or class C, by controlling the bias voltage according to the presence / absence of an input signal, the heat generated at the time of starting transmission can be achieved with a simple circuit configuration. Not only the overshoot caused by the transient phenomenon can be suppressed, but also the transmission output off control can be performed rapidly. As a result, not only the power consumption can be reduced by using the non-linear amplifier having high efficiency characteristics, but also the output level can be stably controlled, so that it does not adversely affect other transmission systems and the reception system of the own station. .
【００３０】加えて、装置格納場所を屋外装置と屋内装
置とに分けて、屋外装置側に高出力増幅器を格納するこ
とによって、アンテナの直近に増幅器を装備して、出力
フィーダロスを減らした上で高効率化を図る際、Ｂ級又
はＣ級等の増幅器（高出力増幅器）自体でバーストオン
／オフ制御を簡単に行うことができる。しかも、制御イ
ンターフェースを必要とすることがないから、経済的な
システムを構築できるという利点もある。In addition, the device storage location is divided into an outdoor unit and an indoor unit, and a high-power amplifier is stored on the outdoor unit side, so that an amplifier is installed near the antenna to reduce the output feeder loss. In order to improve efficiency, the burst on / off control can be easily performed by the class B or C class amplifier (high output amplifier) itself. Moreover, since there is no need for a control interface, there is an advantage that an economical system can be constructed.
【図１】本発明による出力レベル制御回路の一実施例を
示す図である。FIG. 1 is a diagram showing an embodiment of an output level control circuit according to the present invention.
【図２】図１に示す出力レベル制御回路を用いた際の出
力信号の包絡線波形と時間との関係を示す図である。FIG. 2 is a diagram showing a relationship between an envelope waveform of an output signal and time when the output level control circuit shown in FIG. 1 is used.
【図３】従来の出力レベル制御回路を示すブロック図で
ある。FIG. 3 is a block diagram showing a conventional output level control circuit.
３１ 送信用高出力増幅器 ３３ ドレイン駆動電源回路 ３５ 抵抗器 ３６ 制御トリガーパルス発生回路 ３７ 積分回路 31 High Output Amplifier for Transmission 33 Drain Driving Power Supply Circuit 35 Resistor 36 Control Trigger Pulse Generation Circuit 37 Integrating Circuit
Claims (5)
出力信号として送出する増幅器とともに用いられ、前記
入力信号の有無を検出して検出信号を送出する検出手段
と、該検出信号に応じて前記増幅器の出力レベルを制御
する制御手段とを有することを特徴とする出力レベル制
御回路。1. A detection means for receiving an input signal, amplifying the input signal, and transmitting the amplified signal as an output signal, detecting means for detecting the presence or absence of the input signal, and transmitting a detection signal; And an output level control circuit for controlling the output level of the amplifier.
路において、前記検出手段は、前記入力信号の有無を検
出して入力信号有りの際、ハイレベルとなるパルス信号
を前記検出信号として送出するようにしたことを特徴と
する出力レベル制御回路。2. The output level control circuit according to claim 1, wherein the detection means detects the presence or absence of the input signal and sends a high-level pulse signal as the detection signal when the input signal is present. An output level control circuit characterized in that.
路において、前記制御手段は、第１の時定数と該第１の
時定数よりも小さい第２の時定数を有し、前記検出信号
の立上がりの際には前記第１の時定数を用い、前記検出
信号の立ち下がりの際には前記第２の時定数を用いて前
記検出信号を整形して整形パルス信号とする積分手段
と、前記整形パルス信号に応じて前記増幅器の出力レベ
ルを制御するレベル制御手段とを有することを特徴とす
る出力レベル制御回路。3. The output level control circuit according to claim 2, wherein the control means has a first time constant and a second time constant smaller than the first time constant, and the detection signal. An integrating means for shaping the detection signal into a shaped pulse signal by using the first time constant at the time of rising and using the second time constant at the time of falling of the detection signal, An output level control circuit comprising: a level control unit that controls an output level of the amplifier according to the shaped pulse signal.
路において、前記増幅器は、電界効果トランジスタで構
成され前記入力信号を受ける励振増幅部と、電界効果ト
ランジスタで構成され前記出力信号を出力する終段増幅
部とを有し、前記検出手段は、前記励振増幅部のドレイ
ンバイアス供給線路に挿入され前記入力信号の有無に応
じて変化するドレイン電流に応じた電位差を得る抵抗器
と、前記電位差に応じて前記パルス信号を前記検出信号
として送出するトリガーパルス発生手段とを有すること
を特徴とする出力レベル制御回路。4. The output level control circuit according to claim 3, wherein the amplifier is a field effect transistor and is an excitation amplification section that receives the input signal, and a field effect transistor is configured to output the output signal. A final stage amplification section, the detection means is a resistor inserted in the drain bias supply line of the excitation amplification section to obtain a potential difference according to a drain current that changes depending on the presence or absence of the input signal; and the potential difference. And an output level control circuit for transmitting the pulse signal as the detection signal according to the above.
路において、前記レベル制御手段は前記整形パルス信号
に応じて前記終段増幅部のドレイン電圧を制御するよう
にしたことを特徴とする出力レベル制御回路。5. The output level control circuit according to claim 4, wherein the level control means controls the drain voltage of the final stage amplification section according to the shaping pulse signal. Level control circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7616294A JP2560635B2 (en) | 1994-04-14 | 1994-04-14 | Output level control circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7616294A JP2560635B2 (en) | 1994-04-14 | 1994-04-14 | Output level control circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07288435A true JPH07288435A (en) | 1995-10-31 |
| JP2560635B2 JP2560635B2 (en) | 1996-12-04 |
Family
ID=13597376
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7616294A Expired - Lifetime JP2560635B2 (en) | 1994-04-14 | 1994-04-14 | Output level control circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2560635B2 (en) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63260209A (en) * | 1987-04-16 | 1988-10-27 | Matsushita Electric Ind Co Ltd | Automatic gain controller |
| JPH0265305A (en) * | 1988-08-31 | 1990-03-06 | Nec Corp | Automatic gain control amplifier |
| JPH0326008A (en) * | 1989-06-23 | 1991-02-04 | Nec Corp | Automatic gain control circuit |
| JPH03198517A (en) * | 1989-12-27 | 1991-08-29 | Nec Corp | Automatic gain control amplifier |
| JPH05102770A (en) * | 1991-10-09 | 1993-04-23 | Pioneer Electron Corp | Signal processing circuit in audio equipment |
-
1994
- 1994-04-14 JP JP7616294A patent/JP2560635B2/en not_active Expired - Lifetime
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63260209A (en) * | 1987-04-16 | 1988-10-27 | Matsushita Electric Ind Co Ltd | Automatic gain controller |
| JPH0265305A (en) * | 1988-08-31 | 1990-03-06 | Nec Corp | Automatic gain control amplifier |
| JPH0326008A (en) * | 1989-06-23 | 1991-02-04 | Nec Corp | Automatic gain control circuit |
| JPH03198517A (en) * | 1989-12-27 | 1991-08-29 | Nec Corp | Automatic gain control amplifier |
| JPH05102770A (en) * | 1991-10-09 | 1993-04-23 | Pioneer Electron Corp | Signal processing circuit in audio equipment |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2560635B2 (en) | 1996-12-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7038536B2 (en) | Power supply processing for power amplifiers | |
| EP1020026B1 (en) | Apparatus and method for amplifying a signal | |
| US6356745B1 (en) | Device and method for controlling output power of mobile communication terminal | |
| US5126688A (en) | Power amplifying apparatus for wireless transmitter | |
| US5182527A (en) | Power amplifying apparatus for wireless transmitter | |
| JP3169002B2 (en) | Transmission output control circuit | |
| US7728662B2 (en) | Saturated power amplifier with selectable and variable output power levels | |
| US7928799B2 (en) | Power amplifying apparatus and mobile communication terminal | |
| KR20010006525A (en) | Battery life extending technique for mobile wireless applications | |
| US6819180B2 (en) | Radio frequency power amplifier adaptive bias control circuit | |
| US11431305B2 (en) | Power amplifier module and power amplification method | |
| US11469713B2 (en) | Power amplifier module | |
| US7265627B2 (en) | Self adaptable bias circuit for enabling dynamic control of quiescent current in a linear power amplifier | |
| US20040095192A1 (en) | Radio frequency power amplifier adaptive bias control circuit | |
| JP2560635B2 (en) | Output level control circuit | |
| JP2002094392A (en) | Transmission power control method and transmission power controller, and mobile wireless station | |
| JP2005151442A (en) | Pulse power amplifier | |
| US5373250A (en) | MESFET power amplifier and its power supply unit, in particular for microwave signal amplification on board a satellite | |
| JP2002335169A (en) | Power transmission apparatus and control method of power transmission | |
| JPH05218752A (en) | Linear power amplifier device | |
| KR20060067059A (en) | High-efficiency linear power amplifier using high-speed bias control | |
| KR101448468B1 (en) | System for managing electric power in a semi-conductor amplifier | |
| KR100757706B1 (en) | High Efficiency Bypass Switching Power Amplification Apparatus with Multiple Power Modes By using Selective Bias Control | |
| JP2001094446A (en) | Wireless transmitter | |
| US20080261542A1 (en) | Power supply circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19960723 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080919 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080919 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090919 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090919 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100919 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110919 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120919 Year of fee payment: 16 |