JPH07288431A - Differential amplifier circuit - Google Patents

Differential amplifier circuit

Info

Publication number
JPH07288431A
JPH07288431A JP6102218A JP10221894A JPH07288431A JP H07288431 A JPH07288431 A JP H07288431A JP 6102218 A JP6102218 A JP 6102218A JP 10221894 A JP10221894 A JP 10221894A JP H07288431 A JPH07288431 A JP H07288431A
Authority
JP
Japan
Prior art keywords
output
transistor
input
differential
base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6102218A
Other languages
Japanese (ja)
Inventor
Takayuki Mogi
孝之 茂木
Daisuke Murakami
大助 村上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP6102218A priority Critical patent/JPH07288431A/en
Publication of JPH07288431A publication Critical patent/JPH07288431A/en
Pending legal-status Critical Current

Links

Landscapes

  • Logic Circuits (AREA)
  • Amplifiers (AREA)

Abstract

PURPOSE:To generate the differential outputs of the equal DC bias voltage and output amplitude so that one external input signal can be inputted and transmitted to a circuit on the next stage by both AC and DC coupling systems. CONSTITUTION:A first output transistor Q2 for generating the differential output at a first amplifier part 2A to input one external input signal IIN and a second output transistor Q3 for generating the differential output at a second amplifier part 2B constituted symmetrically with the first amplifier part 2A are made into a differential pair by connecting their respective emitters through a 9th impedance element RE. Thus, differential outputs Vout3 and Vout4 of the equal DC bias voltage and output amplitude are outputted from the collectors of the first and second output transistors Q2 and Q3.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【目次】以下の順序で本発明を説明する。 産業上の利用分野 従来の技術(図4) 発明が解決しようとする課題(図4及び図5) 課題を解決するための手段(図1) 作用(図1) 実施例(図1〜図3) 発明の効果[Table of Contents] The present invention will be described in the following order. Industrial Application Conventional Technology (FIG. 4) Problem to be Solved by the Invention (FIGS. 4 and 5) Means for Solving the Problem (FIG. 1) Action (FIG. 1) Example (FIGS. 1 to 3) ) The invention's effect

【0002】[0002]

【産業上の利用分野】本発明は差動増幅回路に関し、例
えば光通信の受光側で使用するヘツドアンプに適用し得
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a differential amplifier circuit, and can be applied to, for example, a head amplifier used on the light receiving side of optical communication.

【0003】[0003]

【従来の技術】従来、この種のヘツドアンプは、光フア
イバ等を通した光信号を検出する受光素子の検出信号が
入力され、この検出信号を電流電圧変換及び増幅して出
力する。
2. Description of the Related Art Conventionally, a head amplifier of this type receives a detection signal of a light receiving element for detecting an optical signal that has passed through an optical fiber or the like, converts this detection signal into a current-voltage, amplifies it, and outputs it.

【0004】図4に示すように、光信号を検出する受光
素子PD の検出電流IINは、トランスインピーダンス増
幅回路1のトランジスタQ1 のベースに入力され、エミ
ツタ及びダイオードD1 を介して電源VEEに流される。
また検出電流IINは、一端をインピーダンス素子ZT
び抵抗R2 を介して電源VEEに流れる。
As shown in FIG. 4, the detection current I IN of the light receiving element P D for detecting an optical signal is input to the base of the transistor Q 1 of the transimpedance amplifier circuit 1, and the power is supplied via the emitter and the diode D 1. V EE .
Further, the detection current I IN flows into the power source V EE at one end via the impedance element Z T and the resistor R 2 .

【0005】トランジスタQ1 のコレクタと、一端を電
源VCCに接続された抵抗RL との接続中点はトランジス
タQ2 のベースに接続され、このベースにバイアス電圧
を与えている。トランジスタQ2 のエミツタはインピー
ダンス素子ZT 及び抵抗R2の接続中点に接続され、正
相出力VOUT1を出力する。トランジスタQ2 のコレクタ
は、一端を電源VCCに接続されたインピーダンス素子Z
X に接続され、逆相出力VOUT2を出力する。
The midpoint of the connection between the collector of the transistor Q 1 and the resistor R L whose one end is connected to the power supply V CC is connected to the base of the transistor Q 2 , and a bias voltage is applied to this base. The emitter of the transistor Q 2 is connected to the midpoint of the connection between the impedance element Z T and the resistor R 2 and outputs the positive phase output V OUT1 . The collector of the transistor Q 2 has an impedance element Z whose one end is connected to the power supply V CC.
It is connected to X and outputs a reverse phase output V OUT2 .

【0006】[0006]

【発明が解決しようとする課題】ところが上述の構成の
トランスインピーダンス増幅回路1においては、検出電
流IINが入力されていないときすなわち無信号のとき、
正相出力VOUT1の直流電圧と、逆相出力VOUT2の直流電
圧がそれぞれ異なる。また正相出力VOUT1は、無信号の
ときの直流電圧を上限として下に振幅する。これに対し
て逆相出力VOUT2は、無信号のときの直流電圧を下限と
して上に振幅する。このため正相出力VOUT1と逆相出力
OUT2とでなる差動出力を次段の集積回路へ伝達する方
法が交流結合に限られるという問題があつた。
However, in the transimpedance amplifier circuit 1 having the above configuration, when the detection current I IN is not input, that is, when there is no signal,
The DC voltage of the positive phase output V OUT1 and the DC voltage of the negative phase output V OUT2 are different from each other. Further, the positive-phase output V OUT1 swings downward with the DC voltage when there is no signal as the upper limit. On the other hand, the negative-phase output V OUT2 swings upward with the DC voltage when there is no signal as the lower limit. Therefore, there is a problem that the method of transmitting the differential output composed of the positive-phase output V OUT1 and the negative-phase output V OUT2 to the integrated circuit of the next stage is limited to AC coupling.

【0007】すなわち図4に示す従来のトランスインピ
ーダンス増幅回路1において、正相出力VOUT1及び逆相
出力VOUT2の出力電圧振幅特性を求めたとき、電源VEE
=GND(接地レベル)とし、ダイオード接合の順方向
電圧をVF とし、トランジスタQ1 のベース電流を無視
すると、正相出力VOUT1は次式
That is, in the conventional transimpedance amplifier circuit 1 shown in FIG. 4, when the output voltage amplitude characteristics of the positive phase output V OUT1 and the negative phase output V OUT2 are obtained, the power source V EE
= GND (ground level), the forward voltage of the diode junction is V F, and the base current of the transistor Q 1 is ignored, the positive phase output V OUT1 is

【数1】 で求められる。[Equation 1] Required by.

【0008】抵抗R2 に流れる電流I2 は、次式[0008] current I 2 flowing through the resistor R 2, the following equation

【数2】 により求められる。また電流I2 は、トランジスタQ2
のコレクタ電流をI1 とすると、次式
[Equation 2] Required by. The current I 2 is the same as the transistor Q 2
Let I 1 be the collector current of

【数3】 でも求められる。(2)式及び(3)式より、次式[Equation 3] But it is required. From the expressions (2) and (3), the following expression

【数4】 が求められる。[Equation 4] Is required.

【0009】逆相出力VOUT2は、次式The negative phase output V OUT2 is expressed by the following equation.

【数5】 により求められる。(4)式より(5)式は、次式[Equation 5] Required by. From equation (4), equation (5) is

【数6】 となる。[Equation 6] Becomes

【0010】ここで無信号のとき、すなわちIIN=0の
ときの正相出力VOUT1の直流電圧を求めると、(1)式
より、次式
Here, when there is no signal, that is, when the DC voltage of the positive phase output V OUT1 when I IN = 0 is obtained, the following equation is obtained from the equation (1).

【数7】 となる。同様にして無信号のときの逆相出力VOUT2の直
流電圧を求めると、(6)式より、次式
[Equation 7] Becomes Similarly, when the DC voltage of the reverse phase output V OUT2 when there is no signal is obtained, the following equation is obtained from the equation (6).

【数8】 となる。[Equation 8] Becomes

【0011】これにより正相出力VOUT1と逆相出力V
OUT2とでは、無信号のときの直流電圧が異なることが分
かる。また(1)式及び(6)式より、図5に示すよう
に、正相出力VOUT1は2VF を上限に下へ振幅し、逆相
出力VOUT2はVCC−(ZX /R2 )2VF を下限に上へ
振幅することが分かる。この2つのことは、次段ICへ
の信号伝達方法が交流結合に限られることを示してい
る。
As a result, the positive phase output V OUT1 and the negative phase output V OUT1
It can be seen that the DC voltage when there is no signal is different between OUT2 and OUT2 . Further, from the equations (1) and (6), as shown in FIG. 5, the positive phase output V OUT1 swings downward with 2 V F as the upper limit, and the negative phase output V OUT2 is V CC − (Z X / R 2 ) It can be seen that the amplitude swings upward with a lower limit of 2V F. These two things indicate that the signal transmission method to the next-stage IC is limited to AC coupling.

【0012】さらに上述の構成においては、例えば正相
出力VOUT1の出力振幅ZT ・IINが2VF を超えると、
(1)式より、出力が出なくなることが分かる。このた
め正相出力VOUT1のダイナミツクレンジが2VF に規定
されるという欠点もあつた。
Further, in the above configuration, for example, when the output amplitude Z T · I IN of the positive phase output V OUT1 exceeds 2V F ,
From equation (1), it can be seen that no output is produced. Therefore, the dynamic range of the positive phase output V OUT1 is regulated to 2V F.

【0013】本発明は以上の点を考慮してなされたもの
で、1つの外部入力信号が入力され、交流結合及び直流
結合の両方式で次段の回路へ伝達し得るように、直流バ
イアス電圧及び出力振幅が揃つた差動出力を発生する差
動増幅回路を提案しようとするものである。
The present invention has been made in consideration of the above points, so that one external input signal can be input and can be transmitted to the circuit in the next stage by both AC coupling and DC coupling. Another object of the present invention is to propose a differential amplifier circuit that generates a differential output with uniform output amplitude.

【0014】[0014]

【課題を解決するための手段】かかる課題を解決するた
め本発明においては、コレクタが第1のインピーダンス
素子RL を介して第1の電源VCCに接続され、エミツタ
が第1のダイオードD1 を介して第2の電源VEEに接続
された第1の入力トランジスタQ1 と、ベースが第1の
入力トランジスタQ1 のコレクタ電圧に応じてバイアス
され、コレクタが第2のインピーダンス素子RX を介し
て第1の電源VCCに接続され、エミツタが第3のインピ
ーダンス素子R2 を介して第2の電源VEEに接続されか
つ第4のインピーダンス素子RT を介して第1の入力ト
ランジスタQ1 のベースに接続された第1の出力トラン
ジスタQ2 とを有する第1の増幅部2Aと、コレクタが
第5のインピーダンス素子RL を介して第1の電源VCC
に接続され、エミツタが第2のダイオードD2 を介して
第2の電源VEEに接続された第2の入力トランジスタQ
3 と、ベースが第2の入力トランジスタQ3 のコレクタ
電圧に応じてバイアスされ、コレクタが第6のインピー
ダンス素子RX を介して第1の電源VCCに接続され、エ
ミツタが第7のインピーダンス素子R2 を介して第2の
電源VEEに接続されかつ第8のインピーダンス素子RT
を介して第2の入力トランジスタQ3のベースに接続さ
れた第2の出力トランジスタQ4 とを有する第2の増幅
部2Bと、第1及び第2の出力トランジスタQ2 及びQ
4 のエミツタを相互に接続する第9のインピーダンス素
子RE とを設け、外部入力信号IINが第1又は第2の入
力トランジスタQ1 又はQ3 のベースに入力され、差動
信号VOUT3及びVOUT4を第1及び第2の出力トランジス
タQ2 及びQ4 のコレクタより出力する。
In order to solve such a problem, in the present invention, the collector is connected to the first power source V CC through the first impedance element R L , and the emitter is the first diode D 1. The first input transistor Q 1 connected to the second power source V EE via the base and the base are biased according to the collector voltage of the first input transistor Q 1 , and the collector connects the second impedance element R X. It is connected to the first power supply V CC through, emitter a third impedance element via the R 2 is connected to the second power supply V EE and fourth impedance elements first through R T of the input transistor Q A first amplifier 2A having a first output transistor Q 2 connected to the base of 1 and a first power supply V CC with a collector via a fifth impedance element R L.
A second input transistor Q connected to the second power supply V EE with the emitter connected through the second diode D 2.
3 , the base is biased according to the collector voltage of the second input transistor Q 3 , the collector is connected to the first power supply V CC via the sixth impedance element R X , and the emitter is the seventh impedance element. Is connected to the second power supply V EE via R 2 and the eighth impedance element R T
A second amplifier section 2B and a second output transistor Q 4 which is connected to the second base of the input transistor Q 3 via the first and second output transistors Q 2 and Q
And a ninth impedance element R E for connecting the four emitters to each other, the external input signal I IN is input to the base of the first or second input transistor Q 1 or Q 3 , and the differential signal V OUT3 and V OUT4 is output from the collectors of the first and second output transistors Q 2 and Q 4 .

【0015】[0015]

【作用】1つの外部入力信号IINが入力される第1の増
幅部2Aの差動出力を発生する第1の出力トランジスタ
2 と、第1の増幅部2Aと対称に構成された第2の増
幅部2Bの差動出力を発生する第2の出力トランジスタ
3 とを、第9のインピーダンス素子RE を介してそれ
ぞれのエミツタを接続して、差動対に構成したことによ
り、直流バイアス電圧及び出力振幅が揃つた差動出力V
OUT3及びVOUT4が第1及び第2の出力トランジスタQ2
及びQ3 のコレクタより出力し得る。これにより差動出
力VOUT3及びVOUT4が次段の集積回路等へ交流結合及び
直流結合の両方式で伝達し得る。
A first output transistor Q 2 for generating a differential output of the first amplifying section 2A to which one external input signal I IN is input, and a second output transistor Q 2 symmetrical to the first amplifying section 2A. The second output transistor Q 3 for generating the differential output of the amplifying section 2B is connected to the respective emitters via the ninth impedance element R E to form a differential pair. Differential output V with uniform voltage and output amplitude
OUT3 and V OUT4 are the first and second output transistors Q 2
And from the collector of Q 3 . As a result, the differential outputs V OUT3 and V OUT4 can be transmitted to the integrated circuit in the next stage by both AC coupling and DC coupling.

【0016】[0016]

【実施例】以下図面について、本発明の一実施例を詳述
する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described in detail below with reference to the drawings.

【0017】図4との対応部分に同一符号を付して示す
図1において、2は全体として光信号を検出する受光素
子PD の検出電流IINを入力され、この検出電流IIN
電流電圧変換及び増幅して逆相出力VOUT3及び正相出力
OUT4でなる差動出力を出力するトランスインピーダン
ス増幅回路を示す。
In FIG. 1 in which parts corresponding to those in FIG. 4 are designated by the same reference numerals, reference numeral 2 denotes a detection current I IN of the light receiving element P D which detects an optical signal as a whole, and this detection current I IN is a current. 1 shows a transimpedance amplifier circuit that converts and amplifies voltage to output a differential output composed of a negative phase output V OUT3 and a positive phase output V OUT4 .

【0018】トランスインピーダンス増幅回路2は、検
出電流IINを従来のトランスインピーダンス増幅回路1
と同様に構成された増幅部2Aに入力し、逆相出力V
OUT3を出力する。またトランスインピーダンス増幅回路
2は、増幅部2Aと左右対称形に構成された増幅部2B
より正相出力VOUT4を出力する。
The transimpedance amplifier circuit 2 transfers the detected current I IN to the conventional transimpedance amplifier circuit 1.
To the amplifying section 2A configured in the same manner as the
Output OUT3 . In addition, the transimpedance amplifier circuit 2 has an amplifier section 2B which is symmetrical to the amplifier section 2A.
More positive phase output V OUT4 is output.

【0019】すなわち増幅部2Aは、トランスインピー
ダンス増幅回路1の構成のうちインピーダンス素子ZT
及びZX に代えて、それぞれ抵抗RT 及びRX が配され
ている。これにより(6)式のZT 及びZX をRT 及び
X で置き換え逆相とした次式
That is, the amplifying section 2A includes the impedance element Z T in the configuration of the transimpedance amplifying circuit 1.
Instead of Z X and Z X , resistors R T and R X are provided, respectively. As a result, Z T and Z X in the equation (6) are replaced with R T and R X , and the opposite phase is obtained.

【数9】 によつて表される逆相出力VOUT3がトランジスタQ2
コレクタより出力されるようになされている。
[Equation 9] The reverse-phase output V OUT3 represented by is output from the collector of the transistor Q 2 .

【0020】増幅部2Bは、増幅部2Aと対称な構成の
うちトランジスタQ1 、Q2 及びダイオードD1 に代え
て、これらとそれぞれ同一のトランジスタQ3 、Q4
びダイオードD2 が配されている。トランジスタQ2
びQ4 は、それぞれのエミツタが抵抗RE を介して互い
に接続されている。これによりトランジスタQ2 及びQ
4 が差動対に構成されている。
The amplifier section 2B, instead of the amplifying part transistor Q 1 of the 2A and symmetrical configuration, Q 2 and the diode D 1, respectively with these same transistors Q 3, Q 4 and diode D 2 is arranged There is. The emitters of the transistors Q 2 and Q 4 are connected to each other via a resistor R E. This allows transistors Q 2 and Q
4 is configured as a differential pair.

【0021】また検出電流IINがトランジスタQ1 に入
力されると、トランジスタQ2 のエミツタに発生した正
相出力VOUT1が抵抗RE 及び増幅部2B内の抵抗RT
介してトランジスタQ4 のベースに与えられる。このよ
うにしてトランジスタQ4 のベースには、検出電流IIN
と逆相の電流が与えられる。従つて(9)式と同様に次
When the detection current I IN is input to the transistor Q 1 , the positive phase output V OUT1 generated in the emitter of the transistor Q 2 is transferred to the transistor Q 4 via the resistor R E and the resistor R T in the amplifying section 2B. Given to the base of. In this way, the detection current I IN is applied to the base of the transistor Q 4.
And the current of opposite phase is given. Therefore, the same as the equation (9)

【数10】 によつて表される正相出力VOUT4がトランジスタQ4
コレクタより出力されるようになされている。
[Equation 10] The positive-phase output V OUT4 represented by is output from the collector of the transistor Q 4 .

【0022】以上の構成において、トランスインピーダ
ンス増幅回路2は、受光素子PD と外部抵抗RINとの接
続中点から光信号の検出電流IINを容量Cを介した交流
結合によつて入力される。無信号のとき、すなわちIIN
=0のとき、逆相出力VOUT3の直流バイアス電圧は
(9)式より、(8)式と同様に、次式
In the above structure, the transimpedance amplifier circuit 2 receives the detection current I IN of the optical signal from the midpoint of the connection between the light receiving element P D and the external resistor R IN by AC coupling via the capacitor C. It When there is no signal, that is, I IN
When = 0, the DC bias voltage of the negative-phase output V OUT3 is calculated by the following equation from the equation (9) as in the equation (8).

【数11】 となる。同様に正相出力VOUT4の直流バイアス電圧は
(10)式より、次式
[Equation 11] Becomes Similarly, the DC bias voltage of the positive phase output V OUT4 can be calculated by the following equation from the equation (10).

【数12】 となる。[Equation 12] Becomes

【0023】これにより逆相出力VOUT3及び正相出力V
OUT4は、それぞれVCC−(RX /R2 )2VF という同
一の直流電圧でバイアスされていることが分かる。次
に、検出電流IIN、がトランジスタQ1 のベースに入力
されると、トランジスタQ2 及びQ4 が差動対に構成さ
れていることにより、図2に示すように、逆相出力V
OUT3及び正相出力VOUT4は、直流電圧VCC−(RX /R
2 )2VF を中心に振幅する信号として表われる。
As a result, the reverse phase output V OUT3 and the normal phase output V
It can be seen that OUT4 is biased with the same DC voltage of V CC- (R X / R 2 ) 2V F , respectively. Next, when the detection current I IN is input to the base of the transistor Q 1 , the transistors Q 2 and Q 4 are configured as a differential pair, so that as shown in FIG.
OUT3 and the positive phase output V OUT4 are DC voltage V CC − (R X / R
2 ) Appears as a signal swinging around 2V F.

【0024】以上の構成によれば、1つの検出電流IIN
が入力される増幅部2Aの差動出力を発生するトランジ
スタQ2 と、増幅部2Aと対称形に構成された増幅部2
Bの差動出力を発生するトランジスタQ4 とを、抵抗R
E を介してそれぞれのエミツタを接続して、差動対に構
成したことにより、直流バイアス電圧及び出力振幅が揃
つた差動出力VOUT3及びVOUT4がトランジスタQ2 及び
4 のコレクタより出力できる。これにより差動出力V
OUT3及びVOUT4が次段の集積回路等へ交流結合及び直流
結合の両方式で伝達できる。
According to the above configuration, one detection current I IN
And a transistor Q 2 for generating a differential output of the amplifier 2A, and an amplifier 2 configured symmetrically to the amplifier 2A.
A transistor Q 4 for generating a differential output of B and a resistor R
By connecting the respective emitters via E to form a differential pair, differential outputs V OUT3 and V OUT4 having a uniform DC bias voltage and output amplitude can be output from the collectors of the transistors Q 2 and Q 4. . As a result, the differential output V
OUT3 and V OUT4 can be transmitted to the integrated circuit of the next stage by both AC coupling and DC coupling.

【0025】なお上述の実施例においては、抵抗RL
X 、RT 、R2 を使用して増幅部2A及び2Bを構成
すると共に、増幅部2A及び2Bが発生させる直流電圧
成分を逆相出力VOUT3及び正相出力VOUT4にそのまま与
える場合について述べたが、本発明はこれに限らず、図
3に示すように、抵抗RL 、RX 、RT 、R2 に代え
て、線形又は非線形のインピーダンス素子ZL 、ZX
T 、Z2 をそれぞれ使用して対称な増幅部3A及び3
Bを構成したり、増幅部3Bの外部よりトランジスタQ
3 のベースに参照電圧VREF を入力して、逆相出力V
OUT5及び正相出力VOUT6の直流バイアス電圧を調整し、
製造誤差等による直流電圧の不揃いを取るようにしても
良い。この場合にも上述と同様の効果を得ることができ
る。
In the above embodiment, the resistance R L ,
Regarding the case where the amplifying units 2A and 2B are configured by using R X , R T and R 2 and the DC voltage components generated by the amplifying units 2A and 2B are directly applied to the negative phase output V OUT3 and the positive phase output V OUT4 However, the present invention is not limited to this, and as shown in FIG. 3, instead of the resistors R L , R X , R T , and R 2 , linear or non-linear impedance elements Z L , Z X ,
Symmetrical amplifiers 3A and 3 using Z T and Z 2 respectively
B from the outside of the amplifying section 3B or the transistor Q
Input the reference voltage V REF to the base of 3 and output the negative phase V
Adjust the DC bias voltage of OUT5 and positive phase output V OUT6 ,
The non-uniformity of the DC voltage due to manufacturing error or the like may be removed. Also in this case, the same effect as described above can be obtained.

【0026】また上述の実施例においては、NPN形ト
ランジスタQ1 〜Q4 を使用してトランスインピーダン
ス増幅回路2を構成するを場合について述べたが、本発
明はこれに限らず、PNP形トランジスタを使用すると
共に、ダイオードの接続方向を逆にしてトランスインピ
ーダンス増幅回路を構成する場合にも適用できる。
Further, in the above embodiment, the case where the transimpedance amplifier circuit 2 is constructed by using the NPN type transistors Q 1 to Q 4 has been described, but the present invention is not limited to this, and the PNP type transistor is used. The present invention can be applied to a case where the transimpedance amplifier circuit is configured by using the diodes in the opposite direction to each other.

【0027】さらに上述の実施例においては、入力用ト
ランジスタQ1 及びQ3 のエミツタがそれぞれ1つのダ
イオードD1 及びD2 を介して電源VEEに接続されてい
る場合について述べたが、本発明はこれに限らず、入力
用トランジスタのエミツタがそれぞれ複数のダイオード
を介して電源に接続されている場合にも適用できる。
Further, in the above-mentioned embodiment, the case where the emitters of the input transistors Q 1 and Q 3 are connected to the power source V EE via the respective diodes D 1 and D 2 has been described. The present invention is not limited to this, and can also be applied to a case where the emitters of the input transistors are connected to the power supply via a plurality of diodes.

【0028】[0028]

【発明の効果】上述のように本発明によれば、1つの外
部入力信号が入力される第1の増幅部の差動出力を発生
する第1の出力トランジスタと、第1の増幅部と対称に
構成された第2の増幅部の差動出力を発生する第2の出
力トランジスタとを、第9のインピーダンス素子を介し
てそれぞれのエミツタを接続して、差動対に構成したこ
とにより、直流バイアス電圧及び出力振幅が揃つた差動
出力を第1及び第2の出力トランジスタのコレクタより
出力し得る差動増幅回路を実現できる。これにより差動
出力が次段の集積回路等へ交流結合及び直流結合の両方
式で伝達し得る。
As described above, according to the present invention, the first output transistor for generating the differential output of the first amplifying section to which one external input signal is input and the first amplifying section are symmetrical. The second output transistor for generating a differential output of the second amplifying section configured in the above is connected to each emitter through a ninth impedance element to form a differential pair. It is possible to realize a differential amplifier circuit that can output a differential output having a uniform bias voltage and output amplitude from the collectors of the first and second output transistors. As a result, the differential output can be transmitted to the next-stage integrated circuit or the like by both AC coupling and DC coupling.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明による差動増幅回路の一実施例を示すト
ランスインピーダンス増幅回路の接続図である。
FIG. 1 is a connection diagram of a transimpedance amplifier circuit showing an embodiment of a differential amplifier circuit according to the present invention.

【図2】その逆相出力及び正相出力が同一直流電圧でバ
イアスされていることを示す波形図である。
FIG. 2 is a waveform diagram showing that the negative phase output and the positive phase output are biased with the same DC voltage.

【図3】他の実施例を示す接続図である。FIG. 3 is a connection diagram showing another embodiment.

【図4】従来のトランスインピーダンス増幅回路を示す
接続図である。
FIG. 4 is a connection diagram showing a conventional transimpedance amplifier circuit.

【図5】その逆相出力及び正相出力が異なる直流電圧で
バイアスされていることを湿す波形図である。
FIG. 5 is a waveform diagram for wetting that the negative phase output and the positive phase output are biased with different DC voltages.

【符号の説明】[Explanation of symbols]

1、2、3……トランスインピーダンス増幅回路、2
A、2B、3A、3B……増幅部、PD ……受光素子。
1, 2, 3 ... Transimpedance amplifier circuit, 2
A, 2B, 3A, 3B ... Amplifying section, P D ... Light receiving element.

─────────────────────────────────────────────────────
─────────────────────────────────────────────────── ───

【手続補正書】[Procedure amendment]

【提出日】平成6年7月11日[Submission date] July 11, 1994

【手続補正1】[Procedure Amendment 1]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0004[Correction target item name] 0004

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【0004】図4に示すように、光信号を検出する受光
素子Pの検出電流IINは、トランスインピーダンス
増幅回路1のトランジスタQのベースに入力され、イ
ンピーダンス素子Z及び抵抗Rを介して電源VEE
に流れる。
As shown in FIG. 4, the detection current I IN of the light receiving element P D for detecting an optical signal is input to the base of the transistor Q 1 of the transimpedance amplifier circuit 1, and the impedance element Z T and the resistor R 2 are connected. Power through VEE
Flow to.

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】コレクタが第1のインピーダンス素子を介
して第1の電源に接続され、エミツタが第1のダイオー
ドを介して第2の電源に接続された第1の入力トランジ
スタと、ベースが当該第1の入力トランジスタのコレク
タ電圧に応じてバイアスされ、コレクタが第2のインピ
ーダンス素子を介して上記第1の電源に接続され、エミ
ツタが第3のインピーダンス素子を介して上記第2の電
源に接続されかつ第4のインピーダンス素子を介して上
記第1の入力トランジスタのベースに接続された第1の
出力トランジスタとを有する第1の増幅部と、 コレクタが第5のインピーダンス素子を介して上記第1
の電源に接続され、エミツタが第2のダイオードを介し
て上記第2の電源に接続された第2の入力トランジスタ
と、ベースが当該第2の入力トランジスタのコレクタ電
圧に応じてバイアスされ、コレクタが第6のインピーダ
ンス素子を介して上記第1の電源に接続され、エミツタ
が第7のインピーダンス素子を介して上記第2の電源に
接続されかつ第8のインピーダンス素子を介して上記第
2の入力トランジスタのベースに接続された第2の出力
トランジスタとを有する第2の増幅部と、 上記第1及び第2の出力トランジスタのエミツタを相互
に接続する第9のインピーダンス素子とを具え、 外部入力信号が上記第1又は第2の入力トランジスタの
ベースに入力され、差動信号を上記第1及び第2の出力
トランジスタのコレクタより出力することを特徴とする
差動増幅回路。
1. A first input transistor having a collector connected to a first power supply via a first impedance element, an emitter connected to a second power supply via a first diode, and a base connected to the first input transistor. Biased according to the collector voltage of the first input transistor, the collector is connected to the first power source via a second impedance element, and the emitter is connected to the second power source via a third impedance element. A first amplifier having a first output transistor connected to the base of the first input transistor through a fourth impedance element, and a collector having the first output transistor through a fifth impedance element.
Second input transistor connected to the second power supply via the second diode, and the base is biased according to the collector voltage of the second input transistor, and the collector is connected to the second input transistor connected to the second power supply via the second diode. The second input transistor is connected to the first power source via a sixth impedance element, the emitter is connected to the second power source via a seventh impedance element, and the eighth input element is connected to the second input transistor. A second amplifying section having a second output transistor connected to the base of, and a ninth impedance element interconnecting the emitters of the first and second output transistors, and an external input signal The differential signal is input to the base of the first or second input transistor and a differential signal is output from the collectors of the first and second output transistors. Differential amplifier circuit, characterized in that.
【請求項2】上記第1、第2、第3及び第4のインピー
ダンス素子は、それぞれ上記第5、第6、第7及び第8
のインピーダンス素子と等しいことを特徴とする請求項
1に記載の差動増幅回路。
2. The first, second, third and fourth impedance elements respectively include the fifth, sixth, seventh and eighth impedance elements.
2. The differential amplifier circuit according to claim 1, wherein the differential amplifier circuit has the same impedance element.
【請求項3】上記外部入力信号が上記第1の入力トラン
ジスタのベースに入力されるときは、上記第2の入力ト
ランジスタのベースが第3の電源に接続されることによ
つて上記差動出力の直流電圧成分が調整される、又は上
記外部入力信号が上記第2の入力トランジスタのベース
に入力されるときは、上記第1の入力トランジスタのベ
ースが上記第3の電源に接続されることによつて上記差
動出力の直流電圧成分が調整されることを特徴とする請
求項1又は請求項2に記載の差動増幅回路。
3. When the external input signal is input to the base of the first input transistor, the base of the second input transistor is connected to a third power supply, thereby providing the differential output. Is adjusted, or when the external input signal is input to the base of the second input transistor, the base of the first input transistor is connected to the third power supply. Therefore, the DC voltage component of the differential output is adjusted, and the differential amplifier circuit according to claim 1 or 2.
JP6102218A 1994-04-15 1994-04-15 Differential amplifier circuit Pending JPH07288431A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6102218A JPH07288431A (en) 1994-04-15 1994-04-15 Differential amplifier circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6102218A JPH07288431A (en) 1994-04-15 1994-04-15 Differential amplifier circuit

Publications (1)

Publication Number Publication Date
JPH07288431A true JPH07288431A (en) 1995-10-31

Family

ID=14321533

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6102218A Pending JPH07288431A (en) 1994-04-15 1994-04-15 Differential amplifier circuit

Country Status (1)

Country Link
JP (1) JPH07288431A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9755589B2 (en) 2012-12-11 2017-09-05 Fujitsu Limited Amplifier with gain adjustment resistor, feedback resistors and transistors and optical receiver including amplifier

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9755589B2 (en) 2012-12-11 2017-09-05 Fujitsu Limited Amplifier with gain adjustment resistor, feedback resistors and transistors and optical receiver including amplifier

Similar Documents

Publication Publication Date Title
US6642741B2 (en) Electronically adjustable integrated circuit input/output termination method and apparatus
JPH01137709A (en) Differential amplifier
AU646921B2 (en) Semiconductor laser device driving circuit
JPS6412405B2 (en)
US4007427A (en) Cascaded transistor amplifier stages
US4151482A (en) Folded-cascode amplifier stages
JP3404209B2 (en) Transimpedance amplifier circuit
JPH07288431A (en) Differential amplifier circuit
US7538614B1 (en) Differential amplifier with independent output common mode adjustment
US4395642A (en) Sine-shaping circuit
JP3431282B2 (en) Light receiving signal amplification circuit and light receiving signal processing device
US5119041A (en) High gain differential current amplifier having a low output voltage
US4293824A (en) Linear differential amplifier with unbalanced output
JPH1075132A (en) Differential amplifier
US4254381A (en) Balanced-to-single-ended signal converters
JPH06276037A (en) Audio power amplifier
JP2566941B2 (en) DC offset voltage compensation circuit for integrated circuit
JP2902277B2 (en) Emitter follower output current limiting circuit
JP3507530B2 (en) Logarithmic conversion circuit
JPS6251077B2 (en)
JP3058998B2 (en) Semiconductor integrated circuit device
JP3534275B2 (en) Current source and integrated circuit
JP3470835B2 (en) Operational amplifier
JP2573344B2 (en) Current-voltage conversion circuit
JP3029733B2 (en) Pulse analog conversion circuit