JPH0728741A - Semiconductor disk device - Google Patents

Semiconductor disk device

Info

Publication number
JPH0728741A
JPH0728741A JP17006193A JP17006193A JPH0728741A JP H0728741 A JPH0728741 A JP H0728741A JP 17006193 A JP17006193 A JP 17006193A JP 17006193 A JP17006193 A JP 17006193A JP H0728741 A JPH0728741 A JP H0728741A
Authority
JP
Japan
Prior art keywords
data
disk device
read
semiconductor disk
printer port
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP17006193A
Other languages
Japanese (ja)
Inventor
Takanobu Sawagashira
孝信 沢頭
Hiroshi Sukegawa
博 助川
Tetsuo Makino
哲男 牧野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP17006193A priority Critical patent/JPH0728741A/en
Publication of JPH0728741A publication Critical patent/JPH0728741A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To provide a semiconductor disk device which can be connected to a printer port. CONSTITUTION:An input pin prepared in a printer port 2 for input of a control signal is used when the data are read out of a semiconductor disk device 10 and sent to a personal computer 1. Under such conditions, the read data of 16 bits which are read out of a flush EEPROM are divided into four pieces according to the number of input pins of the port 2. These divided data are transferred to the input pins of the port 2 every 4 bits. When the data are written into the device 10, eight data output pins of the port 2 are used as they are. Therefore the device 10 can be connected to the port 2 provided on the computer 1 as a standard equipment.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】この発明は、電気的に一括消去の
可能な不揮発性メモリであるフラッシュEEPROMを
備えた半導体ディスク装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor disk device equipped with a flash EEPROM which is a non-volatile memory capable of electrically erasing all at once.

【0002】[0002]

【従来の技術】従来のワークステーションやパーソナル
コンピュータ等の情報処理装置の多くは、記憶装置とし
て磁気ディスク装置を用いていた。磁気ディスク装置
は、記録の信頼性が高い、ビット単価が安いなどの利点
がある反面、装置のサイズが大きい、物理的な衝撃に弱
いなどの欠点を持つ。
2. Description of the Related Art Many conventional information processing apparatuses such as workstations and personal computers use magnetic disk devices as storage devices. The magnetic disk device has advantages such as high recording reliability and a low bit unit price, but has drawbacks such as a large device size and weak physical shock.

【0003】すなわち、磁気ディスク装置は、磁気ヘッ
ドを回転ディスク表面に走らせることによって、データ
を回転ディスク上に磁気的に書き込む、あるいはそれら
を読み出すという動作原理である。この回転ディスクや
磁気ヘッドといった機械的な可動部分は、装置に物理的
な衝撃が与えられることによって当然誤動作や故障が発
生する恐れがある。またそのような機械的可動部を必要
とする事が、装置全体のサイズを小さくする障害となっ
ている。
That is, the magnetic disk drive is based on the operation principle of running data on the surface of a rotating disk by a magnetic head to magnetically write data on the rotating disk or read them. Mechanically movable parts such as the rotating disk and the magnetic head may naturally malfunction or fail due to physical impact on the device. Further, the need for such a mechanically movable portion is an obstacle to reducing the size of the entire device.

【0004】このため、磁気ディスク装置は、机上に固
定して使用するデスクトップタイプのコンピュータで用
いるにはあまり支障とならないが、持ち運び可能で小型
なラップトップコンピュータやノートブックコンピュー
タにおいては、これらの欠点は大きな問題となる。
For this reason, the magnetic disk device does not hinder the use of a desktop type computer which is fixedly mounted on a desk, but these disadvantages exist in a portable and small laptop computer or notebook computer. Is a big problem.

【0005】そこで、近年、装置のサイズが小さく物理
的な衝撃にも強い半導体ディスク装置に注目が集まって
いる。半導体ディスク装置とは、電気的に一括消去が可
能な不揮発メモリであるフラッシュEEPROMを、従
来の磁気ディスク装置などと同様にパーソナルコンピュ
ータなどの2次記憶装置として用いるものである。この
半導体ディスク装置には、磁気ディスク装置のような機
械的な可動部分がないため、物理的な衝撃による誤動作
や故障は発生しにくい。また、装置としてのサイズも小
さくなる等の利点がある。
Therefore, in recent years, attention has been focused on a semiconductor disk device which is small in size and resistant to physical shock. The semiconductor disk device uses a flash EEPROM, which is a non-volatile memory that can be electrically collectively erased, as a secondary storage device such as a personal computer like a conventional magnetic disk device. Since this semiconductor disk device does not have a mechanically movable part like a magnetic disk device, malfunctions and failures due to physical shocks are unlikely to occur. Further, there is an advantage that the size of the device is reduced.

【0006】また、最近では、記憶容量の大きい半導体
ディスク装置も開発されており、ポータブルコンピュー
タだけでなく、デスクトップタイプのパーソナルコンピ
ュータにも半導体ディスク装置が利用される傾向にあ
る。
Recently, a semiconductor disk device having a large storage capacity has been developed, and the semiconductor disk device tends to be used not only in a portable computer but also in a desktop type personal computer.

【0007】しかしながら、従来の半導体ディスク装置
は、IDEインターフェースやSCSIインターフェー
スを利用しなければパーソナルコンピュータに接続する
事ができないので、それらインターフェース専用の拡張
ボードを用意する必要があった。また、それらIDEイ
ンターフェースやSCSIインターフェースが既に用意
されている場合であっても、それらは既に磁気ディスク
装置の接続に使用されているケースもあり、その場合に
は半導体ディスク装置を増設できないことがある。
However, since the conventional semiconductor disk device cannot be connected to the personal computer without using the IDE interface or the SCSI interface, it is necessary to prepare an expansion board dedicated to these interfaces. Even if the IDE interface and the SCSI interface are already prepared, there are cases where they are already used for connecting the magnetic disk device, and in that case, the semiconductor disk device may not be added. .

【0008】[0008]

【発明が解決しようとする課題】従来の半導体ディスク
装置では、IDEインターフェースやSCSIインター
フェースを利用しなければパーソナルコンピュータに接
続することができないので、それらインターフェース専
用の拡張ボードを用意しなければならない欠点があっ
た。
The conventional semiconductor disk device cannot be connected to a personal computer unless an IDE interface or a SCSI interface is used, so that an expansion board dedicated to those interfaces must be prepared. there were.

【0009】この発明はこのような点に鑑みてなされた
もので、パーソナルコンピュータに標準装備のプリンタ
ポートに接続できるようにし、IDEインターフェース
やSCSIインターフェース用の拡張ボードを用意する
ことなくパーソナルコンピュータに直接的に接続するこ
とができる半導体ディスク装置を提供することを目的と
する。
The present invention has been made in view of the above circumstances, and enables the personal computer to be connected to a printer port provided as a standard equipment and directly to the personal computer without preparing an expansion board for an IDE interface or a SCSI interface. It is an object of the present invention to provide a semiconductor disk device that can be electrically connected.

【0010】[0010]

【課題を解決するための手段および作用】この発明は、
複数のフラッシュEEPROMを備えた半導体ディスク
装置において、ホスト装置のプリンタポートに設けられ
ているデータ出力ピンを介して前記ホスト装置から供給
されるディスクアドレスを、アドレス変換情報に従って
前記複数のフラッシュEEPROMチップをアクセスす
るための実メモリアドレスに変換するアドレス変換手段
と、このアドレス変換手段によって変換された実メモリ
アドレスに従って、前記複数のフラッシュEEPROM
をリード/ライトアクセスするメモリアクセス手段と、
このメモリアクセス手段によって前記複数のフラッシュ
EEPROMから読み出されたリードデータを一時的に
保持するデータレジスタと、このデータレジスタに保持
されているリードデータを前記プリンタポートの入力ピ
ンの数に対応させて複数のデータブロックに分割し、前
記リードデータを前記分割されたデータブロック単位で
前記プリンタポートの制御信号入力のための入力ピンへ
順次読み出すデータ読み出し手段とを具備し、プリンタ
ポートを介してホスト装置に接続されるように構成され
ていることを特徴とする。
Means and Actions for Solving the Problems
In a semiconductor disk device having a plurality of flash EEPROMs, a disk address supplied from the host device via a data output pin provided in a printer port of the host device is stored in the plurality of flash EEPROM chips according to address conversion information. A plurality of flash EEPROMs are provided in accordance with the address conversion means for converting into a real memory address for access and the real memory address converted by the address conversion means.
Memory access means for read / write access to
A data register for temporarily holding the read data read from the plurality of flash EEPROMs by the memory access means, and the read data held in the data register in correspondence with the number of input pins of the printer port. A host device through the printer port, the data reading unit dividing the read data into a plurality of data blocks, and sequentially reading the read data in units of the divided data blocks to an input pin for inputting a control signal of the printer port. It is characterized in that it is configured to be connected to.

【0011】この半導体ディスク装置においては、その
半導体ディスク装置からホスト装置へのデータ読み出し
時には、プリンタポートに予め用意されている制御信号
入力のための入力ピンが利用される。この場合、フラッ
シュEEPROMから読み出されたリードデータは、プ
リンタポートの入力ピンの数に対応するビット数をそれ
ぞれ持つ複数のデータブロックに分割され、その分割さ
れたデータブロック単位でプリンタポートの入力ピンに
転送される。また、プリンタポートにはパラレルデータ
出力のためのデータ出力ピンが設けられているので、半
導体ディスク装置へのデータ書き込み時においてはその
データ出力ピンがデータ転送に利用される。したがっ
て、パーソナルコンピュータに標準装備のプリンタポー
トを利用できるようになり、IDEインターフェースや
SCSIインターフェース用の拡張ボードを用意するこ
となくパーソナルコンピュータに直接的に接続すること
が可能となる。
In this semiconductor disk device, when data is read from the semiconductor disk device to the host device, an input pin for inputting a control signal prepared in advance in the printer port is used. In this case, the read data read from the flash EEPROM is divided into a plurality of data blocks each having a bit number corresponding to the number of input pins of the printer port, and the input pin of the printer port is divided into the divided data blocks. Transferred to. Since the printer port is provided with a data output pin for outputting parallel data, the data output pin is used for data transfer when writing data to the semiconductor disk device. Therefore, it becomes possible to use the printer port equipped as standard in the personal computer, and it is possible to directly connect to the personal computer without preparing an expansion board for an IDE interface or a SCSI interface.

【0012】[0012]

【実施例】以下、図面を参照してこの発明の実施例を説
明する。図1にはこの発明の一実施例に係わる半導体デ
ィスク装置の構成が示されている。この半導体ディスク
装置10は、ハードディスク装置やフロッピーディスク
装置の代替としてパーソナルコンピュータ1に接続され
て使用されるものであり、通常は、IDEインターフェ
ースまたはSCSIインターフェースを介してパーソナ
ルコンピュータ1に接続されるが、図示のように、パー
ソナルコンピュータ1に標準装備されているプリンタ
(PRT)ポートコネクタ2に接続することも可能とな
るように構成されている。この場合、半導体ディスク装
置10は、専用の接続ケーブル3を介してPRTポート
コネクタ2に接続される。接続ケーブル3は、PRTポ
ートコネクタ2用のプラグ4と、半導体ディスク装置1
0のIDEコネクタ12用のプラグ5を有している。
Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 shows the configuration of a semiconductor disk device according to an embodiment of the present invention. The semiconductor disk device 10 is used by being connected to a personal computer 1 as an alternative to a hard disk device or a floppy disk device, and is usually connected to the personal computer 1 via an IDE interface or a SCSI interface. As shown in the figure, the personal computer 1 can be connected to a printer (PRT) port connector 2 which is standard equipment. In this case, the semiconductor disk device 10 is connected to the PRT port connector 2 via the dedicated connection cable 3. The connection cable 3 includes a plug 4 for the PRT port connector 2 and the semiconductor disk device 1
It has a plug 5 for the 0 IDE connector 12.

【0013】この半導体ディスク装置10は、データ記
憶用素子としてフラッシュEEPROM11−0〜11
−4を備えている。これらフラッシュEEPROM11
−0〜11−4においては、書き込みや消去を行う際に
扱うデータ量に最低単位が定まっており、その単位分の
データが一括して扱われる。ここでは、一例として、フ
ラッシュEEPROM11−0〜11−4は、256バ
イトのページ単位でデータ書き込みを行なえ、データ消
去単位が4Kバイトのブロック単位である場合を想定す
る。この場合、これらフラッシュEEPROMとして
は、NAND型のフラッシュEEPROMを使用するこ
とが好ましい。
The semiconductor disk device 10 includes flash EEPROMs 11-0 to 11-11 as data storage elements.
-4 is provided. These flash EEPROM 11
In -0 to 11-4, the minimum unit is set for the amount of data to be handled when writing or erasing, and the data for that unit is handled collectively. Here, as an example, it is assumed that the flash EEPROMs 11-0 to 11-4 can write data in page units of 256 bytes and the data erasing unit is a block unit of 4 Kbytes. In this case, it is preferable to use a NAND flash EEPROM as the flash EEPROM.

【0014】また、この半導体ディスク装置10は、I
DEコネクタ12、ホストインターフェース回路13、
アクセスコントロール回路14、およびデータバッファ
15を備えている。IDEコネクタ12は、パーソナル
コンピュータ1のIDEインターフェースに接続するた
めのコネクタであり、パーソナルコンピュータ1のシス
テムバスに接続可能なハードディスク装置と同様に40
ピンのピン配置を有している。
Further, this semiconductor disk device 10 has I
DE connector 12, host interface circuit 13,
An access control circuit 14 and a data buffer 15 are provided. The IDE connector 12 is a connector for connecting to the IDE interface of the personal computer 1, and is the same as the hard disk device connectable to the system bus of the personal computer 40.
It has a pin arrangement of pins.

【0015】ホストインターフェース回路13は、ID
Eコネクタ12を介してパーソナルコンピュータ1との
通信を行う。このホストインターフェース回路13に
は、8ビット幅のセクタナンバレジスタ131、8ビッ
ト幅のセクタカウントレジスタ132、16ビット幅の
データレジスタ133、および8ビット幅のドライブヘ
ッドモ−ドレジスタ134などを含むレジスタ群が設け
られている。これらレジスタは、パーソナルコンピュー
タ1のホストCPUによってリード/ライト可能であ
る。
The host interface circuit 13 has an ID
Communication with the personal computer 1 is performed via the E connector 12. The host interface circuit 13 includes a register group including an 8-bit width sector number register 131, an 8-bit width sector count register 132, a 16-bit width data register 133, and an 8-bit width drive head mode register 134. Is provided. These registers can be read / written by the host CPU of the personal computer 1.

【0016】セクタナンバレジスタ131には、ホスト
CPUによってセクタ番号がライトされる。セクタカウ
ントレジスタ132には、リード/ライト対象のセクタ
数がホストCPUによってライトされる。データレジス
タ133には、ホストCPUから入力されるライトデー
タまたはホストCPUに出力されるリードデータが設定
される。ドライブヘッドモ−ドレジスタ134にセット
されるモード情報には、半導体ディスク装置10との接
続にパーソナルコンピュータ1のPRTポートコネクタ
2を利用するか否かを示すPRTフラグのビットが含ま
れており、そのPRTフラグはホストCPUによってセ
ットされる。PRTポートコネクタ2を利用する場合に
は、PRTフラグはホストCPUによって“1”にセッ
トされる。
The sector number is written in the sector number register 131 by the host CPU. The number of sectors to be read / written is written in the sector count register 132 by the host CPU. Write data input from the host CPU or read data output to the host CPU is set in the data register 133. The mode information set in the drive head mode register 134 includes a PRT flag bit indicating whether or not the PRT port connector 2 of the personal computer 1 is used for connection with the semiconductor disk device 10. The PRT flag is set by the host CPU. When using the PRT port connector 2, the PRT flag is set to "1" by the host CPU.

【0017】アクセスコントロール回路14は、IDE
コネクタ12およびホストインターフェース回路13を
介してホストCPUから供給されるディスクアクセス要
求に応じて、フラッシュEEPROM11−0〜11−
4をアクセス制御する。このアクセスコントローラ14
には、アドレス変換テーブル141が設けられている。
アドレス変換テーブル141には、ホストCPUからの
論理アドレス(シリンダ番号、セクタ番号、ヘッド番号
によって決定される)とフラッシュEEPROMチップ
11−0〜11−4をアクセスするための実アドレス
(チップ番号、メモリアドレス)との対応関係が定義さ
れている。
The access control circuit 14 uses the IDE
In response to a disk access request supplied from the host CPU via the connector 12 and the host interface circuit 13, the flash EEPROMs 11-0 to 11-
4 access control. This access controller 14
Is provided with an address conversion table 141.
The address conversion table 141 has logical addresses (determined by cylinder number, sector number, head number) from the host CPU and real addresses (chip number, memory) for accessing the flash EEPROM chips 11-0 to 11-4. Address) is defined.

【0018】アクセスコントロール回路14は、アドレ
ス変換テーブル141による変換結果にしたがってフラ
ッシュEEPROM11−0〜11−4の選択、および
その選択したフラッシュEEPROMに対するデータの
リード/ライト制御等を行なう。この場合、アクセスコ
ントローラ12は、アドレス変換テーブル121から出
力されるメモリチップ番号に対応するフラッシュEEP
ROMを選択するために、まず、フラッシュEEPRO
M11−0〜11−4にチップ選択信号CS−0〜CS
−4を選択的に供給する。また、アクセスコントロール
回路14は、アドレス変換テーブル141から出力され
るメモリアドレスを先頭アドレスとして発生し、そして
ホストCPUから送られてきたセクタ数分のデータのリ
ード/ライト動作が実行されるように、その先頭アドレ
スを順次カウントアップする。
The access control circuit 14 selects the flash EEPROMs 11-0 to 11-4 according to the conversion result of the address conversion table 141, and controls the read / write of data for the selected flash EEPROM. In this case, the access controller 12 uses the flash EEP corresponding to the memory chip number output from the address conversion table 121.
To select ROM, first, flash EEPROM
Chip selection signals CS-0 to CS for M11-0 to 11-4
-4 is selectively supplied. Further, the access control circuit 14 generates a memory address output from the address conversion table 141 as a head address, and performs a read / write operation of data corresponding to the number of sectors sent from the host CPU. The leading address is sequentially incremented.

【0019】この場合、フラッシュEEPROMのアク
セスは、フラッシュEEPROMの動作モードをコマン
ドによって指定するコマンド方式で行われる。すなわ
ち、アクセスコントロール回路14は、まず、フラッシ
ュEEPROMの動作モード(ライト、リード、消去、
ベリファイ等)を指定し、次いでアクセス位置を示すア
ドレス(ライトモードの時は、アドレスおよびライトデ
ータ)をフラッシュEEPROMに供給する。フラッシ
ュEEPROMには、例えば256バイトの入出力レジ
スタが設けられている。このため、例えばライトモード
においては、そのレジスタにライトデータが転送された
後は、フラッシュEEPROM内部でライト動作が実行
されるので、アクセスコントロール回路14はそのライ
トアクセスの制御から解放される。
In this case, access to the flash EEPROM is performed by a command method in which the operation mode of the flash EEPROM is designated by a command. That is, the access control circuit 14 firstly operates the flash EEPROM in the operation modes (write, read, erase,
Verify, etc.) is designated, and then an address indicating the access position (address and write data in the write mode) is supplied to the flash EEPROM. The flash EEPROM is provided with an input / output register of 256 bytes, for example. Therefore, in the write mode, for example, after the write data is transferred to the register, the write operation is executed inside the flash EEPROM, so that the access control circuit 14 is released from the control of the write access.

【0020】データバッファ15は、ホストCPUから
送られてきたライトデータやフラッシュメモリ11−0
〜11−4からの読み出しデータを保持する。図2に
は、PRTコネクタ2を利用する場合のインターフェー
スの一例が示されている。
The data buffer 15 is provided with the write data sent from the host CPU and the flash memory 11-0.
The read data from 11-4 are held. FIG. 2 shows an example of an interface when the PRT connector 2 is used.

【0021】PRTコネクタ2は、セントロニクス仕様
に準拠した25ピンのピン配置を有している。このPR
Tコネクタ2に半導体ディスク装置10を接続する場合
には、ピン番号1がホストCPUからのストローブ信号
(STROBE)、ピン番号2〜9がホストCPUから
のレジスタ指定アドレスや出力データ(OD0〜OD
7)、ピン番号10〜13がホストCPUへの入力デー
タ(ID0〜ID3)、ピン番号15がホストCPUへ
の入力信号に利用される。
The PRT connector 2 has a 25-pin pin arrangement conforming to the Centronics specifications. This PR
When the semiconductor disk device 10 is connected to the T connector 2, pin number 1 is a strobe signal (STROBE) from the host CPU, and pin numbers 2 to 9 are register designation addresses and output data (OD0-OD) from the host CPU.
7), pin numbers 10 to 13 are used as input data (ID0 to ID3) to the host CPU, and pin number 15 is used as an input signal to the host CPU.

【0022】ストローブ信号(STROBE)は、PR
Tコネクタ2にプリンタを接続した場合と同様に、出力
データ(OD0〜OD7)を半導体ディスク装置10に
送信するときの同期信号として使用される。ピン番号2
〜9のうちで、ピン番号2〜5の上位4本のピンはホス
トインターフェース回路13内のレジスタを指定するた
めのアドレス出力用として利用され、ピン番号6〜9の
下位4本のピンはホストCPUからのデータ出力用とし
て利用される。この場合、IDEの仕様のデータ転送単
位は16ビットであるので、その16ビットのデータは
4ビット単位で4回に分割されてホストCPUから半導
体ディスク装置10へ転送される。
The strobe signal (STROBE) is PR
Similar to the case where a printer is connected to the T connector 2, it is used as a synchronization signal when transmitting output data (OD0 to OD7) to the semiconductor disk device 10. Pin number 2
Out of 9 to 9, the upper 4 pins of pin numbers 2 to 5 are used for address output for designating the register in the host interface circuit 13, and the lower 4 pins of pin numbers 6 to 9 are the hosts. It is used for data output from the CPU. In this case, since the data transfer unit of the IDE specification is 16 bits, the 16-bit data is divided into 4 times in units of 4 bits and transferred from the host CPU to the semiconductor disk device 10.

【0023】ピン番号10〜13は、PRTコネクタ2
にプリンタを接続した場合にはプリンタからホストCP
Uへのアクノリッジ信号、ビジー信号、ペーパーエンド
信号、セレクト信号の入力用として利用されるピンであ
るが、ここでは、半導体ディスク装置10からのリード
データの入力用として利用される。この場合、16ビッ
トのリードデータは4ビット毎に4つに分割され、4ビ
ット単位で半導体ディスク装置10からピン番号10〜
13に出力される。半導体ディスク装置10からピン番
号15に出力される信号は、出力中の4ビットのリード
データに後続するデータが存在することを通知するため
のものであり、上位12ビットの出力時に発生される。
Pin numbers 10 to 13 are the PRT connector 2
If a printer is connected to the
The pin is used for inputting an acknowledge signal, a busy signal, a paper end signal, and a select signal to U. Here, it is used for inputting read data from the semiconductor disk device 10. In this case, the 16-bit read data is divided into four every 4 bits, and the pin numbers 10 to 10 are input from the semiconductor disk device 10 in 4-bit units.
13 is output. The signal output from the semiconductor disk device 10 to the pin number 15 is for notifying that there is data following the 4-bit read data being output, and is generated when the upper 12 bits are output.

【0024】このように、半導体ディスク装置10から
ホストCPUへのリードデータの転送については、ID
Eインターフェースを利用した場合と異なり、リードデ
ータは4ビット単位で4分割されて半導体ディスク装置
10からホストCPUへ送信される。このようなリード
データの分割転送は、半導体ディスク装置10のホスト
インタ−フェース回路13によって制御される。
As described above, regarding the transfer of the read data from the semiconductor disk device 10 to the host CPU, the ID
Unlike the case where the E interface is used, the read data is divided into four in units of 4 bits and transmitted from the semiconductor disk device 10 to the host CPU. Such divided transfer of read data is controlled by the host interface circuit 13 of the semiconductor disk device 10.

【0025】また、ホストCPUから半導体ディスク装
置10へのライトデータの転送についても、IDEイン
ターフェースを利用した場合と異なり、ライトデータは
4ビット単位で4分割されて半導体ディスク装置10か
らホストCPUへ送信される。この場合、ライトデータ
の分割転送は、ディスクドライバプログラムによって制
御される。
Regarding the transfer of write data from the host CPU to the semiconductor disk device 10, unlike the case where the IDE interface is used, the write data is divided into 4 by 4 bits and transmitted from the semiconductor disk device 10 to the host CPU. To be done. In this case, the division transfer of write data is controlled by the disk driver program.

【0026】図3には、ホストインターフェース回路1
3に設けられたデータ読み出し回路の具体的構成の一例
が示されている。このデータ読み出し回路は、前述のデ
ータレジスタ133、ドライブヘッドモ−ドレジスタ1
34に加え、データレジスタ切り替え制御回路50、A
NDゲート501〜509を備えている。
In FIG. 3, the host interface circuit 1 is shown.
3 shows an example of a specific configuration of the data read circuit provided in FIG. This data read circuit includes the data register 133 and the drive head mode register 1 described above.
34, a data register switching control circuit 50, A
The ND gates 501 to 509 are provided.

【0027】データレジスタ切り替え制御回路50は、
ドライブヘッドモ−ドレジスタ134のPRTフラグに
応じて動作制御され、PRTフラグ=“1”すなわちP
RTポート2に半導体ディスク装置10が接続されてい
る場合には、データレジスタ133からリードデータが
4ビット単位で順番出力されるように、データレジスタ
133の4個のデータ記憶部(上位バイトの上位4ビッ
ト、下位4ビット、下位バイトの上位4ビット、下位4
ビット)を順番にイネ−ブルにする。一方、PRTフラ
グ=“0”すなわち通常のIDEインターフェースに半
導体ディスク装置10が接続されている場合には、デー
タレジスタ切り替え制御回路50は、データレジスタ1
33の4個のデータ記憶部を同時にイネ−ブルにする。
The data register switching control circuit 50 is
The operation is controlled according to the PRT flag of the drive head mode register 134, and the PRT flag = “1”, that is, P
When the semiconductor disk device 10 is connected to the RT port 2, four data storage units (upper byte of upper byte) of the data register 133 are arranged so that read data is sequentially output from the data register 133 in units of 4 bits. 4 bits, lower 4 bits, upper 4 bits of lower byte, lower 4
Bit) are sequentially enabled. On the other hand, when the PRT flag = “0”, that is, when the semiconductor disk device 10 is connected to the normal IDE interface, the data register switching control circuit 50 sets the data register 1
The four data storage units 33 are simultaneously enabled.

【0028】ANDゲート501〜504は、PRTフ
ラグ=“1”の時に、データレジスタ133の上位バイ
トまたは下位バイトの下位4ビット出力を前述のピン番
号10〜13に対応するピンP10〜P13に接続す
る。ANDゲート505〜508は、PRTフラグ=
“1”の時に、データレジスタ133の上位バイトまた
は下位バイトの下位4ビット出力がピンP10〜P13
以外の別のピンに出力されるのを禁止し、またPRTフ
ラグ=“0”の時はそれら下位4ビットの出力を許可す
る。ANDゲート509は、PRTフラグ=“1”の時
にデータレジスタ133の上位3個のデータ記憶部への
イネーブル信号に応答して信号を前述のピン番号15に
対応するピンP15に出力する。
When the PRT flag = "1", the AND gates 501 to 504 connect the lower 4 bits output of the upper byte or the lower byte of the data register 133 to the pins P10 to P13 corresponding to the pin numbers 10 to 13 described above. To do. The AND gates 505 to 508 have the PRT flag =
When it is "1", the lower 4 bits of the upper byte or the lower byte of the data register 133 are output to the pins P10 to P13.
It is prohibited to output to other pins other than, and when the PRT flag = “0”, output of the lower 4 bits is permitted. The AND gate 509 outputs a signal to the pin P15 corresponding to the above-mentioned pin number 15 in response to the enable signal to the upper three data storage units of the data register 133 when the PRT flag = “1”.

【0029】このホストインターフェース回路13にお
いては、ホストCPUによってPRTフラグ=“1”に
セットされると、データレジスタ133の4個のデータ
記憶部はデータレジスタ切り替え制御回路50によって
順番にイネーブル状態にされる。この場合、データレジ
スタ133の上位バイトの下位4ビット出力はANDゲ
−501〜504によって上位バイトの上位4ビット出
力と同じピンP10〜P13に接続されているので、ピ
ンP10〜P13には、上位バイトの上位4ビットデー
タと下位4ビートデータが順番に出力される。また、デ
ータレジスタ133の下位バイトの下位4ビット出力も
ANDゲ−501〜504によって下位バイトの上位4
ビット出力と同じピンP10〜P13に接続されている
ので、ピンP10〜P13には、下位バイトの上位4ビ
ットデータと下位4ビートデータが順番に出力される。
これにより、16ビットデータが4ビット単位で順番に
出力されることになる。
In the host interface circuit 13, when the PRT flag = “1” is set by the host CPU, the four data storage units of the data register 133 are sequentially enabled by the data register switching control circuit 50. It In this case, the lower 4 bits output of the upper byte of the data register 133 is connected to the same pins P10 to P13 as the upper 4 bits output of the upper byte by AND gates 501 to 504. The upper 4-bit data of the byte and the lower 4-beat data are output in order. The lower 4 bits of the lower byte of the data register 133 are also output by the AND gates 501 to 504 to the upper 4 of the lower byte.
Since it is connected to the same pins P10 to P13 as the bit output, the upper 4-bit data and the lower 4-beat data of the lower byte are sequentially output to the pins P10 to P13.
As a result, 16-bit data is sequentially output in 4-bit units.

【0030】一方、ホストCPUによってPRTフラグ
=“0”にセットされると、データレジスタ133の4
個のデ−タ記憶部はデータレジスタ切り替え制御回路5
0によって同時にイネーブル状態に設定される。この場
合、ANDゲ−ト501〜504は閉じているので、1
6ビットデータが同時に出力される。
On the other hand, when the PRT flag = “0” is set by the host CPU, 4 of the data register 133 is set.
The data storage unit is a data register switching control circuit 5.
It is simultaneously set to the enable state by 0. In this case, since the AND gates 501 to 504 are closed, 1
6-bit data is output at the same time.

【0031】次に、図4のフローチャートを参照して、
データ読みだし時における半導体ディスク装置10全体
の動作を説明する。パーソナルコンピュータ1のPRT
ポートコネクタ2に半導体ディスク装置10を接続した
場合には、パーソナルコンピュータ1ではPRTポート
をディスクアクセスに使用するための所定のディスクト
ライバプログラムが起動され、ホストCPUによって
“1”のPRTフラグが半導体ディスク装置10のドラ
イブヘッドモ−ドレジスタ134にセットされる。次い
で、リードコマンド、セクタ番号、セクタ数等のパラメ
ータがホストCPUから半導体ディスク装置10に送ら
れ、それらが対応するレジスタにそれぞれセットされ
る。この場合、それらPRTフラグ、コマンド、セクタ
番号、セクタ数等のパラメータは出力データ用のピン番
号6〜9を介して半導体ディスク装置10に送られる。
Next, referring to the flowchart of FIG.
The operation of the entire semiconductor disk device 10 at the time of reading data will be described. PRT of personal computer 1
When the semiconductor disk device 10 is connected to the port connector 2, a predetermined disk drive program for using the PRT port for disk access is activated in the personal computer 1, and the host CPU sets the PRT flag of "1" to the semiconductor. It is set in the drive head mode register 134 of the disk device 10. Then, parameters such as a read command, a sector number, and the number of sectors are sent from the host CPU to the semiconductor disk device 10 and set in the corresponding registers. In this case, the parameters such as the PRT flag, the command, the sector number, and the number of sectors are sent to the semiconductor disk device 10 via the output data pin numbers 6 to 9.

【0032】アクセスコントロール回路14は、アドレ
ス変換テーブル141によって論理アドレスを実メモリ
アドレスに変換し、その変換結果にしたがってフラッシ
ュEEPROM11−0〜11−4の選択、およびその
選択したフラッシュEEPROMに対するリードアクセ
スを行う。そしてホストCPUによって指定されたデー
タサイズ分のデータをリードして、データバッファ15
に保持する。このデータバッファ15に保持されたデー
タはデータレジスタ133に順次転送される。
The access control circuit 14 converts a logical address into a real memory address by the address conversion table 141, selects the flash EEPROMs 11-0 to 11-4 according to the conversion result, and performs read access to the selected flash EEPROM. To do. Then, the data buffer 15 reads the data of the data size designated by the host CPU and
Hold on. The data held in the data buffer 15 is sequentially transferred to the data register 133.

【0033】次いで、ホストインターフェース回路13
のデータレジスタ切り替え制御回路50によってモード
判定処理が行われ、PRTモードか否かが調べられる
(ステップS11、S12)。PRTフラグ=“0”の
時は、通常のIDEインターフェースに接続されている
と判定され、データレジスタ133の4個のデータ記憶
部が同時にイネーブルにされ、16ビットすべてが同時
にパーソナルコンピュータ1に読み出される(ステップ
S13)。このデータレジスタ133からのデータ読み
出し動作は、データバッファ15からリードデータが無
くなるまで繰り返し行われる(ステップS14)。
Next, the host interface circuit 13
The data register switching control circuit 50 performs a mode determination process to check whether the mode is the PRT mode (steps S11 and S12). When the PRT flag = “0”, it is determined that the normal IDE interface is connected, the four data storage units of the data register 133 are enabled at the same time, and all 16 bits are simultaneously read by the personal computer 1. (Step S13). The data read operation from the data register 133 is repeated until there is no read data in the data buffer 15 (step S14).

【0034】一方、PRTフラグ=“1”の時は、PR
Tポートコネクタ2に接続されていると判定され、ま
ず、データレジスタ133の上位3個のデータ記憶部が
順番にイネーブル状態に設定されて4ビット単位でリー
ドデータがピンP10〜P13から読み出されると共
に、ピンP15上に後続するデータが存在することを示
す信号“1”が出力される(ステップS15)。次い
で、データレジスタ133の最下位のデータ記憶部がイ
ネーブル状態に設定されて最後の4ビットデータがピン
P10〜P13から読み出されると共に、ピンP15上
に出力されていた信号が“1”から“0”に切り替えら
れる(ステップS16)。このようなデータレジスタ1
33からの4ビット単位でのデータ読み出し動作は、デ
ータバッファ15からリードデータが無くなるまで繰り
返し行われる(ステップS17)。
On the other hand, when the PRT flag = “1”, the PR
It is determined that the data register 133 is connected to the T port connector 2, and first, the upper three data storage units of the data register 133 are sequentially set to the enable state, and the read data is read from the pins P10 to P13 in units of 4 bits. , A signal "1" indicating that there is subsequent data on the pin P15 is output (step S15). Next, the lowest-order data storage section of the data register 133 is set to the enable state, the last 4-bit data is read from the pins P10 to P13, and the signals output on the pin P15 are changed from "1" to "0". To "" (step S16). Such a data register 1
The data read operation in 4-bit units from 33 is repeated until there is no read data from the data buffer 15 (step S17).

【0035】以上のように、この実施例の半導体ディス
ク装置10においては、半導体ディスク装置10からパ
ーソナルコンピュータ1へのデータ読み出し時には、P
RTポートコネクタ2に予め用意されている制御信号入
力のための入力ピン(P10〜P13)が利用される。
この場合、フラッシュEEPROMから読み出されたリ
ードデータは、PRTポートコネクタ2の入力ピンの数
に対応して4ビッタ単位で4つに分割され、その分割さ
れた4ビットのデータ単位でPRTポートコネクタ2の
入力ピン(P10〜P13)に転送される。また、半導
体ディスク装置10へのデータ書き込み時においては、
PRTポートコネクタ2の8個のデータ出力ピンのう
ち、下位の4つが利用される。したがって、パーソナル
コンピュータ1に標準装備のプリンタポートを利用でき
るようになり、IDEインターフェースやSCSIイン
ターフェース用の拡張ボードを用意することなく半導体
ディスク装置10をパーソナルコンピュータ1に直接的
に接続することが可能となる。
As described above, in the semiconductor disk device 10 of this embodiment, when data is read from the semiconductor disk device 10 to the personal computer 1, P
Input pins (P10 to P13) for inputting control signals, which are prepared in advance in the RT port connector 2, are used.
In this case, the read data read from the flash EEPROM is divided into four in 4-bit units corresponding to the number of input pins of the PRT port connector 2, and the divided 4-bit data unit is used in the PRT port connector. It is transferred to the two input pins (P10 to P13). When writing data to the semiconductor disk device 10,
Of the eight data output pins of the PRT port connector 2, the lower four are used. Therefore, the personal computer 1 can use the standard printer port, and the semiconductor disk device 10 can be directly connected to the personal computer 1 without preparing an expansion board for an IDE interface or a SCSI interface. Become.

【0036】なお、ここではPRTポートコネクタ2の
8個のデータ出力ピン2〜9をアドレス転送とデータ転
送に2分割したが、8個のデータ出力ピン2〜9上にア
ドレスとデータを時分割で転送することも可能である。
この場合には、ホストCPUから半導体ディスク装置1
0に8ビット単位でライトデータを転送することができ
る。
Although the eight data output pins 2 to 9 of the PRT port connector 2 are divided into address transfer and data transfer here, the address and data are time-divided onto the eight data output pins 2 to 9. It is also possible to transfer.
In this case, from the host CPU to the semiconductor disk device 1
Write data can be transferred to 0 in 8-bit units.

【0037】また、半導体ディスク装置10がSCSI
などの8ビット転送のインターフェースに準拠したもの
である場合には、リードデータは4ビット単位で2回に
分割されて半導体ディスク装置10から出力され、ライ
トデータはそのまま8ビット単位でホストCPUから半
導体ディスク装置10に送られることはもちろんであ
る。
Further, the semiconductor disk device 10 is SCSI
If the read data complies with an interface of 8-bit transfer such as the above, the read data is divided into 4 bit units and output twice from the semiconductor disk device 10, and the write data is directly transmitted from the host CPU to the semiconductor unit in 8 bit units. Of course, it is sent to the disk device 10.

【0038】[0038]

【発明の効果】以上詳記したように、この発明によれ
ば、パーソナルコンピュータに標準装備のプリンタポー
トを利用できるようになり、IDEインターフェースや
SCSIインターフェース用の拡張ボードを用意するこ
となくパーソナルコンピュータに半導体ディスク装置を
直接的に接続することが可能となる。
As described above in detail, according to the present invention, it becomes possible to use the printer port equipped as standard in the personal computer, and the personal computer can be used without preparing an expansion board for an IDE interface or a SCSI interface. It is possible to directly connect the semiconductor disk device.

【図面の簡単な説明】[Brief description of drawings]

【図1】この発明の一実施例に係る半導体ディスク装置
の構成を示すブロック図。
FIG. 1 is a block diagram showing a configuration of a semiconductor disk device according to an embodiment of the present invention.

【図2】同実施例の半導体ディスク装置をパーソナルコ
ンピュータのプリンタポートに接続した場合のインター
フェースの一例を示す図。
FIG. 2 is a diagram showing an example of an interface when the semiconductor disk device of the embodiment is connected to a printer port of a personal computer.

【図3】同実施例の半導体ディスク装置に設けられてい
るホストインターフェース回路の具体的構成の一例を示
す回路図。
FIG. 3 is a circuit diagram showing an example of a specific configuration of a host interface circuit provided in the semiconductor disk device of the same embodiment.

【図4】同実施例の半導体ディスク装置のデータリード
動作を説明するフローチャート。
FIG. 4 is a flowchart illustrating a data read operation of the semiconductor disk device of the embodiment.

【符号の説明】[Explanation of symbols]

1…パーソナルコンピュータ、2…プリンタポートコネ
クタ、10…半導体ディスク装置、11−0〜11−4
…フラッシュEEPROM、12…IDEコネクタ、1
3…ホストインターフェース回路、14…アクセスコン
トロール回路、15…データバッファ、133…データ
レジスタ、134…ドライブヘッドモ−ドレジスタ、5
0…データレジスタ切り替え制御回路。
DESCRIPTION OF SYMBOLS 1 ... Personal computer, 2 ... Printer port connector, 10 ... Semiconductor disk device, 11-0 to 11-4
... Flash EEPROM, 12 ... IDE connector, 1
3 ... Host interface circuit, 14 ... Access control circuit, 15 ... Data buffer, 133 ... Data register, 134 ... Drive head mode register, 5
0 ... Data register switching control circuit.

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 複数のフラッシュEEPROMを備えた
半導体ディスク装置において、 ホスト装置のプリンタポートに設けられているデータ出
力ピンを介して前記ホスト装置から供給されるディスク
アドレスを、アドレス変換情報に従って前記複数のフラ
ッシュEEPROMチップをアクセスするための実メモ
リアドレスに変換するアドレス変換手段と、 このアドレス変換手段によって変換された実メモリアド
レスに従って、前記複数のフラッシュEEPROMをリ
ード/ライトアクセスするメモリアクセス手段と、 このメモリアクセス手段によって前記複数のフラッシュ
EEPROMから読み出されたリードデータを一時的に
保持するデータレジスタと、 このデータレジスタに保持されているリードデータを前
記プリンタポートの入力ピンの数に対応させて複数のデ
ータブロックに分割し、前記リードデータを前記分割さ
れたデータブロック単位で前記プリンタポートの入力ピ
ンへ順次読み出すデータ読み出し手段とを具備し、 プリンタポートを介してホスト装置に接続されるように
構成されていることを特徴とする半導体ディスク装置。
1. A semiconductor disk device having a plurality of flash EEPROMs, wherein a disk address supplied from the host device via a data output pin provided at a printer port of the host device is used as the plurality of disk addresses according to address conversion information. Address conversion means for converting into a real memory address for accessing the flash EEPROM chip, and memory access means for performing read / write access to the plurality of flash EEPROMs according to the real memory address converted by the address conversion means, A data register for temporarily holding read data read from the plurality of flash EEPROMs by the memory access means, and read data held in the data register for input to the printer port. And a data reading unit that sequentially reads the read data in units of the divided data blocks to the input pins of the printer port, the host device via the printer port. A semiconductor disk device, which is configured to be connected to.
【請求項2】 前記データ読み出し手段によって前記プ
リンタポートの入力ピンに読み出し中のデータブロック
に後続するデータブロックが存在するか否かを示すステ
ータス信号を、前記プリンタポートの他の入力ピンに出
力する手段をさらに具備することを特徴とする請求項1
記載の半導体ディスク装置。
2. A status signal indicating whether or not there is a data block following the data block being read at the input pin of the printer port by the data reading means is output to another input pin of the printer port. The method according to claim 1, further comprising means.
The semiconductor disk device described.
JP17006193A 1993-07-09 1993-07-09 Semiconductor disk device Pending JPH0728741A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17006193A JPH0728741A (en) 1993-07-09 1993-07-09 Semiconductor disk device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17006193A JPH0728741A (en) 1993-07-09 1993-07-09 Semiconductor disk device

Publications (1)

Publication Number Publication Date
JPH0728741A true JPH0728741A (en) 1995-01-31

Family

ID=15897909

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17006193A Pending JPH0728741A (en) 1993-07-09 1993-07-09 Semiconductor disk device

Country Status (1)

Country Link
JP (1) JPH0728741A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6952742B2 (en) 1995-03-06 2005-10-04 Tadahiko Hisano External storage device and method of accessing same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6952742B2 (en) 1995-03-06 2005-10-04 Tadahiko Hisano External storage device and method of accessing same

Similar Documents

Publication Publication Date Title
JP3105092B2 (en) Semiconductor memory device
US5812814A (en) Alternative flash EEPROM semiconductor memory system
US7424593B2 (en) Increasing the memory performance of flash memory devices by writing sectors simultaneously to multiple flash memory devices
US6507881B1 (en) Method and system for programming a peripheral flash memory via an IDE bus
US6757800B1 (en) Increasing the memory performance of flash memory devices by writing sectors simultaneously to multiple flash memory devices
US6202138B1 (en) Increasing the memory performance of flash memory devices by writing sectors simultaneously to multiple flash memory devices
US7392343B2 (en) Memory card having a storage cell and method of controlling the same
US5920884A (en) Nonvolatile memory interface protocol which selects a memory device, transmits an address, deselects the device, subsequently reselects the device and accesses data
US7185146B2 (en) Memory card device, and memory card control method for controlling the device
JPH10207637A (en) Method for allowing computer to communicate with data storage device and constitution for the same
JP2000067574A (en) Semiconductor memory
US5887157A (en) Local bus interface
JPH076132A (en) Interface controller
JPH06250799A (en) Semiconductor disk device and computer system using the same
US7437503B2 (en) Method and apparatus for handling data transfers
JPH0714392A (en) Nonvolatile semiconductor memory and semiconductor disk device using the same
JPH0728741A (en) Semiconductor disk device
JPH1139245A (en) Semiconductor device controller and semiconductor device control method
JPH0778056A (en) Semiconductor disk device
TWI710904B (en) Data writing method and storage device
US7739440B2 (en) ATA HDD interface for personal media player with increased data transfer throughput
JP2001043136A (en) Data protecting device and its protecting method
Miller Controlling an ATA Hard Drive with a Microcontroller