JPH0727823A - Ｌｓｉテスト方法 - Google Patents
Ｌｓｉテスト方法Info
- Publication number
- JPH0727823A JPH0727823A JP5154834A JP15483493A JPH0727823A JP H0727823 A JPH0727823 A JP H0727823A JP 5154834 A JP5154834 A JP 5154834A JP 15483493 A JP15483493 A JP 15483493A JP H0727823 A JPH0727823 A JP H0727823A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- group
- signal
- diagnosis
- flip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】
【目的】論理設計者が論理規模、論理断数により集積回
路の検出が不可になることを意識せず、論理設計するこ
とを可能とし、かつ高検出率の診断データを自動生成す
る診断方法を提供する。 【構成】高密度集積回路周辺部に診断容易化のための回
路を設け、それと前記部分回路の任意のゲート出力箇所
とを接続することにより、部分回路の故障をその出力フ
リップフロップ群を介さず、診断容易化のための論理を
経由して検出する手段を設ける。
路の検出が不可になることを意識せず、論理設計するこ
とを可能とし、かつ高検出率の診断データを自動生成す
る診断方法を提供する。 【構成】高密度集積回路周辺部に診断容易化のための回
路を設け、それと前記部分回路の任意のゲート出力箇所
とを接続することにより、部分回路の故障をその出力フ
リップフロップ群を介さず、診断容易化のための論理を
経由して検出する手段を設ける。
Description
【０００１】
【産業上の利用分野】本発明は論理回路の診断に係り、
特に入出力エッジピンのみからのテストが困難なＬＳＩ
に代表される高密度集積回路の診断に関する。
特に入出力エッジピンのみからのテストが困難なＬＳＩ
に代表される高密度集積回路の診断に関する。
【０００２】
【従来の技術】従来、特開昭６３−１８７１７１号公報
に記載されるような高密度集積回路の診断においては当
該回路内にあるフリップフロップ群を入出力エッジピン
と同じ端点とみなし、フリップフロップ群で囲まれる組
合せ回路においてフリップフロップ群に対してあらかじ
め用意したスキャン回路を用いて値の設定、読出しを行
うことにより、前記組合せ回路の故障を検出していた。
に記載されるような高密度集積回路の診断においては当
該回路内にあるフリップフロップ群を入出力エッジピン
と同じ端点とみなし、フリップフロップ群で囲まれる組
合せ回路においてフリップフロップ群に対してあらかじ
め用意したスキャン回路を用いて値の設定、読出しを行
うことにより、前記組合せ回路の故障を検出していた。
【０００３】しかし、組合せ回路の論理規模が大きくな
り段数が深くなると入力フリップフロップ群に設定した
値を用い、組合せ回路の故障を出力フリップフロップ群
まで伝播させることができないことがある。前記組合せ
回路を含む高密度集積回路においては、診断データの作
成の際、検出率の低下、処理時間の増加を招いていた。
このため、論理設計者は論理規模、論理段数により前記
集積回路の故障検出が不可となることを強く意識して論
理設計をする必要があり、多大の工数を要していた。
り段数が深くなると入力フリップフロップ群に設定した
値を用い、組合せ回路の故障を出力フリップフロップ群
まで伝播させることができないことがある。前記組合せ
回路を含む高密度集積回路においては、診断データの作
成の際、検出率の低下、処理時間の増加を招いていた。
このため、論理設計者は論理規模、論理段数により前記
集積回路の故障検出が不可となることを強く意識して論
理設計をする必要があり、多大の工数を要していた。
【０００４】
【発明が解決しようとする課題】上記従来技術は、論理
設計者の高密度集積回路論理設計時の裁量に大きく依存
しており、論理設計者の診断容易化に対する考慮の差異
について配慮がされておらず、論理設計者の習熟度また
は論理設計上の制約の度合いにより高密度集積回路の診
断データの検出率に大きなバラツキが生じるという問題
があった。
設計者の高密度集積回路論理設計時の裁量に大きく依存
しており、論理設計者の診断容易化に対する考慮の差異
について配慮がされておらず、論理設計者の習熟度また
は論理設計上の制約の度合いにより高密度集積回路の診
断データの検出率に大きなバラツキが生じるという問題
があった。
【０００５】本発明の目的は論理設計者が論理規模、論
理段数により前記集積回路の故障検出が不可となること
を意識せず、論理設計することを可能とし、かつ高検出
率の診断データを自動生成する診断方法を提供すること
にある。
理段数により前記集積回路の故障検出が不可となること
を意識せず、論理設計することを可能とし、かつ高検出
率の診断データを自動生成する診断方法を提供すること
にある。
【０００６】
【課題を解決するための手段】上記目的は高密度集積回
路周辺部に診断容易化の為の回路を設け、それと前記部
分回路の任意のゲート出力箇所とを接続することによ
り、部分回路の故障をその出力フリップフロップ群を介
さず、診断容易化の為の論理を経由して検出する手段を
設けることにより達成される。
路周辺部に診断容易化の為の回路を設け、それと前記部
分回路の任意のゲート出力箇所とを接続することによ
り、部分回路の故障をその出力フリップフロップ群を介
さず、診断容易化の為の論理を経由して検出する手段を
設けることにより達成される。
【０００７】
【作用】高密度集積回路周辺部に設けた診断容易化の為
の回路は、固定された構成をを持っており、論理設計者
の意図により変更されず、また、診断容易化の為の回路
は論理回路の診断時のみ動作可能であるので前記診断容
易化の為の回路は論理設計者の論理設計考慮範囲外であ
り、誤動作することがない。
の回路は、固定された構成をを持っており、論理設計者
の意図により変更されず、また、診断容易化の為の回路
は論理回路の診断時のみ動作可能であるので前記診断容
易化の為の回路は論理設計者の論理設計考慮範囲外であ
り、誤動作することがない。
【０００８】
【実施例】以下、本発明の一実施例を図面により詳細に
説明する。
説明する。
【０００９】図１は、フリップフロップセルおよび組合
せ回路で構成される論理回路を搭載した高密度集積回路
を示したものである。高密度集積回路１２は論理部１３
と周辺部１４とで構成される。論理部１３は入力フリッ
プフロップ群１と出力フリップフロップ群３およびそれ
らに囲まれた組合せ回路２から成り、周辺部１４は診断
用フリップフロップ群７とその入力信号を選択するセレ
クタ回路６、診断用フリップフロップ群７を接続するシ
フトパス１０およびシフトアウトエッジピン１１から成
る診断容易化の為の回路を配しており、診断用フリップ
フロップ群７は制御信号としてシフトクロック信号Ａの
１５、シフトクロック信号Ｂの１６およびシフト動作切
替信号１７を有し、セレクタ回路６は９のセレクト制御
信号を有している。さらに、診断容易化の為の回路は２
の組合せ回路内にあるゲート出力箇所１９と診断専用の
信号経路２０にて直接に接続されている。
せ回路で構成される論理回路を搭載した高密度集積回路
を示したものである。高密度集積回路１２は論理部１３
と周辺部１４とで構成される。論理部１３は入力フリッ
プフロップ群１と出力フリップフロップ群３およびそれ
らに囲まれた組合せ回路２から成り、周辺部１４は診断
用フリップフロップ群７とその入力信号を選択するセレ
クタ回路６、診断用フリップフロップ群７を接続するシ
フトパス１０およびシフトアウトエッジピン１１から成
る診断容易化の為の回路を配しており、診断用フリップ
フロップ群７は制御信号としてシフトクロック信号Ａの
１５、シフトクロック信号Ｂの１６およびシフト動作切
替信号１７を有し、セレクタ回路６は９のセレクト制御
信号を有している。さらに、診断容易化の為の回路は２
の組合せ回路内にあるゲート出力箇所１９と診断専用の
信号経路２０にて直接に接続されている。
【００１０】組合せ回路２に存する故障箇所１８の故障
は以下に示す経路にて伝播する。
は以下に示す経路にて伝播する。
【００１１】まず入力フリップフロップ群１に値を設
定、その値が組合せ回路２に伝播し、周辺部１４とを接
続するゲート出力箇所１９から診断専用の信号経路２０
を介して６のセレクタ回路に至る。９のセレクト制御信
号により６のセレクタ回路の入力として論理部１３の内
部信号を選択し、またシフト動作切替信号１７を'ＯＦ
Ｆ’とすることにより組合せ回路２の信号伝播結果を診
断用フリップフロップ群７に格納する。次にシフト動作
切替信号１７を'ＯＮ’とし、１５、１６のシフトクロ
ック信号Ａ、Ｂを診断用フリップフロップ群７に送出す
ることにより診断用フリップフロップ群７に格納した値
をシフトアウトエッジピン１１から取り出す。
定、その値が組合せ回路２に伝播し、周辺部１４とを接
続するゲート出力箇所１９から診断専用の信号経路２０
を介して６のセレクタ回路に至る。９のセレクト制御信
号により６のセレクタ回路の入力として論理部１３の内
部信号を選択し、またシフト動作切替信号１７を'ＯＦ
Ｆ’とすることにより組合せ回路２の信号伝播結果を診
断用フリップフロップ群７に格納する。次にシフト動作
切替信号１７を'ＯＮ’とし、１５、１６のシフトクロ
ック信号Ａ、Ｂを診断用フリップフロップ群７に送出す
ることにより診断用フリップフロップ群７に格納した値
をシフトアウトエッジピン１１から取り出す。
【００１２】これにより、組合せ回路２の信号伝播結果
をシフトアウトエッジピン１１より観測することができ
組合せ回路２のテストが完了する。
をシフトアウトエッジピン１１より観測することができ
組合せ回路２のテストが完了する。
【００１３】上記実施例において診断用フリップフロッ
プ群７は、高密度集積回路をプリント配線板に搭載した
際に前記集積回路への値設定、読出しを実施可能とし、
プリント配線板のテストを容易とするために用意したも
のである。本発明は診断用フリップフロップ群７の前段
に６のセレクタ回路を配して前記集積回路単体のテスト
にも用いることができるようにしたものであり、診断用
回路の増加を抑えている。
プ群７は、高密度集積回路をプリント配線板に搭載した
際に前記集積回路への値設定、読出しを実施可能とし、
プリント配線板のテストを容易とするために用意したも
のである。本発明は診断用フリップフロップ群７の前段
に６のセレクタ回路を配して前記集積回路単体のテスト
にも用いることができるようにしたものであり、診断用
回路の増加を抑えている。
【００１４】
【発明の効果】本発明によれば、論理設計者は高密度集
積回路の論理設計時に論理規模、論理段数により前記集
積回路の故障検出が不可となることを考慮する必要が無
くなり、論理設計に専念することができ、また、診断デ
ータ作成は高密度集積回路の周辺部に配した診断容易化
のための論理回路により、一定検出率の保持が実現でき
るので論理設計者の設計工数低減および診断データの検
出率向上を図るという効果が得られる。
積回路の論理設計時に論理規模、論理段数により前記集
積回路の故障検出が不可となることを考慮する必要が無
くなり、論理設計に専念することができ、また、診断デ
ータ作成は高密度集積回路の周辺部に配した診断容易化
のための論理回路により、一定検出率の保持が実現でき
るので論理設計者の設計工数低減および診断データの検
出率向上を図るという効果が得られる。
【図１】本発明の一実施例を示す高密度集積回路構成の
概要を示した図である。
概要を示した図である。
【図２】従来技術での高密度集積回路構成の概要を示し
た図である。
た図である。
【符号の説明】 １…入力フリップフロップ群、 ２…組合せ回路、 ３…出力フリップフロップ群、 ４…入力バッファゲート、 ５…入力バッファゲート、 ６…セレクタ回路、 ７…診断用フリップフロップ群、 ８…出力エッジピン、 ９…セレクト制御信号、 １０…シフトパス、 １１…シフトアウトエッジピン、 １２…高密度集積回路、 １３…論理部、 １４…周辺部、 １５…シフトクロック信号Ａ、 １６…シフトクロック信号Ｂ、 １７…シフト動作切替信号、 １８…故障箇所、 １９…ゲート出力箇所、 ２０…診断専用の信号経路。
Claims (1)
- 【請求項１】ＡＮＤゲート、ＯＲゲート等から成る組合
せ回路およびフリップフロップセルで構成される論理回
路を搭載した高密度集積回路において入力フリップフロ
ップ群、出力フリップフロップ群およびそれらで囲まれ
た組合せ回路から成る部分回路の診断時に、高密度集積
回路周辺部に診断容易化の為の回路を設け、それと前記
部分回路の任意のゲート出力箇所とを接続し診断専用の
信号経路を用意することにより、部分回路の故障をその
出力フリップフロップ群を介さず、診断専用の信号経路
より診断容易化の為の回路を経由して検出することを特
徴とするテスト方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5154834A JPH0727823A (ja) | 1993-06-25 | 1993-06-25 | Ｌｓｉテスト方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5154834A JPH0727823A (ja) | 1993-06-25 | 1993-06-25 | Ｌｓｉテスト方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0727823A true JPH0727823A (ja) | 1995-01-31 |
Family
ID=15592907
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5154834A Pending JPH0727823A (ja) | 1993-06-25 | 1993-06-25 | Ｌｓｉテスト方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0727823A (ja) |
-
1993
- 1993-06-25 JP JP5154834A patent/JPH0727823A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6861866B2 (en) | System on chip (SOC) and method of testing and/or debugging the system on chip | |
| US4495628A (en) | CMOS LSI and VLSI chips having internal delay testing capability | |
| US6788105B2 (en) | Semiconductor integrated circuit | |
| US7444569B2 (en) | Semiconductor integrated circuit having test circuitry with reduced power consumption | |
| JPH05273311A (ja) | 論理集積回路 | |
| US6615392B1 (en) | Hierarchical design and test method and system, program product embodying the method and integrated circuit produced thereby | |
| US7401278B2 (en) | Edge-triggered master + LSSD slave binary latch | |
| US5396501A (en) | Test access port controller with a gate for controlling a shift data register signal | |
| US6105153A (en) | Semiconductor integrated circuit and its evaluating method | |
| JP3420142B2 (ja) | スキャンパステスト用のフリップフロップ回路 | |
| JPH08201484A (ja) | 半導体集積回路装置 | |
| JP2778443B2 (ja) | スキャンパステスト回路の最適化方法 | |
| JPH0727823A (ja) | Ｌｓｉテスト方法 | |
| JPH07270494A (ja) | 集積回路装置 | |
| US6092226A (en) | Fabrication of test logic for level sensitive scan on a circuit | |
| JP4020731B2 (ja) | 半導体集積回路の故障診断方法 | |
| JPH09264927A (ja) | Ｌｓｉテスト方法 | |
| JPH0432349B2 (ja) | ||
| Lee et al. | Design for Test | |
| JP3588052B2 (ja) | バウンダリスキャンテスト回路 | |
| JP3278833B2 (ja) | 論理回路テスト方法及びテスト入力回路及びテスト出力回路 | |
| JPH10124564A (ja) | 検査容易化設計方法、バスエラー回避設計方法及び集積回路 | |
| Wang et al. | A design-for-diagnosis technique for diagnosing both scan chain faults and combinational circuit faults | |
| JP2838599B2 (ja) | テスト容易化回路 | |
| JPS63134970A (ja) | スキャンテスト回路生成装置 |