JPH07274088A - Wide aspect television device - Google Patents

Wide aspect television device

Info

Publication number
JPH07274088A
JPH07274088A JP7002525A JP252595A JPH07274088A JP H07274088 A JPH07274088 A JP H07274088A JP 7002525 A JP7002525 A JP 7002525A JP 252595 A JP252595 A JP 252595A JP H07274088 A JPH07274088 A JP H07274088A
Authority
JP
Japan
Prior art keywords
signal
screen
aspect ratio
displaying
mode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7002525A
Other languages
Japanese (ja)
Inventor
Kazuhiko Yamauchi
和彦 山内
Koichi Noguchi
幸一 野口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba AVE Co Ltd
Original Assignee
Toshiba Corp
Toshiba AVE Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba AVE Co Ltd filed Critical Toshiba Corp
Priority to JP7002525A priority Critical patent/JPH07274088A/en
Publication of JPH07274088A publication Critical patent/JPH07274088A/en
Pending legal-status Critical Current

Links

Landscapes

  • Television Systems (AREA)

Abstract

PURPOSE:To permit a viewer to freely set a display form. CONSTITUTION:A non-interlace signal from a non-interlace converting circuit 14 is supplied to a selector 24 as a B0 mode signal and also supplied to a right/ left compressing means 16 and a screen sampling circuit 22. The right/left compressing means 26 compresses the non-interlace signal and supplies it to the selector 26 as an A mode signal. The screen sampling means 22 controls the writing and reading of the nonrinterlace signal and converts the prescribed part of an image into the signal with a prescribed aspect ratio and it is supplied to the selector 24 as B1 and B2 mode signals. The selectors 24 and 26 selects one of the A, B0, B1 and B2 mode signals based on the operation of the viewer and supplies it to the selector 26. Thus, viewing in the display form required by the viewer is possible.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[発明の目的][Object of the Invention]

【産業上の利用分野】本発明は、NTSC,PAL等の
通常テレビジョン信号を、高品位テレビジョン信号の表
示に適したワイド・アスペクト比の画面に表示するワイ
ド・アスペクト・テレビジョン装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a wide aspect television apparatus for displaying a normal television signal such as NTSC or PAL on a screen having a wide aspect ratio suitable for displaying a high quality television signal.

【0002】[0002]

【従来の技術】近年、テレビジョン放送においては、画
質の向上を図るために、種々のハイビジョン方式(高品
位テレビジョン方式)が開発されている。ハイビジョン
方式は、大別して、走査線数,フィールド周波数は変更
せず、例えば水平ブランキング期間にも信号を伝送して
アスペクト比をワイド化するもの(EDTV)と、走査
線数,フィールド周波数及びアスペクト比等を変更する
もの(HDTV)に分けることができる。
2. Description of the Related Art In recent years, various high-definition television systems (high-definition television systems) have been developed in television broadcasting in order to improve image quality. The high-definition system is roughly divided into the number of scanning lines and the field frequency which are not changed. For example, the signal is transmitted during the horizontal blanking period to widen the aspect ratio (EDTV), the number of scanning lines, the field frequency and the aspect ratio. It can be divided into those that change the ratio and the like (HDTV).

【0003】このようなワイド・アスペクト・テレビジ
ョン装置は、画面のアスペクト比が例えば9:16に設
定され、現行テレビジョン装置のアスペクト比3:4と
比較すると、ワイド・アスペクト・テレビジョン装置
は、現行テレビジョン装置より横の比率がワイドにな
る。反対に、現行テレビジョン装置は、ワイド・アスペ
クト・テレビジョン装置より縦の比率が大きくなる。
In such a wide aspect television device, the aspect ratio of the screen is set to, for example, 9:16. Compared with the aspect ratio 3: 4 of the current television device, the wide aspect television device is , The horizontal ratio is wider than that of current television devices. In contrast, current television devices have a greater aspect ratio than wide aspect television devices.

【0004】このように、アスペクト比の異なるテレビ
ジョン装置が混在することは、各テレビジョン装置は、
両方式の信号を受信できることは勿論であるが、画面表
示においても、アスペクト比の違いによる情報の欠落や
画質低下を生じないようにすることが要請される。
As described above, the mixture of the television devices having different aspect ratios means that each television device is
It is needless to say that the signals of both systems can be received, but it is required to prevent information loss and image quality deterioration due to the difference in aspect ratio even in screen display.

【0005】図10aはワイド・アスペクト・テレビジ
ョン装置で例えばアスペクト比3:4の通常信号を表示
したときの画面を示す。この場合は、斜線部に示すよう
に、画面サイドの表示領域に例えば無彩色一定輝度のブ
ランク画面を付加しなければならない。また、現行テレ
ビジョン装置でワイド・アスペクトの信号を表示する場
合は、図10bの斜線にて示すように、画面上下に上記
と同様の画面を付加しなければならない。このようなブ
ランク画面を挿入することは、画面を有効に利用してお
らず、映像の臨場感が失われると共に、正しく視認する
ことができない。また、通常信号を表示する時間が長い
と、両サイドの非表示領域と中央の表示領域で螢光焼け
の度合いが違ってくる。後者(図10b)の場合も、画
像サイズが小さくなって映像の臨場感が得られない。
FIG. 10a shows a screen when a normal signal having an aspect ratio of 3: 4 is displayed on a wide aspect television device. In this case, as shown by the shaded area, for example, a blank screen of achromatic constant brightness must be added to the display area on the screen side. When displaying a wide aspect signal on a current television device, a screen similar to the above must be added above and below the screen, as indicated by the diagonal lines in FIG. 10b. Inserting such a blank screen does not make effective use of the screen, loses the realism of the image, and cannot be viewed correctly. In addition, when the time for displaying the normal signal is long, the degree of fluorescent burning differs between the non-display area on both sides and the central display area. Also in the latter case (FIG. 10B), the image size is so small that a realistic image cannot be obtained.

【0006】[0006]

【発明が解決しようとする課題】以上のように、ワイド
・アスペクト比のテレビジョン装置で、アスペクト比が
それより小さい信号(通常信号)を表示する場合、ワイ
ド画面を有効に利用しておらず、映像の臨場感が失われ
商品品位を低下し市場性が得られないという欠点があっ
た。
As described above, when displaying a signal (normal signal) having a smaller aspect ratio in a television device having a wide aspect ratio, the wide screen is not effectively used. However, there was a drawback that the realism of the image was lost and the product quality was deteriorated and the marketability was not obtained.

【0007】この発明は上記問題点を除去し,表示する
信号よりもアスペクト比が大きな画面に当該信号を表示
する場合も、視聴者サイドで画面を有効的に利用し、映
像の臨場感を与えるようにしたワイド・アスペクト・テ
レビジョン装置の提供を目的とする。
The present invention eliminates the above-mentioned problems, and even when the signal is displayed on the screen having a larger aspect ratio than the signal to be displayed, the viewer can effectively use the screen to give a realistic image. It is an object of the present invention to provide a wide aspect television device.

【0008】[発明の構成][Structure of Invention]

【課題を解決するための手段】本発明の請求項1に係る
ワイド・アスペクト・テレビジョン装置は、所定アスペ
クト比より横長の横長アスペクト比の画面を有し、前記
横長アスペクト比と合った第1の映像信号による映像を
表示すると共に、前記所定アスペクト比と合った第2の
映像信号による映像を表示することが可能なワイド・ア
スペクト・テレビジョン装置において、前記第2の映像
信号を受け、この信号から得られる映像の全体を前記所
定アスペクト比で真円率が100%の状態で前記画面に
表示するための第1手段と、前記第2の映像信号を受
け、この信号から得られる映像の所定部分を前記画面の
全域に真円率が100%以外の状態で表示するための第
2手段と、前記第1手段又は前記第2手段のいずれか一
つをユーザー操作に基づいて選択して、前記画面に表示
を行うセレクタとを具備したものであり、本発明の請求
項2に係るワイド・アスペクト・テレビジョン装置は、
所定アスペクト比より横長の横長アスペクト比の画面を
有し、前記横長アスペクト比と合った第1の映像信号に
よる映像を表示すると共に、前記所定アスペクト比と合
った第2の映像信号による映像を表示することが可能な
ワイド・アスペクト・テレビジョン装置において、前記
第2の映像信号を受け、この信号から得られる映像の全
体を前記所定アスペクト比で真円率が100%の状態で
前記画面に表示するための第1手段と、前記第2の映像
信号を受け、この信号から得られる映像の所定部分を前
記画面の全域に真円率が100%以外の状態で表示する
ための第2手段と、前記第2の映像信号を受け、この信
号から得られる映像の全体を前記画面の全域に表示する
ための第1手段と、前記第1手段、前記第2手段又は前
記第3手段のいずれか一つをユーザー操作に基づいて選
択して、前記画面に表示を行うセレクタとを具備したも
のである。
According to a first aspect of the present invention, there is provided a wide aspect television device having a screen having a horizontally long aspect ratio which is horizontally longer than a predetermined aspect ratio, and a first aspect which matches the horizontally long aspect ratio. In a wide aspect television device capable of displaying an image by the second image signal and an image by the second image signal that matches the predetermined aspect ratio, the wide aspect television device receives the second image signal, First means for displaying the entire image obtained from the signal on the screen in a state where the roundness is 100% at the predetermined aspect ratio, and the image obtained from the second image signal after receiving the second image signal. A second means for displaying a predetermined portion on the entire area of the screen in a state where the circularity is other than 100%, and either one of the first means or the second means is operated by a user. Select by Zui, which was equipped with a selector for performing display on the screen, wide aspect television apparatus according to claim 2 of the present invention,
A screen having a horizontal aspect ratio longer than a predetermined aspect ratio is displayed, and an image is displayed by a first video signal that matches the horizontal aspect ratio and a video by a second video signal that matches the predetermined aspect ratio. A wide aspect television device capable of receiving the second video signal, and displaying the entire video obtained from the second video signal on the screen in a state where the circularity is 100% at the predetermined aspect ratio. And a second means for receiving the second video signal and displaying a predetermined portion of the video obtained from this signal on the entire area of the screen in a state where the circularity is other than 100%. Any of the first means, the first means, the second means, or the third means for receiving the second video signal and displaying the entire video obtained from this signal on the entire area of the screen. One was selected based on the user operation or is obtained by including a selector for performing a display on the screen.

【0009】[0009]

【作用】この発明によれば、ワイド・アスペクト画面
に、これより縦長のアスペクト比(特許請求の範囲では
所定アスペクト比、実施例では3:4のアスペクト比)
の信号を、選択的、即ち、左右サイドにブランク画面を
付加して表示したり、時間軸無調整で横長に表示した
り、時間軸を調整し所望の真円率で表示したりすること
ができる。このような表示形態の選択は、視聴者サイド
で行うことができ、視聴者はアスペクト比の異なる信号
を正しく視認することができ、かつ画面を有効利用し
て、この種のテレビジョン装置における付加価値を高め
ることができる。
According to the present invention, a wide aspect screen has a vertically long aspect ratio (a predetermined aspect ratio in claims and an aspect ratio of 3: 4 in the embodiments).
Signal can be selectively displayed, that is, displayed with a blank screen on the left and right sides, displayed horizontally without adjusting the time axis, or displayed at the desired roundness by adjusting the time axis. it can. The selection of such a display form can be made on the viewer side, the viewer can visually recognize the signals having different aspect ratios, and the screen can be effectively used to make the addition in the television device of this type. Value can be increased.

【0010】[0010]

【実施例】以下、この発明を図示の実施例によって説明
する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described below with reference to the illustrated embodiments.

【0011】本実施例はワイド・アスペクト画面に、こ
のアスペクト比よりも縦長の映像を表示させる場合にお
いて、ワイド・アスペクト画面の有効利用を図るもので
あり、映像のアスペクト比を忠実に再現して真円率10
0%で表示を行うモードの外に、映像のより広い部分を
違和感なく画面全域に表示させるために、真円率を10
0%以外の状態で表示するモード等を備えて、これらの
モードを切換え可能にしたものである。
The present embodiment is intended to effectively use the wide aspect screen when displaying an image vertically longer than this aspect ratio on the wide aspect screen, and faithfully reproduces the aspect ratio of the image. Roundness 10
In addition to the 0% display mode, in order to display a wider portion of the image on the entire screen without any discomfort, the roundness rate is set to 10%.
A mode for displaying in a state other than 0% is provided, and these modes can be switched.

【0012】図1はこの発明に係るワイド・アスペクト
・テレビジョン装置の一実施例を示す構成図であり、図
2はこの発明によって表示できる表示形態の例である。
FIG. 1 is a block diagram showing an embodiment of a wide aspect television apparatus according to the present invention, and FIG. 2 is an example of a display mode which can be displayed by the present invention.

【0013】図2において、Aは、例えばアスペクト比
9:16の画面に例えばアスペクト比3:4の信号(以
下NTSC信号とする)を時間軸圧縮し、アスペクト比
3:4のまま映出したものである。以下図2Aの表示形
態をAモードと呼ぶ。また、同図Bはアスペクト比9:
16の画面にNTSC信号をそのまま映出したものであ
る。そのため横に伸びた図形になる。以下図2Bの表示
形態をB0 モードと呼ぶ。一方、図2C,Dは、上記N
TSC信号(実際には後述するノンインターレース信
号)の上下をカットして、アスペクト比を9:16に変
換して表示している。変換の仕方に2種類あり、図2C
は、真円率が94%(以下B1 モードと呼ぶ)となるよ
うに表示したものであり、B2 は真円率が100%(B
2 モードと呼ぶ)となるように表示したものである。真
円率が94%となるようにするには、NTSC信号の走
査線数を525本とすると、この525本より420本
を抜取り、9:16の画面の走査線数を例えば525本
とすると、上記画面の走査に合わせて新たに525本の
走査線を作ることであり、また、真円率が100%とな
るように表示するには、NTSC信号の走査線525本
より393本を抜取り、9:16の画面の走査に合わせ
て新たに525本の走査線を作ることである。この場
合、上下のカット幅を相対的に可変(スクロール)する
こともできる。
In FIG. 2, A indicates a signal having an aspect ratio of 3: 4, for example, a signal having an aspect ratio of 3: 4 (hereinafter referred to as NTSC signal), which is time-axis-compressed and is displayed as it is at an aspect ratio of 3: 4. It is a thing. Hereinafter, the display form of FIG. 2A is referred to as A mode. Further, FIG. B shows an aspect ratio of 9:
The NTSC signal is displayed as it is on 16 screens. Therefore, it becomes a figure that extends horizontally. Hereinafter, the display form of FIG. 2B will be referred to as B0 mode. On the other hand, FIGS.
The TSC signal (actually a non-interlaced signal, which will be described later) is cut at the top and bottom, and the aspect ratio is converted to 9:16 for display. There are two types of conversion methods, as shown in FIG. 2C.
Is displayed so that the roundness is 94% (hereinafter referred to as B1 mode), and B2 has a roundness of 100% (B1 mode).
It is displayed as 2 modes). In order to achieve a roundness of 94%, if the number of scanning lines of the NTSC signal is 525, and 420 lines are extracted from this 525, and the number of scanning lines of the 9:16 screen is set to, for example, 525. , 525 scanning lines are newly created in accordance with the scanning of the above screen, and in order to display the circularity of 100%, 393 lines are extracted from the 525 scanning lines of the NTSC signal. , 525 scanning lines are newly created in accordance with the scanning of the 9:16 screen. In this case, the upper and lower cut widths can be relatively variable (scrolled).

【0014】図1は上記各モードの信号を発生する構成
を示す。
FIG. 1 shows a configuration for generating signals in each of the above modes.

【0015】入力信号(例えばNTSC信号)は入力端
子10を介して、この場合NTSCデコーダ12に入力
される。NTSCデコーダ12は、NTSC信号をデコ
ードして時分割形式の輝度信号(以下Y信号と呼ぶ)と
2種類の色信号(以下C1 信号,C2 信号と呼ぶ)を導
出し、これらの信号をノンインターレース変換回路14
に供給する。また、NTSCデコーダ12は、NTSC
信号11より再生した同期信号を出力する。ノンインタ
ーレース変換回路14は、走査線数525本のインター
レースのY信号,C1 信号,C2 信号を、走査線数52
5本のノンインターレースの信号15に変換する。
An input signal (for example, an NTSC signal) is input to the NTSC decoder 12 in this case via the input terminal 10. The NTSC decoder 12 decodes the NTSC signal to derive a time-division format luminance signal (hereinafter referred to as Y signal) and two types of color signals (hereinafter referred to as C1 signal and C2 signal), and non-interlace these signals. Conversion circuit 14
Supply to. Also, the NTSC decoder 12 is an NTSC
The reproduced sync signal is output from the signal 11. The non-interlaced conversion circuit 14 converts the interlaced Y signal, C1 signal, and C2 signal of 525 scanning lines into 52 scanning lines.
It is converted into five non-interlaced signals 15.

【0016】上記信号15が入力されるメモリ回路17
及び同期信号13が入力されるメモリ制御回路18は、
左右圧縮回路16を構成し、メモリ制御回路18から出
力するリード・アドレスとライト・アドレスを操作し
て、メモリ回路17から、信号15の左右が圧縮された
信号19(Aモード信号)を出力する。
A memory circuit 17 to which the signal 15 is input
And the memory control circuit 18 to which the synchronization signal 13 is input,
The left and right compression circuit 16 is configured, and the read address and the write address output from the memory control circuit 18 are operated to output a signal 19 (A mode signal) in which the left and right of the signal 15 are compressed from the memory circuit 17. .

【0017】また、上記ノンインターレース信号15は
第2のメモリ回路20に入力され、同期信号13は第2
のメモリ制御回路21に入力される。これらの回路2
0,21は画面抜取り手段22を構成する。メモリ回路
20は、画像メモリ機能と、この画像メモリから読出し
た信号のライン演算を行う機能を持つ。メモリ制御回路
21は、上記画像メモリを制御するリード・アドレスと
ライト・アドレスを発生する機能と、上記ライン演算を
制御する機能を持つ。これにより、メモリ回路20から
は、B1 ,B2 モードの信号が出力される。
The non-interlaced signal 15 is input to the second memory circuit 20, and the synchronization signal 13 is input to the second memory circuit 20.
Is input to the memory control circuit 21. These circuits 2
0 and 21 constitute the screen extracting means 22. The memory circuit 20 has an image memory function and a function of performing a line operation of a signal read from the image memory. The memory control circuit 21 has a function of generating a read address and a write address for controlling the image memory, and a function of controlling the line operation. As a result, the B1 and B2 mode signals are output from the memory circuit 20.

【0018】尚、B1 ,B2 モードの切換は、端子40
からのB1 /B2 切替信号によって切換えられる。ま
た、メモリ制御回路21は、端子30からのスクロール
信号によって、抜取り画像の位置が可調整となってい
る。
The switching between the B1 and B2 modes is performed by the terminal 40
It is switched by the B1 / B2 switching signal from. Further, the memory control circuit 21 can adjust the position of the extracted image by a scroll signal from the terminal 30.

【0019】上記ノンインターレース信号15とメモリ
回路20からの信号23はセレクタ24に供給される。
セレクタ24は、上記信号23とノンインターレース信
号15のいずれか一方を出力する回路であり、ノンイン
ターレース信号15はB0 モードの信号であるので、セ
レクタ24は、B0 モードとB1 ,B2 モードの切換を
行うことになる。このためのB0 /B1 ,B2 切替信号
は、端子50より供給される。
The non-interlaced signal 15 and the signal 23 from the memory circuit 20 are supplied to the selector 24.
The selector 24 is a circuit that outputs either the signal 23 or the non-interlaced signal 15. Since the non-interlaced signal 15 is a B0 mode signal, the selector 24 switches between the B0 mode and the B1 and B2 modes. Will be done. The B0 / B1 and B2 switching signals for this purpose are supplied from the terminal 50.

【0020】上記セレクタ24の出力信号25と上記メ
モリ回路17の出力19とは第2のセレクタ26に供給
される。このセレクタ26は、Aモードの信号19と信
号25のいずれか一方を選択する回路であり、Aモード
とB(B0 ,B1 ,B2 )モードの切換えを行う。この
為のA/B0 ,B1 ,B2 切替信号は端子70より供給
される。
The output signal 25 of the selector 24 and the output 19 of the memory circuit 17 are supplied to the second selector 26. The selector 26 is a circuit that selects either the signal 19 or the signal 25 in the A mode, and switches between the A mode and the B (B0, B1, B2) mode. A / B0, B1 and B2 switching signals for this purpose are supplied from the terminal 70.

【0021】上記セレクタ26より導出する信号27
は、出力端子60よりワイド・アスペクトの画面に表示
されるようになっている。
A signal 27 derived from the selector 26
Is displayed on a screen having a wider aspect ratio than the output terminal 60.

【0022】次に、各モードの信号を生成する回路の構
成を説明する。
Next, the structure of the circuit for generating the signals in each mode will be described.

【0023】先ず、Aモードの信号を生成する左右圧縮
手段は、ノンインターレース信号15を時間軸圧縮する
回路であり、本明細書では説明を省略する。また、B0
モードの信号は、ノンインターレース信号15をそのま
ま用いている。
First, the left and right compression means for generating the A mode signal is a circuit for compressing the non-interlaced signal 15 on the time axis, and the description thereof is omitted in this specification. Also, B0
As the mode signal, the non-interlaced signal 15 is used as it is.

【0024】図3及び図4はB1 モードとB2 モードの
信号を生成する画面抜取り手段22を示す回路図であ
り、図3はメモリ制御回路21を、図4はメモリ回路2
0の構成図である。
3 and 4 are circuit diagrams showing the screen extracting means 22 for generating B1 mode and B2 mode signals. FIG. 3 shows the memory control circuit 21 and FIG. 4 shows the memory circuit 2.
It is a block diagram of 0.

【0025】図3において、書込み位置決定回路210
と幅決め回路212は、例えばNTSC信号を、図2
C,Dにて示したように、B1 モードの場合420本を
抜取り(B2 モードの場合393本)、スクロールによ
って、上下のカット幅を可変している。即ち、書込み位
置決定回路210は、端子P11からの垂直同期信号13
a(VD)及び端子P12からの水平同期信号13b(H
D)並びに端子30からのスクロール信号が供給され、
幅決め回路212は、書込み位置決定回路210からの
信号211と端子P12からの水平同期信号(HD)並び
に、端子40からのB1 /B2 切換信号が供給されてい
る。
In FIG. 3, the write position determining circuit 210 is shown.
2 and the width determination circuit 212 sends an NTSC signal, for example, as shown in FIG.
As shown by C and D, 420 pieces are removed in the B1 mode (393 pieces in the B2 mode), and the upper and lower cut widths are changed by scrolling. That is, the write position determination circuit 210 uses the vertical synchronization signal 13 from the terminal P11.
a (VD) and the horizontal synchronizing signal 13b (H
D) and the scroll signal from the terminal 30 is supplied,
The width determining circuit 212 is supplied with the signal 211 from the write position determining circuit 210, the horizontal synchronizing signal (HD) from the terminal P12, and the B1 / B2 switching signal from the terminal 40.

【0026】上記幅決め回路212からは、位置決め回
路210からの信号211によって指示された書込み位
置より、抜取り幅を示すパルス信号213が出力され
る。上記パルス信号213は、ライト・アドレス発生回
路214に入力される。回路214は、上記パルス信号
213のパルス期間にライト・アドレス信号215を発
生する。
The width determining circuit 212 outputs a pulse signal 213 indicating the extraction width from the writing position designated by the signal 211 from the positioning circuit 210. The pulse signal 213 is input to the write / address generating circuit 214. The circuit 214 generates the write address signal 215 during the pulse period of the pulse signal 213.

【0027】216はリードカウンタであり、端子P12
からの水平同期信号13b(HD)によって単純カウン
ト動作を行う。これによるカウント出力217は、B1
/B2 切換信号によってカウントモードが切り替わるリ
ード・アドレス発生回路218に入力される。即ち、リ
ード・アドレス発生回路218は、B1 モードのとき、
NTSC信号より抜取った420本の信号より新たな5
25本の信号を作るために、カウント出力の値を4つ歩
進したら1回カウントを停止(4回に1回同じ値を出力
する)するという操作を行う。また、B2 モードのとき
は、393本の信号より525本の新たな信号を作るた
めに、3つ歩進したら1回カウント動作を停止するとい
う操作を行う。
A read counter 216 has a terminal P12.
The simple counting operation is performed by the horizontal synchronizing signal 13b (HD) from the. The count output 217 by this is B1
It is input to the read address generation circuit 218 whose count mode is switched by the / B2 switch signal. That is, when the read address generating circuit 218 is in the B1 mode,
5 new from 420 signals extracted from NTSC signals
In order to generate 25 signals, the operation of stopping the count once (outputting the same value once every four times) is performed when the count output value is incremented by four. Further, in the B2 mode, in order to generate 525 new signals from 393 signals, the operation of stopping the counting operation once is performed after three steps.

【0028】上記リード・アドレス発生回路218から
のリード・アドレス信号219は、ライト・アドレス信
号215と共にマルチプレクサ220に入力され、選択
的に端子P13に導出される。また、リード・アドレス発
生回路218は、端子P14に演算係数切換信号を導出し
ている。この演算係数切換信号は、メモリ回路20にお
けるライン演算に用いる係数をライン毎に切換えるため
の信号である。
The read address signal 219 from the read address generating circuit 218 is input to the multiplexer 220 together with the write address signal 215, and selectively led to the terminal P13. Further, the read address generating circuit 218 derives a calculation coefficient switching signal at the terminal P14. The calculation coefficient switching signal is a signal for switching the coefficient used for line calculation in the memory circuit 20 for each line.

【0029】さて、図4にメモリ回路20の一例を示
す。図4の構成は、ライン演算として、1Hメモリを用
いた2点間補間を行う。
Now, FIG. 4 shows an example of the memory circuit 20. The configuration of FIG. 4 performs interpolation between two points using a 1H memory as a line operation.

【0030】図4において、P15はノンインターレース
信号15が導かれる入力端子、P16は上記端子P13から
リード/ライト・アドレスが導かれる入力端子、P17は
上記端子P14から演算係数切換信号が導かれる入力端子
である。
In FIG. 4, P15 is an input terminal to which the non-interlaced signal 15 is led, P16 is an input terminal from which the read / write address is led from the terminal P13, and P17 is an input from which the arithmetic coefficient switching signal is led from the terminal P14. It is a terminal.

【0031】202はメモリであり、このメモリ202
は、上記端子P15からのノンインターレース信号15を
端子P16からのリード/ライト・アドレスによってリー
ド及びライト動作する。
Reference numeral 202 denotes a memory, and this memory 202
Reads and writes the non-interlaced signal 15 from the terminal P15 according to the read / write address from the terminal P16.

【0032】上記メモリ202より読み出された信号2
03は、1Hメモリ204で1Hデータ分ごと保持され
係数ROM(1)206に入力されると共に、別の係数
ROM(2)208に直接入力される。これら係数RO
M(1)206,(2)208は、端子P17からの演算
係数切換信号によって、係数がラインごとに切り替えら
れる。ROM(1)206,(2)208からの出力
は、加算器200で加算される。加算器200は、表示
用の新たな525本分の信号を端子P18に導出する。
Signal 2 read from the memory 202
03 is held in the 1H memory 204 for each 1H data and is input to the coefficient ROM (1) 206 and directly input to another coefficient ROM (2) 208. These coefficients RO
The coefficients of the M (1) 206 and M (2) 208 are switched for each line by a calculation coefficient switching signal from the terminal P17. The outputs from the ROMs (1) 206 and (2) 208 are added by the adder 200. The adder 200 derives a new signal for 525 lines for display to the terminal P18.

【0033】この発明の好ましい実施例は以上のごとく
構成され、次にその動作を説明する。
The preferred embodiment of the present invention is constructed as described above, and its operation will be described below.

【0034】図2で既に述べたように、本件実施例で
は、左右サイドにブランク画面を付加して表示するAモ
ード表示、時間軸無調整で横長に表示するB0 モード表
示、時間軸を調整し所望の真円率で表示するB1 ,B2
モード表示の切換えをユーザーサイドで行う。
As described above with reference to FIG. 2, in the present embodiment, the A mode display in which a blank screen is added to the left and right sides is displayed, the B0 mode display is displayed in landscape orientation without adjusting the time axis, and the time axis is adjusted. B1 and B2 displayed with desired roundness
The user switches the mode display.

【0035】先ず、Aモード表示時は、ノンインターレ
ース信号15をメモリ回路17で処理して、時間軸の圧
縮を行う。時間軸の圧縮は、例えば本件出願人による公
開特許公報:昭和59−122286号を利用すること
ができる。これにより、図2aに示すようなAモード表
示が可能になる。
First, when the A mode is displayed, the non-interlaced signal 15 is processed by the memory circuit 17 to compress the time axis. For the compression of the time axis, for example, the published patent publication by the applicant of the present application: Showa 59-122286 can be used. This enables the A mode display as shown in FIG. 2a.

【0036】また、B0 モード表示の場合、ノンインタ
ーレース信号15をセレクタ24,26でそれぞれ選択
し、そのまま表示すれば良い。この場合の画面は、アス
ペクト比の違いによって、図2bに示すように横長の画
像になる。
In the case of the B0 mode display, the non-interlaced signal 15 may be selected by the selectors 24 and 26 and displayed as it is. The screen in this case becomes a horizontally long image as shown in FIG. 2b due to the difference in aspect ratio.

【0037】次に、B2 ,B1 モードで表示するときの
動作を図5〜図8を参照して説明する。
Next, the operation when displaying in the B2 and B1 modes will be described with reference to FIGS.

【0038】ここに、図5はB2 モードの表示動作を説
明する説明図であり、aは画面抜取り手段22への入力
信号(ノンインターレース信号15)を示し、bはライ
ト・アドレスを、cはリード・アドレスを、dは出力信
号23を示す。
FIG. 5 is an explanatory view for explaining the display operation in the B2 mode, in which a shows an input signal (non-interlaced signal 15) to the screen extracting means 22, b is a write address, and c is a write address. The read address and d the output signal 23.

【0039】図6はB1 ,B2 モード時のリードカウン
タ出力217に対するリード・アドレス出力219及び
係数ROM(1),(2)の出力をそれぞれ示す説明
図、図7はB2 モードのライン演算方法を説明する説明
図、図8はB1 モードの同演算方法を示す説明図であ
る。
FIG. 6 is an explanatory diagram showing the read address output 219 and the output of the coefficient ROMs (1) and (2) with respect to the read counter output 217 in the B1 and B2 modes, respectively. FIG. 7 shows the line operation method in the B2 mode. FIG. 8 is an explanatory diagram for explaining, and FIG. 8 is an explanatory diagram showing the same calculation method in the B1 mode.

【0040】B2 モードは、真円率100%で画像が表
示される。このような横方向への歪みがなくなる表示を
行うためには、横の比率の差に応じてNTSC信号を抜
取れば良い。例えば393ラインを、映像センターを中
心に抜取る場合は、図5aに示すように、1垂直走査期
間(1V)の各信号I,II,III…における第67ライ
ンをスクロール信号によって決定し、460ラインまで
の393ライン分を、回路212によって幅決めしてそ
れぞれ抜取る。そして、これらの信号をメモリ202に
書込む。図5bはこのときのライト・アドレスを示し、
メモリ202は、信号I,II,III …をメモリ領域が巡
回アクセスされて書込む。メモリ202は4Mビットの
ダイナミックRAMである。この場合、1ラインにつき
1アドレスを割当てている。こうして書込まれた信号
I′,II′,III′…は、それぞれの領域(0〜39
2,393〜273,274〜154,…)より読出さ
れる。この読出信号203は、1Hメモリ204,RO
M(1),ROM(2)及び加算器200によるライン
演算手段によって2点補間され、図5dに示すように、
表示用の新たな525本の映像信号i,ii,iii …が生
成される。
In the B2 mode, an image is displayed with a perfect circularity of 100%. In order to perform display in which such distortion in the horizontal direction is eliminated, the NTSC signal may be extracted according to the difference in horizontal ratio. For example, when 393 lines are extracted centering on the video center, the 67th line in each signal I, II, III, ... In one vertical scanning period (1V) is determined by the scroll signal as shown in FIG. The width of 393 lines up to the line is determined by the circuit 212 and extracted. Then, these signals are written in the memory 202. FIG. 5b shows the write address at this time,
The memory 202 writes the signals I, II, III, ... While the memory area is cyclically accessed. The memory 202 is a 4-Mbit dynamic RAM. In this case, one address is assigned to one line. The signals I ', II', III '...
2, 393 to 273, 274 to 154, ...). This read signal 203 is output to the 1H memory 204, RO
Two-point interpolation is performed by the line operation means by M (1), ROM (2) and adder 200, and as shown in FIG.
New 525 video signals i, ii, iii ... For display are generated.

【0041】ライン演算手段は、先ず、図6に示すよう
に、「0,1,2,3,4,5…」と出力するリードカ
ウンタ216からの単純歩進カウント出力217を、B
1 /B2 切換信号によって、「0,1,2,2,3,
4,5,5…」のリード・アドレス出力219に変換す
る。これは、393本から525本の新映像信号を得る
ために、3ラインを4ラインに増やすためである。
As shown in FIG. 6, the line calculation means first outputs a simple step count output 217 from the read counter 216 which outputs "0, 1, 2, 3, 4, 5 ..."
Depending on the 1 / B2 switching signal, "0, 1, 2, 2, 3,
4, 5, 5 ... ”. This is to increase 3 lines to 4 lines in order to obtain 393 to 525 new video signals.

【0042】ライン演算の第2段階は、上記リード・ア
ドレス219の歩進に合わせて、リード・アドレス
「0」のときROM(1)より3/4、ROM(2)よ
り1/4、リード・アドレス「1」のときROM(1)
より2/4,ROM(2)より2/4、リード・アドレ
ス「2」のときROM(1)より1/4,ROM(2)
より3/4,…等々というように、係数を出力する。R
OM(1)は1Hメモリ204からの信号に対して上記
係数を与え、ROM(2)はメモリ202からの信号に
対して係数を与えるので、各ラインごとの信号をA,
B,C…とすると、図7に示すように、メモリ202の
入力「A,B,C…」に対しメモリ出力は、「A〜C,
C〜F,F,…」の順になる。これら各信号「A〜C,
C〜F,F,…」と「A〜I…」にそれぞれ上記係数が
乗算され、加算器200によって加算されると、加算器
200の出力23は、図7の右欄に示すようになる。こ
れらの演算結果は、例えばリード・アドレス「0」のと
きのメモリ出力203がA,1Hメモリ出力205がX
のとき、AにROM(1)からの係数3/4を乗算した
信号209と、XにROM(2)からの係数1/4を乗
算した信号207とを加算したものとなる。メモリ出力
203と1Hメモリ出力205とが同じになるライン区
間、即ちリード・アドレスが「2,5…」のときは、R
OM(1)の係数が0になり、1Hメモリ出力205が
そのまま加算出力となる。
In the second stage of the line operation, in accordance with the step of the read address 219, when the read address is "0", 3/4 is read from the ROM (1), 1/4 is read from the ROM (2), and read.・ ROM (1) when address is "1"
2/4 from ROM (2), 1/4 from ROM (1) at read address "2", ROM (2)
Output coefficients such as 3/4, ... R
The OM (1) gives the above coefficient to the signal from the 1H memory 204, and the ROM (2) gives the coefficient to the signal from the memory 202.
Assuming that B, C, ..., As shown in FIG. 7, the memory output is “A to C, ...
C to F, F, ... ”. Each of these signals “A to C,
When “C to F, F, ...” And “A to I ...” are respectively multiplied by the above coefficients and added by the adder 200, the output 23 of the adder 200 becomes as shown in the right column of FIG. . The results of these calculations are, for example, when the read address is “0”, the memory output 203 is A, and the 1H memory output 205 is X.
In this case, the signal 209 obtained by multiplying A by the coefficient 3/4 from the ROM (1) and the signal 207 obtained by multiplying X by the coefficient ¼ from the ROM (2) are added. In the line section where the memory output 203 and the 1H memory output 205 are the same, that is, when the read address is “2, 5 ...”, R
The coefficient of OM (1) becomes 0, and the 1H memory output 205 becomes an addition output as it is.

【0043】このような演算により、395ライン分の
ノンインターレース信号15より、ワイド・アスペクト
画面に表示する新映像信号23を生成することができ
る。
By such calculation, the new video signal 23 to be displayed on the wide aspect screen can be generated from the non-interlaced signal 15 for 395 lines.

【0044】さらに、B2 モードの場合は、真円率が9
4%であるので、走査線変換は4ラインから5ライン
(420本から525本)を作る操作を行えば良い。
尚、図6の右側に、B1 モードでのリード・アドレス出
力とROM(1),(2)の係数の関係を示す。また、
図8にこの場合の演算結果を示す。本B1 モードの場
合、メモリ出力は、「A〜D,D〜H,H…」となり、
4ラインの信号より1ラインの信号が生成されることが
分かる。
Further, in the B2 mode, the roundness is 9
Since it is 4%, the scan line conversion may be performed by an operation of forming 4 lines to 5 lines (420 lines to 525 lines).
The right side of FIG. 6 shows the relationship between the read address output in the B1 mode and the coefficients of the ROMs (1) and (2). Also,
FIG. 8 shows the calculation result in this case. In the B1 mode, the memory output is "A to D, D to H, H ...",
It can be seen that the signal of one line is generated from the signal of four lines.

【0045】こうして、ワイド・アスペクト画面全体
に、NTSC信号を横方向の膨大感無く表示することが
でき、画面の有効利用を図ることができる。
In this way, the NTSC signal can be displayed on the entire wide-aspect screen without lateral enormous feeling, and the screen can be effectively used.

【0046】上記B1 ,B2 モードにおいては、映像セ
ンターが常に画面のセンターと一致する表示方法であ
る。これは、図5aで、一垂直走査期間(以下、1Vと
呼ぶ)の各信号I,II,III,…において、67ライン
目を位置決めしたものである。従って、映像センターを
選択しない場合は、スクロール信号によって、0〜13
2ラインの範囲でラインを選択することによって、B2
モードのまま画面をスクロールすることができる。B1
モードの場合は、0〜105ラインの範囲でラインを選
択すれば良い。
In the B1 and B2 modes, the display method is such that the image center always coincides with the center of the screen. This is the positioning of the 67th line in each signal I, II, III, ... In one vertical scanning period (hereinafter referred to as 1V) in FIG. 5a. Therefore, if the video center is not selected, the scroll signal causes 0 to 13
By selecting the line in the range of 2 lines, B2
You can scroll the screen in the mode. B1
In the case of the mode, the line may be selected within the range of 0 to 105 lines.

【0047】図9に上記スクロール表示選択動作を示す
タイミングチャートを示す。aは垂直同期信号13a
(VD)を示し、bはB2 モード時の書込み位置決定回
路210に与えるスクロール信号を、cはB2 モード時
の幅決め回路212の出力213を、dはB1 モード時
の書込み位置決定回路210に与えるスクロール信号
を、eはB1 モード時の幅決め回路212の出力213
をそれぞれ示す。表示位置切換は、スクロール信号にお
けるパルスP1 の発生位置を、例えばタッチペンによ
り、あるいはリモコンによるアドレス指定によって変更
すれば、393(420)ラインに相当するパルスP3
(P4 )の位置を自在に可変でき、抜取り信号が変えら
れてスクロールさせることができる。
FIG. 9 is a timing chart showing the scroll display selection operation. a is the vertical synchronization signal 13a
(VD), b is a scroll signal given to the write position determining circuit 210 in the B2 mode, c is an output 213 of the width determining circuit 212 in the B2 mode, and d is a write position determining circuit 210 in the B1 mode. The scroll signal to be given is the output 213 of the width determining circuit 212 in the B1 mode.
Are shown respectively. The display position can be switched by changing the position of generation of the pulse P1 in the scroll signal by, for example, a touch pen or address designation by a remote controller, and the pulse P3 corresponding to the 393 (420) line is displayed.
The position of (P4) can be freely changed, and the sampling signal can be changed to scroll.

【0048】このようなスクロール機能を持つことで、
B1 ,B2 モードにおいて欠落する映像分はなくなる。
しかも、B1 ,B2 モードは、アスペクト比3:4の信
号を拡大したものと同じになり、映像の臨場感が増す。
By having such a scroll function,
In B1 and B2 modes, there is no missing image.
Moreover, the B1 and B2 modes are the same as those obtained by enlarging the signal having the aspect ratio of 3: 4, and the realism of the image is increased.

【0049】また、上記スクロール信号と幅決め回路2
12の出力213を用いてB1 ,B2 モード時における
表示位置を画面にモニターすることができる。これによ
ってユーザーは、NTSC画面のどこを抜取っているの
かを把握することができる。
Further, the scroll signal and width determination circuit 2
The output 213 of 12 can be used to monitor the display position in the B1 and B2 modes on the screen. This allows the user to know where the NTSC screen is being extracted.

【0050】尚、実施例ではアスペクト比3:4の画面
に適した信号を9:16のアスペクト比の画面に表示す
る場合を例にして説明したが、これ以外のアスペクト比
の関係を有する信号を表示する場合にも容易に応用する
ことができる。
In the embodiment, the case where a signal suitable for a screen with an aspect ratio of 3: 4 is displayed on a screen with an aspect ratio of 9:16 has been described as an example, but signals having other aspect ratio relationships are also described. It can be easily applied to display.

【0051】また、ワイド・アスペクト画面の走査線数
は、3:4の信号の走査線数と一致しなくても、例えば
525ラインと1125ライン及び1250ラインの関
係の場合、あるいは625ラインと上記と同ラインの関
係の場合にも応用することは容易である。
Even if the number of scanning lines of the wide aspect screen does not match the number of scanning lines of the 3: 4 signal, for example, in the case of the relationship of 525 lines, 1125 lines and 1250 lines, or 625 lines and the above. It is easy to apply even in the case of the same line relationship with.

【0052】[0052]

【発明の効果】以上説明したようにこの発明によれば,
ワイド・アスペクト画面全体に、アスペクト比が縦長の
画面に適した信号を表示し、画面の有効利用によって映
像臨場感を増大させ、商品価値を高める効果がある。
As described above, according to the present invention,
A signal suitable for a vertically long screen is displayed on the entire wide-aspect screen, and the effective use of the screen has the effect of increasing the sense of realism of the image and increasing the product value.

【図面の簡単な説明】[Brief description of drawings]

【図1】この発明に係るワイド・アスペクト・テレビジ
ョン装置の一実施例を示す構成図。
FIG. 1 is a configuration diagram showing an embodiment of a wide aspect television device according to the present invention.

【図2】この発明の表示形態を示す説明図。FIG. 2 is an explanatory view showing a display form of the present invention.

【図3】図1の構成を更に詳しく示した構成図。FIG. 3 is a configuration diagram showing the configuration of FIG. 1 in more detail.

【図4】図1の構成を更に詳しく示した構成図。FIG. 4 is a configuration diagram showing the configuration of FIG. 1 in more detail.

【図5】この発明によるB2 モード時の画面抜取り処理
を概説する説明図。
FIG. 5 is an explanatory view outlining a screen extracting process in the B2 mode according to the present invention.

【図6】この発明によるライン演算用の係数発生過程を
説明する説明図。
FIG. 6 is an explanatory diagram illustrating a coefficient generation process for line calculation according to the present invention.

【図7】上記ライン演算の加算過程を示す説明図。FIG. 7 is an explanatory diagram showing an addition process of the line calculation.

【図8】上記ライン演算の加算過程を示す説明図。FIG. 8 is an explanatory diagram showing an addition process of the line calculation.

【図9】この発明によるスクロール表示動作を示すタイ
ミングチャート。
FIG. 9 is a timing chart showing a scroll display operation according to the present invention.

【図10】従来の表示形態を説明する説明図。FIG. 10 is an explanatory diagram illustrating a conventional display form.

【符号の説明】[Explanation of symbols]

10…NTSC入力端子、12…NTSCデコーダ、1
4…ノンインターレース変換回路、16左右圧縮手段、
22…画面抜取り手段、24,26…セレクタ、20…
メモリ回路(202…メモリ、204…1Hメモリ、2
06…係数ROM、200…加算器)、21…メモリ制
御回路(210…書込み位置決定回路、212…幅決め
回路、214…ライト・アドレス発生回路、216…リ
ードカウンタ、218…リード・アドレス発生回路、2
20…マルチプレクサ)
10 ... NTSC input terminal, 12 ... NTSC decoder, 1
4 ... Non-interlaced conversion circuit, 16 left / right compression means,
22 ... Screen extracting means, 24, 26 ... Selector, 20 ...
Memory circuit (202 ... Memory, 204 ... 1H memory, 2
06 ... Coefficient ROM, 200 ... Adder, 21 ... Memory control circuit (210 ... Write position determining circuit, 212 ... Width determining circuit, 214 ... Write address generating circuit, 216 ... Read counter, 218 ... Read address generating circuit Two
20 ... multiplexer)

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 所定アスペクト比より横長の横長アスペ
クト比の画面を有し、前記横長アスペクト比と合った第
1の映像信号による映像を表示すると共に、前記所定ア
スペクト比と合った第2の映像信号による映像を表示す
ることが可能なワイド・アスペクト・テレビジョン装置
において、 前記第2の映像信号を受け、この信号から得られる映像
の全体を前記所定アスペクト比で真円率が100%の状
態で前記画面に表示するための第1手段と、 前記第2の映像信号を受け、この信号から得られる映像
の所定部分を前記画面の全域に真円率が100%以外の
状態で表示するための第2手段と、 前記第1手段又は前記第2手段のいずれか一つをユーザ
ー操作に基づいて選択して、前記画面に表示を行うセレ
クタとを具備したことを特徴とするワイド・アスペクト
・テレビジョン装置。
1. A screen having a horizontal aspect ratio that is longer than a predetermined aspect ratio, displaying a video by a first video signal that matches the horizontal aspect ratio, and a second video that matches the predetermined aspect ratio. In a wide aspect television device capable of displaying an image by a signal, the second image signal is received, and the entire image obtained from this signal has a roundness of 100% at the predetermined aspect ratio. For displaying on the screen the first means for displaying on the screen, and for displaying a predetermined portion of the image obtained from the second video signal on the entire area of the screen in a state other than 100% circularity. And a selector for selecting one of the first means and the second means based on a user operation and displaying the screen on the screen. Id Aspect Television Equipment.
【請求項2】 所定アスペクト比より横長の横長アスペ
クト比の画面を有し、前記横長アスペクト比と合った第
1の映像信号による映像を表示すると共に、前記所定ア
スペクト比と合った第2の映像信号による映像を表示す
ることが可能なワイド・アスペクト・テレビジョン装置
において、 前記第2の映像信号を受け、この信号から得られる映像
の全体を前記所定アスペクト比で真円率が100%の状
態で前記画面に表示するための第1手段と、 前記第2の映像信号を受け、この信号から得られる映像
の所定部分を前記画面の全域に真円率が100%以外の
状態で表示するための第2手段と、 前記第2の映像信号を受け、この信号から得られる映像
の全体を前記画面の全域に表示するための第1手段と、 前記第1手段、前記第2手段又は前記第3手段のいずれ
か一つをユーザー操作に基づいて選択して、前記画面に
表示を行うセレクタとを具備したことを特徴とするワイ
ド・アスペクト・テレビジョン装置。
2. A screen having a horizontal aspect ratio that is longer than a predetermined aspect ratio, displaying a video by a first video signal that matches the horizontal aspect ratio, and displaying a second video that matches the predetermined aspect ratio. In a wide aspect television device capable of displaying an image by a signal, the second image signal is received, and the entire image obtained from this signal has a roundness of 100% at the predetermined aspect ratio. For displaying on the screen the first means for displaying on the screen, and for displaying a predetermined portion of the image obtained from the second video signal on the entire area of the screen in a state other than 100% circularity. Second means for receiving the second video signal, and first means for displaying the entire video obtained from this signal on the entire area of the screen, the first means, the second means or the front means. Any one of the third means selected based on the user operation, a wide aspect television apparatus characterized by comprising a selector for performing a display on the screen.
JP7002525A 1995-01-11 1995-01-11 Wide aspect television device Pending JPH07274088A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7002525A JPH07274088A (en) 1995-01-11 1995-01-11 Wide aspect television device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7002525A JPH07274088A (en) 1995-01-11 1995-01-11 Wide aspect television device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP1147580A Division JPH0311891A (en) 1989-06-08 1989-06-08 Wide aspect television receiver

Publications (1)

Publication Number Publication Date
JPH07274088A true JPH07274088A (en) 1995-10-20

Family

ID=11531804

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7002525A Pending JPH07274088A (en) 1995-01-11 1995-01-11 Wide aspect television device

Country Status (1)

Country Link
JP (1) JPH07274088A (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61206380A (en) * 1985-03-11 1986-09-12 Victor Co Of Japan Ltd Image display device
JPS63232771A (en) * 1987-03-20 1988-09-28 Matsushita Electric Ind Co Ltd Television receiver

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61206380A (en) * 1985-03-11 1986-09-12 Victor Co Of Japan Ltd Image display device
JPS63232771A (en) * 1987-03-20 1988-09-28 Matsushita Electric Ind Co Ltd Television receiver

Similar Documents

Publication Publication Date Title
JP4619397B2 (en) Television equipment
US7734143B2 (en) Image processing apparatus capable of adjusting image quality by using moving image samples
JP2533393B2 (en) NTSC-HD converter
US6166772A (en) Method and apparatus for display of interlaced images on non-interlaced display
EP0339675B1 (en) Television receiver and method of displaying video information
US6061094A (en) Method and apparatus for scaling and reducing flicker with dynamic coefficient weighting
JPH10108143A (en) Image display controller and its method
JP2000338925A (en) Image display device
CA2179790C (en) Apparatus using memory control tables related to video graphics processing for tv receivers
JPH077685A (en) Television receiver
JPH07255017A (en) Wide aspect ratio television equipment
JPH07274088A (en) Wide aspect television device
MXPA96003752A (en) Apparatus using memorielelated control tables with devideo graphics processing for televis receivers
JP2669546B2 (en) Television receiver
JP3559758B2 (en) Video compression / expansion equipment
JPH0311891A (en) Wide aspect television receiver
JPH04348389A (en) Display pattern controller
JPH07131734A (en) Television receiver and on-screen signal generator
JP2713699B2 (en) High-definition television receiver with two-screen display function
US20030103164A1 (en) Video signal processing apparatus and method
JP3232886B2 (en) Television receiver with aspect switching function
JP4110363B2 (en) Image processing apparatus, image processing method, and image display apparatus
JP2993460B2 (en) Television receiver with two-screen display function
JPH099165A (en) Multi-screen display device
JP3388974B2 (en) Variable compression / expansion circuit