JPH0311891A - Wide aspect television receiver - Google Patents

Wide aspect television receiver

Info

Publication number
JPH0311891A
JPH0311891A JP1147580A JP14758089A JPH0311891A JP H0311891 A JPH0311891 A JP H0311891A JP 1147580 A JP1147580 A JP 1147580A JP 14758089 A JP14758089 A JP 14758089A JP H0311891 A JPH0311891 A JP H0311891A
Authority
JP
Japan
Prior art keywords
signal
screen
signals
aspect ratio
mode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1147580A
Other languages
Japanese (ja)
Inventor
Kazuhiko Yamauchi
和彦 山内
Koichi Noguchi
幸一 野口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba AVE Co Ltd
Original Assignee
Toshiba Corp
Toshiba Audio Video Engineering Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Audio Video Engineering Co Ltd filed Critical Toshiba Corp
Priority to JP1147580A priority Critical patent/JPH0311891A/en
Publication of JPH0311891A publication Critical patent/JPH0311891A/en
Pending legal-status Critical Current

Links

Landscapes

  • Television Systems (AREA)

Abstract

PURPOSE:To improve the presence of a video image through the effective use of a screen by displaying a signal suitable for the screen with small aspect ratio on the entire wide aspect screen. CONSTITUTION:An input signal such as an NTSC signal 11 is inputted to an NTSC decoder 12 via a input terminal 10. Led-out Y, C1 and C2 signals are converted into signals 15 of the scanning form able to be displayed with the screen of a wide aspect ratio with a noninterlace conversion circuit 14. The left/right portion of the signal 15 is compressed by a left/right compression means 16 to be an A mode signal 19. Moreover, the signal 15 is subjected to selective scanning line conversion by a screen extraction means 22 to be B1, B2 mode signals 23. The signals 25, 19 selected by a selector 24 are selected further by a selector 26 and a signal suitable for the screen with a small aspect ratio is displayed on the entire wide aspect screen.

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) この発明は、NTSC,PAL等の通常テレビジョン信
号を、高品位テレビジョン信号の表示に適したワイド・
アスペクト比の画面に表示するワイド・アスペクト・テ
レビジョン装置に関する。
[Detailed Description of the Invention] [Objective of the Invention] (Industrial Application Field) The present invention converts ordinary television signals such as NTSC and PAL into a wide-screen display suitable for displaying high-definition television signals.
The present invention relates to a wide aspect television device that displays on a screen with an aspect ratio.

(従来の技術) 近年、テレビジョン放送においては、画質の向上を図る
ために、種々のハイビジョン方式(高品位テレビジョン
方式)が開発されている。ハイビジョン方式は、人別し
て、走査線数、フィールド周波数は変更せず、例えば水
平ブランキング期間にも信号を伝送してアスペクト比を
ワイド化するもの(EDTV)と、走査線数、フィール
ド周波数及びアスペクト比等を変更するもの(+−I 
D TV)に分けることができる。
(Prior Art) In recent years, various high-definition systems (high-definition television systems) have been developed in order to improve image quality in television broadcasting. There are two types of high-definition systems: those that do not change the number of scanning lines and field frequency and widen the aspect ratio by transmitting signals even during the horizontal blanking period (EDTV), and those that widen the aspect ratio by transmitting signals even during the horizontal blanking period; Things that change the ratio etc. (+-I
D TV).

このようなワイド・アスペクト・テレビジョン装置は、
画面のアスペクト比が例えば9:16に、設定され、現
行テレビジョン装置のアスペクト比3:4と比較づると
、ワイド・アスペクト・テレビジョン装置は、現行テレ
ビジョン装置より横の比率がワイドになる。反対に、現
行テレビジョン装置は、ワイド・アスペクト・テレビジ
ョン装置より縦の比率が大きくなる。
Such wide aspect television equipment is
If the screen aspect ratio is set to, for example, 9:16 and compared to the aspect ratio of 3:4 of current television equipment, wide aspect television equipment will have a wider horizontal ratio than current television equipment. . Conversely, current television devices have a larger vertical ratio than wide aspect television devices.

このように、アスペクト比の異なるテレビジョン装置が
況存することは、各テレビジョン装置は、両方式の信号
を受信できることは勿論であるが、画面表示においても
、アスペクト比の違いによる情報の欠落や画質低下を生
じないようにすることが要請される。
The existence of television devices with different aspect ratios means that, of course, each television device can receive both types of signals, but even in the screen display, information may be missing or may be lost due to the difference in aspect ratio. It is required to prevent image quality from deteriorating.

第10図aはワイド・アスペクト・テレビジ三1ン装置
で例えばアスペクト比3:4の通常信号を表示したとき
の画面を承り。この場合は、斜線部に示すように、画面
サイドの表示領域に例えば無彩色一定輝度のブランク画
面を付加しなければならない。また、現行テレビジョン
装置でワイド・アスペクトの信号を表示する場合は、第
10図すの斜線にて示すように、画面上下に上記と同様
の画面を付加しなければならない。このようなブランク
画面を挿入することは、画面を有効に利用しておらず、
映像の臨場感が失われると共に、正しく視認することが
できない。また、通常信号を表示する時間が長いと、両
サイドの非表示領域と中央の表示領域で螢光焼けの度合
いが違ってくる。
FIG. 10a shows a screen when a normal signal with an aspect ratio of 3:4, for example, is displayed on a wide aspect television display device. In this case, for example, a blank screen of achromatic color and constant brightness must be added to the display area on the side of the screen, as shown by the shaded area. Furthermore, when displaying a wide aspect signal with a current television device, screens similar to those described above must be added at the top and bottom of the screen, as shown by diagonal lines in FIG. Inserting a blank screen like this is not an effective use of the screen, and
The sense of realism in the video is lost, and it is not possible to view the video correctly. Furthermore, if the normal signal is displayed for a long time, the degree of fluorescent burn will differ between the non-display areas on both sides and the central display area.

後者(第10図b)の場合も、画像サイズが小ざくなっ
て映像の臨場感が得られない。
In the latter case (FIG. 10b), the image size is also small and the sense of presence in the video cannot be obtained.

(発明が解決しようとする課題) 以上のように、ワイド・アスペクト比のテレビジョン装
置で、アスペクト比がそれより小さい信号(通常信号)
を表示する場合、ワイド画面を有効に利用しておらず、
映像の臨場感が失われ商品品位を低下し市場性が得られ
ないという欠点があった。
(Problem to be Solved by the Invention) As described above, in a television device with a wide aspect ratio, a signal with a smaller aspect ratio (normal signal)
When displaying , the wide screen is not effectively used,
The drawback was that the sense of realism in the images was lost, the quality of the product deteriorated, and marketability could not be achieved.

この発明は上記問題点を除去し1表示する信号よりbア
スペクト比が大きな両面に当該信号を表示する場合も、
視聴者1ナイトで画面を有効的に利用し、映像の臨場感
を与えるようにしたワイド・アスペクト・テレビジョン
装置の提供を目的とする。
The present invention eliminates the above problems, and even when the signal is displayed on both sides with a larger b aspect ratio than the signal displayed once,
To provide a wide aspect television device which effectively utilizes the screen for one night of viewing and gives a sense of realism to the images.

[発明の構成] (課題を解決するための手段) この発明は、漏えている画面のアスペクト比と合った第
1の信号を表示すると共に、上記画面と異なるアスペク
ト比の画面表示に適した第2の信号を表示することが可
能なワイド・アスペクト・テレビジョン装置において、 上記第2の信号を走査形式変換しただけでそのまま画面
に表示させる手段、 上記第2の信号を左右サイドにブランク画面を付加して
表示するための左右圧縮手段、時間軸を調整し所望の真
円率で表示するための画面抜取り手段とをイj−Jるこ
とを特徴とyる。
[Structure of the Invention] (Means for Solving the Problems) The present invention displays a first signal that matches the aspect ratio of the leaking screen, and also displays a first signal that is suitable for displaying a screen with an aspect ratio different from the above screen. In a wide aspect television device capable of displaying the second signal, the second signal is displayed on the screen as it is by simply converting the scanning format, and the second signal is displayed on the left and right sides with a blank screen. It is characterized by the addition of left and right compression means for additional display, and screen extraction means for adjusting the time axis and displaying with a desired roundness.

また、他の発明は、画面抜取り手段による信号の扱取り
位置を制御する人取り位置制御手段を設けたことを特徴
とする。
Further, another invention is characterized in that a person-picking position control means is provided for controlling the position at which the signal is handled by the screen-picking means.

(作用) この発明によれば、ワイド・アスペクト画面に、これよ
り小ざいアスペクト比の信号を、選択的、即ち、左右サ
イドにブランク画面を付加して表示したり、時間軸無調
整で横長に表示したり、時間軸を調整し所望の真円率で
表示したりすることができる。このような表示形態の選
択は、視聴者サイドで行うことができ、視聴者はアスペ
クト比の異なる信号を正しく視認することかでき、かつ
画面を有効利用して、この種のテレビジョン装置におけ
る付加価値を高めることができる。
(Function) According to the present invention, a signal with a smaller aspect ratio can be selectively displayed on a wide aspect screen, that is, with blank screens added to the left and right sides, or it can be displayed horizontally without adjusting the time axis. You can adjust the time axis and display the desired roundness. Selection of such a display format can be made on the viewer's side, allowing the viewer to correctly view signals with different aspect ratios, and making effective use of the screen. can increase value.

〈実施例) 以下、この発明を図示の実施例によって説明りる。<Example) The present invention will be explained below with reference to illustrated embodiments.

第1図はこの発明に係るワイド・アスペクト・テレビジ
ョン装置の一実施例を示す描成図であり、第2図はこの
発明によって表示できる表示形態の例である。
FIG. 1 is a diagram showing an embodiment of a wide aspect television apparatus according to the present invention, and FIG. 2 is an example of a display form that can be displayed according to the present invention.

第2図において、Aは、例えばアスペクト比ε):16
の画面に例えばアスペクト比3:4の信号(以下NTS
C信号とする)を時間軸圧縮し、アスペクト比3ニア1
のまま映出したちのぐある。
In FIG. 2, A is, for example, an aspect ratio ε):16
For example, a signal with an aspect ratio of 3:4 (hereinafter referred to as NTS)
C signal) is compressed on the time axis, and the aspect ratio is 3 near 1.
There is a screen that is projected as it is.

以下第2図△の表示形態をA’E−ドと呼ぶ3.また、
同図Bはアスペクト比9;16の両面にN 1− S 
C信号をそのまま映出したものである。そのため横に伸
びた図形になる。以下第2図Bの表示形態をBoモード
と呼ぶ。一方、第2図C,Dは、上記NTSC信J3 
(実際には後述するノンイン−レース信号)の上下をカ
ットして、アスペクト比を9:16に変換して表示して
いる。変換の仕方に2種類あり、第2図Cは、真円率が
94%(以下B1モードと呼ぶ)となるように表示した
ものであり、B2は真円率が100%(B2モードと呼
ぶ)となるように表示したものである。真円率が94%
となるようにするには、NTSG信号の走査線数を52
5本とすると、この525本より420本を抜取り、9
:16の画面の走査線数を例えば525本とすると、上
記画面の走査に合わせて新たに525木の走査線を作る
ことであり、また、真円率が100%となるように表示
ターるには、NTSC信号の走査線525本より393
木を扱取り、9:16の画面の走査に合わせて新たに5
25木の走査線を作ることて゛ある。この場合、上下の
カット幅を相対的に可変(スフ[)−ル)することもで
きる。
Hereinafter, the display form shown in △ in Figure 2 will be referred to as A'E-do.3. Also,
Figure B shows N 1-S on both sides with an aspect ratio of 9;16.
This is a direct image of the C signal. This results in a shape that stretches horizontally. Hereinafter, the display form shown in FIG. 2B will be referred to as Bo mode. On the other hand, Fig. 2 C and D show the above NTSC signal J3.
(actually a non-in-lace signal to be described later), the top and bottom are cut off, and the aspect ratio is converted to 9:16 for display. There are two types of conversion methods: Figure 2C shows a display with a roundness of 94% (hereinafter referred to as B1 mode), and B2 shows a display with a roundness of 100% (hereinafter referred to as B2 mode). ). Roundness is 94%
In order to achieve this, the number of scanning lines of the NTSG signal must be 52.
If it is 5, then extract 420 from these 525 and get 9.
For example, if the number of scanning lines on a 16-screen screen is 525, then 525 new scanning lines are created in accordance with the scanning of the above screen, and the display tar is adjusted so that the circularity is 100%. 393 from 525 scanning lines of NTSC signal.
Treat the tree and add 5 new items according to the screen scan at 9:16.
It is possible to create 25 scan lines. In this case, the upper and lower cut widths can also be relatively varied.

第1図は上記各モードの信号を発生ザる構成を示す。FIG. 1 shows a configuration for generating signals for each of the above modes.

入力信号(例えばNTSC信号)は入力端子10を介し
て、この場合N T S Cデ」−ダ12に人力される
。NTSCデコーダ12は、NTSC信号デコードして
時分割形式の輝度信号(以下Y信y]と呼ぶ)と2種類
の色信号(以下C1信号、C2信号と呼ぶ)を導出し、
これらの信号をノンインターレース変換回路14に供給
する。また、NTSCデコーダ12は、NTSC信号1
1より再生した同期信号を出力覆る。ノンインターレー
ス変換回路14は、走査線数525木のインターレース
のY信号。
An input signal (eg, an NTSC signal) is input via an input terminal 10 to an NTSC reader 12 in this case. The NTSC decoder 12 decodes the NTSC signal and derives a time-division luminance signal (hereinafter referred to as Y signal) and two types of color signals (hereinafter referred to as C1 signal and C2 signal).
These signals are supplied to the non-interlace conversion circuit 14. Further, the NTSC decoder 12 outputs the NTSC signal 1
Outputs the synchronization signal reproduced from 1. The non-interlace conversion circuit 14 generates an interlaced Y signal with 525 scanning lines.

C1信号、C2信号を、走査線数525本のノンインタ
ーレースの信号15に変換する。
The C1 signal and C2 signal are converted into a non-interlaced signal 15 having 525 scanning lines.

上記信号15が入力されるメモリ回路17及び同期信号
13が入力されるメモリ制御回路18は、左右圧縮回路
1Gを構成し、メモリ制御回路18から出力1−るリー
ド・アドレスとライト・アドレスを操作して、メモリ回
路17から、信号15の左右が圧縮された信号19〈A
モード信号)を出力する。
A memory circuit 17 to which the signal 15 is input and a memory control circuit 18 to which the synchronization signal 13 is input constitute a left/right compression circuit 1G, and operate the read address and write address outputted from the memory control circuit 18. Then, from the memory circuit 17, a signal 19〈A
mode signal).

また、上記ノンインターレース信号15は第2のメモリ
回路20に入力され、同期信号13は第2のメモリ制御
回路21に入力される。これらの回路20゜21は画面
抜取り手段22を構成する。メモリ回路20は、画像メ
モリ機能と、この画像メモリから読出した信号のライン
演算を行う機能を持つ。メモリ制御回路21は、上記画
像メモリを制御するリード・アドレスとライト・アドレ
スを発生する機能と、上記ライン演算を制御する機能を
持つ。これにより、メモリ回路20からは、B+ 、B
2モードの信号が出力される。
Further, the non-interlace signal 15 is input to the second memory circuit 20, and the synchronization signal 13 is input to the second memory control circuit 21. These circuits 20 and 21 constitute screen extraction means 22. The memory circuit 20 has an image memory function and a function of performing line calculations on signals read from the image memory. The memory control circuit 21 has a function of generating read addresses and write addresses for controlling the image memory, and a function of controlling the line calculation. As a result, from the memory circuit 20, B+, B
Two mode signals are output.

尚、B1.B2モードの切換は、端子40からのBl/
B2切替信号によって切換えられる。また、メモリ制御
回路21は、端子30からのスクロール信号によって、
抜取り画像の位置が可調整となっている。
Furthermore, B1. Switching of B2 mode is done by connecting Bl/ from terminal 40.
It is switched by the B2 switching signal. Further, the memory control circuit 21 receives a scroll signal from the terminal 30.
The position of the sampled image is adjustable.

上記ノンインターレース信@15とメモリ回路20から
の信号23はセレクタ24に供給される。セレクタ24
は、上記信号23とノンインターレース信号15のいず
れか一方を出力づる回路であり、ノンインターレース信
号15はBoモードの信号であるので、セレクタ24は
、Boモードと8+ 、82モードの切換を行うことに
なる。このためのBo /Bl 。
The non-interlaced signal @15 and the signal 23 from the memory circuit 20 are supplied to the selector 24. selector 24
is a circuit that outputs either the signal 23 or the non-interlaced signal 15, and since the non-interlaced signal 15 is a Bo mode signal, the selector 24 can switch between the Bo mode and the 8+ and 82 modes. become. Bo /Bl for this.

B2切替信号は、端子50より供給される。The B2 switching signal is supplied from the terminal 50.

上記セレクタ24の出力信号25と上記メモリ回路17
の出力19とは第2のセレクタ26に供給される。
The output signal 25 of the selector 24 and the memory circuit 17
The output 19 of is supplied to the second selector 26.

このセレクタ26は、Aモードの信@19と信号25の
いずれか一方を選択する回路であり、AモードとB (
So 、B1.B2 )モードの切換えを行う。
This selector 26 is a circuit that selects either the A mode signal @19 or the signal 25.
So, B1. B2) Switch the mode.

この為のA/Bo 、B+ 、B2切替信号は端子70
より供給される。
The A/Bo, B+, and B2 switching signals for this purpose are at terminal 70.
Supplied by

上記セレクタ26より導出り−る信号27は、出力端子
60よりワイド・アスペクトの画面に表示されるように
41っている。
The signal 27 derived from the selector 26 is output from the output terminal 60 so as to be displayed on a wide aspect screen.

次に、各モードの信号を生成する回路の構成を132明
する。
Next, the configuration of a circuit that generates signals for each mode will be explained.

先ず、△モードの信号を生成する左右圧縮手段は、ノン
インターレース信号15を時間軸圧縮する[r!1路で
あり、本明細書では説叫を省略する。また、B Qモー
ドの信号は1./ンインターレース信号15をそのまま
用いている。
First, the left and right compression means that generates the Δ mode signal compresses the non-interlaced signal 15 in the time axis [r! 1, and the explanation will be omitted in this specification. Also, the BQ mode signal is 1. /in interlaced signal 15 is used as is.

第3図及び第4図はB1モードとB2モードの信号を生
成する画面扱取り手段22を示す回路図であり、第3図
はメモリ制御回路21を、第4図はメ七り回路20の構
成図である。
3 and 4 are circuit diagrams showing the screen handling means 22 that generates B1 mode and B2 mode signals, FIG. 3 shows the memory control circuit 21, and FIG. 4 shows the main circuit 20. FIG.

第3図において、書込み位置決定回路210と幅決め回
路212は、例えばN T S C信号を、第2図07
Dにて示したように、81七−ドの場合420本を扱取
り([3ンモードの場合393本)、スクロールによっ
て、F下のカット幅を可変している。即ち、μ;込み位
置決定回路210は、端子Pnからの垂直同期信号13
a<VD)及び端子P12からの水平同明信号13b 
 (tl D )並びに9i1子30からのスクロール
信号が供給され、幅決め回路212は、占込み位置決定
回路210からの信号211と端子pHからの水平同明
信@()−ID)並びに、端子40からのBt/B2切
換信号が供給されている。
In FIG. 3, a write position determining circuit 210 and a width determining circuit 212 input, for example, an N T S C signal to a
As shown in D, 420 lines are handled in the case of 817-degree (393 lines in case of 3-mode), and the cut width below F is varied by scrolling. That is, the μ;-inclusive position determination circuit 210 receives the vertical synchronization signal 13 from the terminal Pn.
a<VD) and horizontal dome signal 13b from terminal P12
(tl D ) and the scroll signal from the 9i1 child 30, and the width determining circuit 212 receives the signal 211 from the occupation position determining circuit 210, the horizontal domeshin@()-ID) from the terminal pH, and the terminal 40. A Bt/B2 switching signal is supplied from.

P2幅決め回路212からは、位置決め回路210から
の信号211によって指示された書込み位置1′より、
抜取り幅を示すパルス信号213が出力される。
From the P2 width determining circuit 212, from the write position 1' indicated by the signal 211 from the positioning circuit 210,
A pulse signal 213 indicating the sampling width is output.

上記パルス信号213は、ライ[・・アドレス発生回路
214に入力される11回路214は、上記パルス信(
3213のパルス期間にライト・アドレス信号215を
発生する。。
The pulse signal 213 is input to the address generation circuit 214, and the 11 circuit 214 receives the pulse signal (
A write address signal 215 is generated during the pulse period 3213. .

216はリード力・インタであり、端子P12からの水
平同期信号13b(HD)によって単純カウント動作を
行う。これによるカウント出ノ〕217は、Bl/B2
切換信号によってカウントモードが切り替わるリード・
アドレス発生回路218に入力される。即ら、リード・
アドレス発生回路218は、13 +モードのとき、N
 1− S C(A4より扱取った420本の信号より
新たな525木の信号を作るために、カウント出力の値
を4つ歩進したら1回カウン1〜を停止(4回に一回同
じ値を出力する)りるという操作を行う。また、B2モ
ードのときは、393本の信号より5253木の新たな
信号を伯るために、3つ歩進したら1回カウント動作を
停止するという操作を行う。
216 is a read force/inter, which performs a simple counting operation in response to the horizontal synchronizing signal 13b (HD) from the terminal P12. The count result] 217 is Bl/B2
Lead type whose count mode is switched by the switching signal.
It is input to address generation circuit 218. In other words, lead
In the 13+ mode, the address generation circuit 218
1-SC (To create a new 525-tree signal from the 420 signals handled from A4, step the count output value by 4, then stop the count 1 ~ once (same every 4 times) In addition, in B2 mode, in order to count 5253 new signals from 393 signals, the counting operation is stopped once after 3 steps. Perform operations.

上記リード・アドレス発生回路218からのリード・ア
ドレス信号219は、ライト・アドレス信号215と共
にマルブーブレクサ220に入力され、選IR的に端子
PI3に導出される。また、リード・アドレス発生回路
218は、端子P14に演算係数切換信号を導出してい
る。この演算係数切換信号は、メモリ回路20における
ライン演算に用いる係数をライン毎に切換えるための信
号である。
The read address signal 219 from the read address generation circuit 218 is input to the multiplexer 220 together with the write address signal 215, and is selectively led out to the terminal PI3. Further, the read address generation circuit 218 derives an arithmetic coefficient switching signal to the terminal P14. This calculation coefficient switching signal is a signal for switching the coefficient used for line calculation in the memory circuit 20 for each line.

さて、第4図にメモリ回路20の一例を示す。第4図の
構成は、ライン演算として、1日メモリを用いた2点問
補間を行う。
Now, FIG. 4 shows an example of the memory circuit 20. The configuration shown in FIG. 4 performs two-point interpolation using one-day memory as a line calculation.

第4図において、[〕15はノンインターレース(N3
号15が導かれる入力端子、Pu6は上記端子P13か
らり一ド/ライト・アドレスがシ゛λかれる入力端子、
PI7は上記端子PI4から演0係数切換信号が導かれ
る入力端子である。
In Figure 4, []15 is non-interlaced (N3
Pu6 is an input terminal from which the read/write address is input from the terminal P13;
PI7 is an input terminal from which a zero coefficient switching signal is introduced from the terminal PI4.

202はメモリであり、このメモリ202は、」1記端
子P+sからのノンインターレース信号15を端子P1
6からのり一ド/ライト・アドレスによってリード及び
ライト動作する。
202 is a memory, and this memory 202 transfers the non-interlaced signal 15 from the terminal P+s to the terminal P1.
Read and write operations are performed according to read/write addresses from 6 onwards.

上記メモリ202より読み出された信号203は、11
→メモリ204で1Hデ一タ分ごと保持され係数ROM
<1>206に入力されると共に、別の係数ROM(2
)208に直接入力される。これら係数ROM (1)
206 、  (2>208は、端子PI7からの演算
係数切換信号によって、係数がラインごとに切り替えら
れる。ROM(1)206.(2>208からの出力は
、加算器200で加口される。加算器200は、表示用
の新たな525本分の信号を端子PI8に導出する。
The signal 203 read from the memory 202 is 11
→The memory 204 holds every 1H data and the coefficient ROM
<1> 206 and another coefficient ROM (2
) 208. These coefficients ROM (1)
206, (2>208, the coefficients are switched line by line by the arithmetic coefficient switching signal from the terminal PI7. The output from ROM(1) 206.(2>208) is amplified by the adder 200. Adder 200 derives 525 new signals for display to terminal PI8.

この発明の好ましい実施例は以上のごとく構成され、次
にその動作を説明する。
The preferred embodiment of the present invention is constructed as described above, and its operation will now be described.

第2図で既に述べたように、本件実施Vll ’rは、
左右号イドにブランク画面を付加して表示寸ろAF−ド
表示、時間軸無調整ぐ横長に表示1JろBOモモ−表示
、時間軸を調整し所望の真円率C表示づるB1.B2’
E−1表示の切換をユーザー勺−イドで行う。
As already mentioned in Figure 2, the implementation of this case is as follows:
Add a blank screen to the left and right numbers to display the display size AF-do, display horizontally without adjusting the time axis, display 1 J, BO, momo, adjust the time axis and display the desired roundness C. B1. B2'
Change the E-1 display using the user command.

先ず、へ七−ド表示時は、ノンインターレース信号15
をメ七り回路17C処叩し1仁峙間+11+ +ハLf
縮を行う。時間軸のI[縮し、t、例えば木f1出願人
klよる公開特許公報:明相59−1222ε36シ)
を利用することができる。これにより、第2図aに小す
ような△モード表示が可能に4【う。
First, when displaying the next page, the non-interlaced signal 15
Meshichiri circuit 17C and 1 hit +11+ +HaLf
Perform shrinkage. Time axis I [shortened, t, e.g., Thursday f1, applicant kl's published patent publication: Mingso 59-1222ε36shi)
can be used. This makes it possible to display the Δ mode as shown in Figure 2a.

また、So ’E−ド表示の場合は、ノンインターレー
ス信号15をセしノクタ24.26でそれぞれ選択し、
そのまま表示すれば良い。この場合の画面は2アスペク
ト比の違いによ・〕01122図)に示すように横1番
の画像になる□1 次に、B2.B+ モードで表示りるときの動作を第5
図〜第8図を参照して説明する。
In addition, in the case of So 'E-code display, set the non-interlaced signal 15 and select each with the knobs 24 and 26,
It should be displayed as is. In this case, due to the difference in the aspect ratio, the screen becomes the first horizontal image as shown in Figure 01122 □1 Next, B2. The fifth section describes the operation when displaying in B+ mode.
This will be explained with reference to FIGS.

ここに、第5図はB2モードの表示動作を説明する説明
図であり、aは画面実取り手段22への人力信号(ノン
インターレース信号15)を示し、bはライト・アドレ
スを、Cはリード・アドレスを、dは出力信号23を示
す。
Here, FIG. 5 is an explanatory diagram illustrating the display operation in B2 mode, in which a indicates a human input signal (non-interlace signal 15) to the screen capture means 22, b indicates a write address, and C indicates a read address. - The address, d indicates the output signal 23.

第6図tより+、B2+ニード時のリードカウンタ出力
217に対するリード・アドレス出力219及び係数R
OM(1)、(2)の出力をそれぞれ承り説明図、第7
図はB2モードのライン演算方法を説明する説明図、第
8図はB1モードの同演口方法を示す説明図である。
From Figure 6 t, read address output 219 and coefficient R for read counter output 217 at +, B2+ need.
Explanatory diagram after receiving the output of OM (1) and (2), No. 7
The figure is an explanatory diagram illustrating the line calculation method in B2 mode, and FIG. 8 is an explanatory diagram showing the line calculation method in B1 mode.

B2モードは、真円率100%で画像が表示される。こ
のような横方向への歪みがナク4(る表・j(を行うた
めには、横の比率の差に応じてN T SC信号を抜取
れば良い。例λば393ニラインを、映像センターを中
心に扱1■る場合は、第5図J:iに示すように、1垂
直走査明間(I XJ)の各イハ号丁。
In B2 mode, an image is displayed with a circularity of 100%. In order to eliminate such distortion in the horizontal direction, it is sufficient to extract the N T SC signal according to the difference in horizontal ratio. When dealing mainly with 1■, as shown in Figure 5 J:i, each Iha number of 1 vertical scanning bright space (IXJ).

m、 ni、・・・にお4Jる第67ラインをスフ[」
−ル信号によって決定し、460ラインまでの3935
イン分を、回路212によって幅決めしてそれぞれ1ル
IRる。、そしく、これらの信号をメモリ202に一ξ
)き込む。第5図すはこのときのライト・アドレスを示
し・、メモリ202は、信号丁、 !1. IIN・・
・をメ[り領域が巡回アクセスされて出込む。メしり2
02tよ/IMビットのダイナミックRAM?ll″あ
る1、この場合、1ラインにつき17ドレスを割当てて
いる。
The 67th line of 4J in m, ni,...
- 3935 up to 460 lines, determined by the signal
The width of the input signal is determined by the circuit 212, and the width is determined by the circuit 212, and each IR is applied. , and then store these signals in the memory 202.
). Figure 5 shows the write address at this time. 1. IIN...
・The area is cyclically accessed and moved in and out. Meshiri 2
02t/IM bit dynamic RAM? In this case, 17 dresses are allocated per line.

こうして書込まれた信号丁’ 、 II’ 、 Ill
’ ・・・は、それぞれの領域(Oへ一□ 392 、
393 ”・273 。
Signals written in this way ', II', Ill
'...are each area (to O □ 392,
393”・273.

274〜154.・・−)より読出される。この読出信
号203は、1Hメモリ204 、 ROM (1>、
 ROM(2)及び加綿器200によるライン演算手段
によって2点補間され、第5図dに示すように、表示用
の新たな525本の映像信号1 、 li、 Nl・・
・が生成される。
274-154. ...-). This read signal 203 is transmitted to the 1H memory 204, ROM (1>,
Two-point interpolation is performed by the line calculation means of the ROM (2) and the cotton filler 200, and as shown in FIG. 5d, 525 new video signals 1, li, Nl, .
・is generated.

ライン演算手段は、先ず、第6図に示すように、ro、
1.2,3,4.5・・・]と出力するリードカウンタ
216からの単純歩進bラント出力217を、81/B
2切換信Q ニ、J: ツー(、IQ、1.2,2゜3
.4.5.5・・・」のリード・アドレス出力219に
変換する。これは、393木から525木の新映像信号
を得るために、3ラインを4ラインに増やすためである
First, as shown in FIG.
1.2, 3, 4.5...] from the read counter 216 is converted to 81/B.
2 switching signal Q Ni, J: Two (, IQ, 1.2, 2゜3
.. 4.5.5...'' is converted into a read address output 219. This is to increase 3 lines to 4 lines in order to obtain a new video signal of 525 trees from 393 trees.

ライン演粋の第2段階は、上記リード・アドレス219
の歩進に合わせで、リードアドレス「O」のときROM
 (1)より3./4、ROM(2)より1/4、IJ
−ト−アドレスI−14ノドffROM(1)より2/
4.ROM (2)より2/4、リード・アドレス[2
[のときROM(1)より1/4.ROM (2>より
3/4.・・・等々というように、係数を出力する。R
OM(1)は1ト」メモリ204からの信号に対して上
記係数をうえ、ROM(2)はメモリ202からの信号
に対して係数を与えるので、各ラインごとの信号をΔ、
 B、 C・・・とすると、第7図に示すように、メ−
しり202の入力FA、B、C・・・1に対しメモリ出
力は、[A〜C1C〜F、F、・・・]の順になる。こ
れら各信号[A〜C1C〜F、 F、・・・]とrA−
1・・・」にそれぞれ上記係数が東線され、加q器20
0によって加算されると、加算器200の出力23は、
第7図の右欄に示すようになる。これらの演算結果は、
例えばリード・アドレス「01のときのメモリ出力20
3がA、IHメモリ出力205がXのとき、八に1’<
OM(1)からの係数3/′4を乗口した信号209と
、XにROM(2)からの係数1/4を乗口した信号2
07とを加撃)シたものとなる。メ七り出力203と1
1−1メモリ出力205とが同じになるライン区間、即
ちリード・アドレスが「2.5・・・」のときは、RO
M(1)の係数がOになり、1Hメ[り出力205がそ
のまま川口出力となる。
The second stage of line performance is the read address 219 above.
When the read address is "O", the ROM
3 from (1). /4, 1/4 from ROM (2), IJ
- Address I-14 from ffROM (1) 2/
4. 2/4 from ROM (2), read address [2
[When 1/4 from ROM (1). ROM (outputs coefficients such as 3/4 from 2, etc.) R
OM(1) applies the above coefficient to the signal from memory 204, and ROM(2) applies a coefficient to the signal from memory 202, so the signal for each line is expressed as Δ,
B, C..., as shown in Figure 7,
For the inputs FA, B, C, . . . 1 of the tail 202, the memory outputs are in the order of [A to C1C to F, F, . Each of these signals [A~C1C~F, F,...] and rA-
1...'', the above coefficients are added to the east line, and the adder 20
When added by 0, the output 23 of adder 200 is
The result is as shown in the right column of FIG. The results of these calculations are
For example, memory output 20 when read address ``01''
When 3 is A and IH memory output 205 is X, 8 to 1'<
Signal 209 multiplied by coefficient 3/'4 from OM(1) and signal 2 multiplied by coefficient 1/4 from ROM(2)
07). Main output 203 and 1
1-1 When the line section is the same as the memory output 205, that is, when the read address is "2.5...", the RO
The coefficient of M(1) becomes O, and the 1H output 205 becomes the Kawaguchi output as it is.

このような演算により、395ライン分のノンインター
レース信号15より、ワイド・アスペクト画面に表示す
る新映像信号23を生成することができる。
Through such calculation, a new video signal 23 to be displayed on a wide aspect screen can be generated from 395 lines of non-interlaced signal 15.

さらに、B2モードの場合は、真円率が94%であるの
−C1走査線変換tよ4ラインから5ライン(420本
から525本)を作る操作を行えば良い。尚、第6図の
右側に、B1モードぐのリード・アドレス出力とROM
(1)、(2)の係数の関係を示寸。また、第8図にこ
の場合の演→結果を示す。本B1モードの場合、メモリ
出力は、rA−D、D−′−1−1.l−(・・・」と
なり、4ラインの信号より1ラインの信号が生成される
ことが分かる。
Furthermore, in the case of B2 mode, it is sufficient to perform an operation to create 5 lines from 4 lines (from 420 lines to 525 lines) by −C1 scanning line conversion t with a circularity of 94%. In addition, on the right side of Figure 6, the read address output of B1 mode and the ROM
Indicates the relationship between the coefficients of (1) and (2). Also, FIG. 8 shows the performance results in this case. In this B1 mode, the memory outputs are rA-D, D-'-1-1. l-(...), and it can be seen that one line of signals is generated from four lines of signals.

こうして、ワイド・アスペクト画面全体に、NTSC信
号を横方向の膨大感熱く表示することができ、画面の有
効利用を図、ることができる。
In this way, the NTSC signal can be displayed in a huge horizontal direction on the entire wide aspect screen, and the screen can be used effectively.

上記B+、f3z′+ニードにおいては、映像センター
が常に画面のセンターと一致する表示方法である。これ
は、第5図aで、−垂直走査期間(以下、1vと呼ぶ)
の各信号■、II、 IIl、・・・にJフいて。
In the above B+ and f3z'+ needs, the display method is such that the image center always coincides with the center of the screen. This is shown in Figure 5a: -vertical scanning period (hereinafter referred to as 1v)
Put J on each signal ■, II, IIl,...

67ラインロを位置決めしたものて・ある。従って、映
像センターを選択しない場合は、スクロール(ハ号によ
って、O〜132ラインの範囲でラインを選択すること
によって、B2七−ドのまま画面をスクロールすること
ができる。B1七−ドの揚合は、O〜105ラインの範
囲でラインを選択すれば良い。
There is a way to position the 67 line. Therefore, if you do not select the video center, you can scroll the screen while keeping B27-C by selecting a line in the range of lines 0 to 132 using scroll (C). If so, it is sufficient to select a line within the range of 0 to 105 lines.

第9図に上記スクロール表示選択動作を示ずタミングf
ty−トを示づ、atよ垂直同明信号13a(VD)を
示し、bはl’32+ニード時の占込み位置決定回路2
10に与えるスクロール信号を、CはB2モード時の幅
決め回路212の出力213を、dはB1モード時の西
込み位置決定回路210に与えるスフL」−ル信号を、
CはB1モード時の幅決め回路212の出力213をぞ
れぞれ示す。表示位置切換は、スフ[]−ル信号におけ
るパルスP1の発生位置を、例えばタッチペンにより、
あるいはリモコンによるアドレス指定によって変更Jれ
ば、393(420)ラインに相当するか;ルスP3 
 (B4 )の位置を自在に可変でき、抜取り信号が変
えられてスクロールさせることができる。
Fig. 9 does not show the scroll display selection operation mentioned above.
ty-t, at indicates the vertical dosing signal 13a (VD), and b indicates the occupation position determination circuit 2 at the time of l'32+need.
10, C is the output 213 of the width determining circuit 212 in the B2 mode, d is the scroll signal given to the westward position determining circuit 210 in the B1 mode,
C shows the output 213 of the width determining circuit 212 in the B1 mode. Display position switching is performed by changing the generation position of pulse P1 in the square signal using, for example, a touch pen.
Or, if the address is changed by specifying the address using the remote control, it corresponds to the 393 (420) line; Luz P3
The position of (B4) can be freely varied, and the sampling signal can be changed to scroll.

このようなスクロール機能を持つことで、B+。Having a scrolling function like this gives it a B+.

B2モードにおいて欠落する映像分はなくなる。There is no missing video portion in B2 mode.

しかも、Bl’、B2王−ドは、アスペクト比3:4の
信号を拡大したのと同じになり、映像の臨場感が増り゛
Furthermore, B1' and B2' and B2' and B2' and B2' and 2' and 3' and 2' and 2' and 3' and 3' and 2' and 3' and 3' and 3' and 3' and 3' and 3' and 3' and 2 and 3, respectively, respectively, are the same as enlarging a signal with an aspect ratio of 3:4, increasing the sense of realism in the image.

また、上記スクロール信号と幅決め回路212の出力2
13を用いてB1.B2モード時における表示位置を画
面にモニターすることができる。これによってユーザー
は、NTSC画面のどこを抜取っているのかを把握する
ことができる。
In addition, the scroll signal and the output 2 of the width determining circuit 212
B1. The display position in B2 mode can be monitored on the screen. This allows the user to understand which part of the NTSC screen is being extracted.

尚、実施例ではアスペクト比3:4の画面に適した42
 +3を9:16の7スベン比の両面に表示・Jる場合
を例にし−(説明したが、これ以外の?スペクト比の関
係を有“・jる信i3庖人示づる揚合し5も容易に応用
することができる。
In addition, in the example, 42 mm is suitable for a screen with an aspect ratio of 3:4.
+3 is displayed on both sides of the 7 Svene ratio of 9:16. - (As explained, there are other spectral ratio relationships.) can also be easily applied.

また、ワイド・アスペクト画面の走査線数は、3:4の
信号の走査線数と一致しなくても、例えば525ライン
と1125ライン及び1250ラインの関係の場合、あ
るいは625ラインとl−記と同ラインの関係の場合に
も応用することは容易である。
In addition, even if the number of scanning lines of a wide aspect screen does not match the number of scanning lines of a 3:4 signal, for example, in the case of 525 lines, 1125 lines, and 1250 lines, or 625 lines and It is easy to apply this to the case of relationships on the same line.

[発明の効果] 以上説明したようにこの発明によれば、ワイド・アスペ
クト画面全体に、アスペクト比の小さい画面に適した信
号を表示し、画面の有効利用によって映像臨場感を増大
させ、商品価値を1!′2;める効果がある。
[Effects of the Invention] As explained above, according to the present invention, a signal suitable for a screen with a small aspect ratio is displayed on the entire wide aspect screen, increasing the sense of realism of the image by effectively utilizing the screen, and increasing the commercial value. 1! '2; It has a soothing effect.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はこの発明に係るワイド・アスペクト・テレビジ
ョン装置の一実施例を示す構成図、第2図はこの発明の
表示形態を示1説明図、第3図及び第4図は第1図の構
成を更に詳しく示した構成図、第5図はこの発明による
B2モード時の画面法き取り処理をm説する説明図、第
6図はこの発明によるライン演算用の係数発生過程を説
明覆る説明図、第7図及び第8図は上記ライン演算の加
悼過程を示す説明図、第9図はこの発明によるスクロー
ル表示動作を示づジイミングチ11−ト、第10図は従
来の表示形態を31明する説明図である。 10・・・NTSC入力端了、端子・・・NTSCデコ
ーダ、14・・・ノンインターレース変換回路、16・
・・左右圧縮1段、22・・・画面失敗り手段、24.
26・・・セレクタ、20・・・メモリ回路(202・
・・メモリ、204・・・1Hメモリ、206・・・係
数110M、200・・・加算器)、21・・・メモリ
制御回路(210・・・占込み位置決定回路、212幅
決め回路、214・・・ライト・アドレス発生回路、2
16・・・リードカウンタ、218・・・リード・アド
レス発生回路 Bo七 B1モード 第2図 B2モーi ス云1)入TJ  メモリ土7]  lH7’モ゛)土
DA      A       X 第7図 7串算緒里 3/4A十界× 1/2B+し2A 1/4C+3/4日 OC++C ′3/4D 十’/4C I/2E士>2D ’/4F +3/4E OF士1F 34G +!/、F ’/2 H士’l、ρ ’y4 I +% H OI士II (b) 第10図 日 と 7宙菖杷果 %へ十ン、× 3!/B十舊い ?’5 c十+58 115D+415C OD+lD ヂレ5E+し5D 315F士今、E へ6士>5F し5.H+415G OH士IH %工+し、H 315J士451 第8図
FIG. 1 is a block diagram showing an embodiment of a wide aspect television device according to the present invention, FIG. 2 is an explanatory diagram showing a display form of the present invention, and FIGS. 3 and 4 are similar to those shown in FIG. 1. FIG. 5 is an explanatory diagram illustrating the screen sampling process in B2 mode according to the present invention, and FIG. 6 is an explanatory diagram illustrating the coefficient generation process for line calculation according to the present invention. 7 and 8 are explanatory diagrams showing the mourning process of the line calculation, FIG. 9 is a diagram showing the scroll display operation according to the present invention, and FIG. 10 is a diagram showing the conventional display form. FIG. 10...NTSC input end, terminal...NTSC decoder, 14...Non-interlace conversion circuit, 16.
・・1 stage left and right compression, 22 ・・Screen failure means, 24.
26... Selector, 20... Memory circuit (202...
... Memory, 204 ... 1H memory, 206 ... Coefficient 110M, 200 ... Adder), 21 ... Memory control circuit (210 ... Occupation position determining circuit, 212 Width determining circuit, 214 ...Write address generation circuit, 2
16... Read counter, 218... Read address generation circuit Bo7 B1 mode Fig. 2 B2 mode i 1) Input TJ Memory 7] lH7'mo) Sat DA A Sanori 3/4A Jukai x 1/2B+2A 1/4C+3/4th OC++C '3/4D Ju'/4C I/2E Shi>2D '/4F +3/4E OF Shi 1F 34G +! /, F'/2 H'l, ρ'y4 I +% H OI'y II (b) Figure 10 day and 7 space loquat% to ten, × 3! /B ten yards? '5 c 10 + 58 115D + 415C OD + lD Dire 5E + 5D 315F now, E to 6 > 5F 5. H + 415G OH engineer IH % engineering + H 315J engineer 451 Fig. 8

Claims (2)

【特許請求の範囲】[Claims] (1)備えている画面のアスペクト比と合った第1の信
号を表示すると共に、上記画面と異なるアスペクト比の
画面表示に適した第2の信号を表示することが可能なワ
イド・アスペクト・テレビジョン装置において、 上記第2の信号を受け、この信号を上記画面で表示可能
な走査形式に変換する信号形式変換手段と、 この信号形式変換手段からの出力を上記第2の信号のア
スペクト比に合わせて時間軸圧縮する左右圧縮手段と、 上記信号形式変換手段からの出力のうち、異なる複数走
査線分の信号を選択的に抜取り、アスペクト比が上記画
面に見合うように走査線変換して出力する画面抜取り手
段と、 上記信号形式変換手段からの信号、上記左右圧縮手段か
らの信号及び上記画面抜取り手段からの信号のいずれか
1つを選択して上記画面に表示するセレクタとを具備し
たことを特徴とするワイド・アスペクト・テレビジョン
装置。
(1) A wide aspect television capable of displaying a first signal that matches the aspect ratio of the screen it is equipped with, as well as a second signal that is suitable for displaying a screen with a different aspect ratio from the above screen. a signal format converting means for receiving the second signal and converting the signal into a scanning format displayable on the screen; and converting the output from the signal format converting means into an aspect ratio of the second signal. Left and right compression means for compressing the time axes together, and signals for a plurality of different scanning lines are selectively extracted from the outputs from the signal format conversion means, and the signals are converted to scan lines so that the aspect ratio matches the screen and output. and a selector for selecting any one of the signal from the signal format converting means, the signal from the left/right compression means, and the signal from the screen sampling means and displaying the selected signal on the screen. A wide aspect television device featuring:
(2)上記画面抜取り手段による信号の抜取り位置を制
御する抜取り位置制御手段と、 上記抜取り位置を表示する抜取り位置表示手段とを具備
することを特徴とする請求項1に記載のワイド・アスペ
クト・テレビジョン装置。
(2) The wide aspect screen according to claim 1, further comprising sampling position control means for controlling the sampling position of the signal by the screen sampling means, and sampling position display means for displaying the sampling position. television equipment.
JP1147580A 1989-06-08 1989-06-08 Wide aspect television receiver Pending JPH0311891A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1147580A JPH0311891A (en) 1989-06-08 1989-06-08 Wide aspect television receiver

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1147580A JPH0311891A (en) 1989-06-08 1989-06-08 Wide aspect television receiver

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP7002526A Division JPH07255017A (en) 1995-01-11 1995-01-11 Wide aspect ratio television equipment
JP7002525A Division JPH07274088A (en) 1995-01-11 1995-01-11 Wide aspect television device

Publications (1)

Publication Number Publication Date
JPH0311891A true JPH0311891A (en) 1991-01-21

Family

ID=15433568

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1147580A Pending JPH0311891A (en) 1989-06-08 1989-06-08 Wide aspect television receiver

Country Status (1)

Country Link
JP (1) JPH0311891A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5276515A (en) * 1991-09-26 1994-01-04 Hitachi, Ltd. Compatible wide aspect ratio receiver with spatial filtering for variable zoom
JPH0686240A (en) * 1991-12-28 1994-03-25 Gold Star Co Ltd Method and apparatus for conversion of screen aspect ratio of television
US5343238A (en) * 1991-05-23 1994-08-30 Hitachi, Ltd. Wide-screen television receiver with aspect ratio conversion function and method of displaying a range to be magnified and displayed
US5534934A (en) * 1993-06-18 1996-07-09 Hitachi, Ltd. Television receiver capable of enlarging and compressing image
KR100372223B1 (en) * 2000-10-13 2003-02-19 이경재 An electromotive machine for rubbing off the dirt of body
JP2009525661A (en) * 2006-02-03 2009-07-09 エヌエックスピー ビー ヴィ Video processing apparatus and video data processing method

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61206380A (en) * 1985-03-11 1986-09-12 Victor Co Of Japan Ltd Image display device
JPS63232771A (en) * 1987-03-20 1988-09-28 Matsushita Electric Ind Co Ltd Television receiver

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61206380A (en) * 1985-03-11 1986-09-12 Victor Co Of Japan Ltd Image display device
JPS63232771A (en) * 1987-03-20 1988-09-28 Matsushita Electric Ind Co Ltd Television receiver

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5343238A (en) * 1991-05-23 1994-08-30 Hitachi, Ltd. Wide-screen television receiver with aspect ratio conversion function and method of displaying a range to be magnified and displayed
US5276515A (en) * 1991-09-26 1994-01-04 Hitachi, Ltd. Compatible wide aspect ratio receiver with spatial filtering for variable zoom
JPH0686240A (en) * 1991-12-28 1994-03-25 Gold Star Co Ltd Method and apparatus for conversion of screen aspect ratio of television
US5534934A (en) * 1993-06-18 1996-07-09 Hitachi, Ltd. Television receiver capable of enlarging and compressing image
KR100372223B1 (en) * 2000-10-13 2003-02-19 이경재 An electromotive machine for rubbing off the dirt of body
JP2009525661A (en) * 2006-02-03 2009-07-09 エヌエックスピー ビー ヴィ Video processing apparatus and video data processing method

Similar Documents

Publication Publication Date Title
US5130800A (en) Picture out of picture feature for wide-screen display
JP4619397B2 (en) Television equipment
JP3435172B2 (en) Television signal processing circuit
JP3239541B2 (en) Stereoscopic television signal generator and stereoscopic video display
JPH0311891A (en) Wide aspect television receiver
US5739868A (en) Apparatus for processing mixed YUV and color palettized video signals
JP3542690B2 (en) Video graphics equipment for television
MXPA96003752A (en) Apparatus using memorielelated control tables with devideo graphics processing for televis receivers
JP2615601B2 (en) Television receiver
JPH04348389A (en) Display pattern controller
JPH03289280A (en) Picture output device
JPS63200681A (en) High definition television receiver
JPH07131734A (en) Television receiver and on-screen signal generator
JPH01303996A (en) Television signal system converter
JP3267180B2 (en) Composite screen display device
JPH01157181A (en) High definition television receiver
JPH07255017A (en) Wide aspect ratio television equipment
JPS61208981A (en) High definition television receiver with two picture display function
JPH07274088A (en) Wide aspect television device
JPH01303880A (en) Large sized display system for high definition television receiver
JPH10174015A (en) Double screen display device
JPH01157183A (en) High-fidelity television receiver
RU2245002C2 (en) Method for displaying television image signals in hdtv receiver
JPH08242418A (en) High definition multivision system
JPH05328313A (en) Ntsc up converter