JPH07271634A - Control unit equipped with flash eeprom - Google Patents
Control unit equipped with flash eepromInfo
- Publication number
- JPH07271634A JPH07271634A JP6058496A JP5849694A JPH07271634A JP H07271634 A JPH07271634 A JP H07271634A JP 6058496 A JP6058496 A JP 6058496A JP 5849694 A JP5849694 A JP 5849694A JP H07271634 A JPH07271634 A JP H07271634A
- Authority
- JP
- Japan
- Prior art keywords
- program
- rewriting
- reset
- flash eeprom
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Debugging And Monitoring (AREA)
- Control By Computers (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は例えば自動車のエンジン
制御装置に利用できるフラッシュEEPROMを備えたマイク
ロ・コンピュータを用いた制御装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a control device using a microcomputer equipped with a flash EEPROM which can be used, for example, in a vehicle engine control device.
【０００２】[0002]
【従来の技術】従来のこの種の制御装置においては、フ
ラッシュＥＥＰＲＯＭ内のデータを書換えるにあたって
制御装置内のマイクロ・コンピュータが書換えプログラ
ムを実行するものがある。2. Description of the Related Art In a conventional control device of this type, there is a control device in which a microcomputer in the control device executes a rewriting program when rewriting data in a flash EEPROM.
【０００３】[0003]
【発明が解決しようとする課題】その際メインの制御プ
ログラム内にあった暴走監視プログラムが書換えプログ
ラム内にも必要になる。書換え中は制御装置外部との通
信により書換えプログラムの暴走を監視するため、この
暴走監視プログラムは制御装置内の書換えプログラムに
は必要ない。また、書換え時はフラッシュＥＥＰＲＯＭ
の内容を読み出せないので揮発性メモリに転送されたプ
ログラム動作となるが、本来の制御では必要ではない書
換えプログラム及び余分な揮発性メモリは小さくするの
が本来的である。従って、暴走監視プログラムを省くと
本来制御ではリセット回路に出力されていた暴走監視信
号が書換え時には出力されないのでリセットが起動し書
換えプログラムが実行されない。本発明の目的は、暴走
監視プログラムを省きプログラムの容量小とし、書換え
プログラムを実行する。At this time, the runaway monitoring program that was in the main control program is also required in the rewriting program. During rewriting, the runaway monitoring program is monitored by communication with the outside of the control device, so this runaway monitoring program is not necessary for the rewriting program in the control device. When rewriting, flash EEPROM
Since the contents cannot be read, the program operation is transferred to the volatile memory, but the rewriting program and the extra volatile memory which are not necessary for the original control are essentially small. Therefore, if the runaway monitoring program is omitted, the runaway monitoring signal that was originally output to the reset circuit in the control is not output at the time of rewriting, so that the reset is activated and the rewriting program is not executed. An object of the present invention is to execute the rewriting program while omitting the runaway monitoring program and reducing the capacity of the program.
【０００４】[0004]
【課題を解決するための手段】本発明の目的は、以下の
ように構成することで達成できる。The object of the present invention can be achieved by the following constitution.
【０００５】書換え装置によるフラッシュＥＥＰＲＯＭ
への新たなデータ及びプログラムの書換え中は、マイク
ロ・コンピュータの暴走監視信号を外部からリセット回
路へ付与する手段を持つ構成とする。Flash EEPROM by rewriting device
During the rewriting of new data and program into the reset circuit, means for externally applying the runaway monitoring signal of the microcomputer to the reset circuit is provided.
【０００６】[0006]
【作用】このように構成した本発明によれば、マイクロ
・コンピュータが実行するプログラムが制御用のメイン
プログラムから書換えプログラムに切り替わった際、本
来制御時出力されていた暴走監視信号は消滅するが、こ
れに替わって同時に外部から暴走監視信号がリセット回
路へ入力されるのでリセット回路からリセット信号が出
力されることはなく書換えプログラムが正常に動作され
る。その結果、書換えプログラムに暴走監視用のプログ
ラムを持たせる必要がない。従って書換えプログラムの
容量は小さくてすむ。According to the present invention thus configured, when the program executed by the microcomputer is switched from the control main program to the rewriting program, the runaway monitoring signal originally output during control disappears. Instead of this, the runaway monitoring signal is externally input to the reset circuit at the same time, so that the reset signal is not output from the reset circuit and the rewriting program operates normally. As a result, it is not necessary to provide the rewrite program with a runaway monitoring program. Therefore, the capacity of the rewriting program can be small.
【０００７】[0007]
【実施例】以下本発明の一実施例を示す。EXAMPLE An example of the present invention will be described below.
【０００８】図１は具体的な回路構成例である。１は制
御装置のマイクロ・コンピュータ（以下ＣＰＵ）であ
る。２はＣＰＵに内蔵されている揮発性メモリ(以下Ｒ
ＡＭ）である。３のフラッシュＥＥＰＲＯＭはＣＰＵと
１２のアドレスバス及び１３のデータバスで接続され、
暴走監視プログラムを含む制御プログラム及び書換えプ
ログラム及び各種データを持つ。４のリセット許可回路
は１から８のプログラム暴走監視信号（以下Ｐ−ＲＵＮ
信号)と７の信号発生回路から９の代用Ｐ−ＲＵＮ信号
が入力されている。５のリセット回路は４から１０のリ
セット許可信号が入力されプログラムの暴走を判別し、
１にリセット例外処理を起動させる１１のリセット信号
を出力している。６は書換え装置であり、１とＳＣＩ
（シリアル・コミニケーション・インターフェース）接
続されておりプログラム及びデータの通信を行う。但
し、ＳＣＩ以外の通信手段であってもなんら問題はな
い。FIG. 1 shows a concrete circuit configuration example. Reference numeral 1 is a microcomputer (hereinafter CPU) of the control device. 2 is a volatile memory (hereinafter referred to as R
AM). The flash EEPROM 3 is connected to the CPU via the address bus 12 and the data bus 13
It has a control program including a runaway monitoring program, a rewrite program, and various data. The reset enable circuit 4 is a program runaway monitoring signal 1-8 (hereinafter referred to as P-RUN).
Signal) and 9 substitute P-RUN signals from the signal generation circuit 7 are input. The reset circuit of 5 receives the reset enable signal of 4 to 10 to determine the program runaway,
11 reset signals for activating reset exception handling are output to 1. 6 is a rewriting device, and 1 and SCI
(Serial communication interface) Connected to communicate programs and data. However, there is no problem even if communication means other than SCI is used.
【０００９】図２はリセット許可回路４の詳細回路例で
ある。この回路は９と１０の排他的論理和をとりその結
果をリセット回路に出力する。９と１０がハイ・インピ
ーダンス時リセット許可回路が誤動作しないように抵抗
Ｒ１，Ｒ２でプル・ダウンしている。FIG. 2 is a detailed circuit example of the reset permission circuit 4. This circuit takes the exclusive OR of 9 and 10 and outputs the result to the reset circuit. 9 and 10 are pulled down by resistors R1 and R2 so that the reset enable circuit does not malfunction at the time of high impedance.
【００１０】次に書換え時の動作手順を示す。フラッシ
ュＥＥＰＲＯＭの書換え要求が発生するとＣＰＵはまず
書換えプログラムをＣＰＵ内臓のＲＡＭへ転送する。こ
の書換えプログラムの転送は書換え装置からでもフラッ
シュＥＥＰＲＯＭからでもかまわない。転送が終了する
と書換えプログラムが開始となり、それ以前に外部から
代用Ｐ−ＲＵＮ信号９が入力されていればフラッシュＥ
ＥＰＲＯＭの書換えを行う。代用Ｐ−ＲＵＮ信号９が入
力されない場合、リセット回路５はプログラムの暴走が
発生したと判別しリセット信号を出力し、プログラムは
初期化され書換えは実行されない。Next, an operation procedure at the time of rewriting will be shown. When a flash EEPROM rewrite request occurs, the CPU first transfers the rewrite program to the RAM built in the CPU. The rewriting program may be transferred from the rewriting device or the flash EEPROM. When the transfer ends, the rewriting program starts, and if the substitute P-RUN signal 9 is externally input before that, the flash E
Rewrite the EPROM. When the substitute P-RUN signal 9 is not input, the reset circuit 5 determines that a program runaway has occurred and outputs a reset signal, and the program is initialized and rewriting is not executed.
【００１１】図３はフラッシュＥＥＰＲＯＭがＣＰＵに
内蔵されている場合を示す。１４はフラッシュＥＥＰＲ
ＯＭ及びＲＡＭ内臓のＣＰＵである。FIG. 3 shows a case where the flash EEPROM is built in the CPU. 14 is a flash EEPR
It is a CPU with a built-in OM and RAM.
【００１２】このようにリセット許可回路４を制御装置
内に設置し、外部より代用Ｐ−RUN信号９を入力するこ
とによりリセットの起動を抑え書換えを実行できる。As described above, by installing the reset permission circuit 4 in the control device and inputting the substitute P-RUN signal 9 from the outside, it is possible to suppress the activation of the reset and execute the rewriting.
【００１３】[0013]
【発明の効果】以上よりリセット起動を阻止することで
フラッシュＥＥＰＲＯＭ書換えが可能となる。また、暴
走監視信号発信源を制御装置外部に持てるので、装置内
部の回路構成を簡単化できる。また、書換えプログラム
中に暴走監視用プログラムを持たせる必要がなく、書換
えプログラムのメモリ容量最小限化ができる。As described above, the flash EEPROM can be rewritten by preventing the reset activation. Further, since the runaway monitoring signal transmission source can be held outside the control device, the circuit configuration inside the device can be simplified. Further, it is not necessary to have a runaway monitoring program in the rewriting program, and the memory capacity of the rewriting program can be minimized.
【図面の簡単な説明】[Brief description of drawings]
【図１】本発明の一実施例を示す回路構成図である。FIG. 1 is a circuit configuration diagram showing an embodiment of the present invention.
【図２】リセット許可回路の詳細回路例を示す図であ
る。FIG. 2 is a diagram illustrating a detailed circuit example of a reset permission circuit.
【図３】フラッシュＥＥＰＲＯＭ内臓ＣＰＵを用いた一
実施例を示す回路構成図である。FIG. 3 is a circuit configuration diagram showing an embodiment using a CPU with a built-in flash EEPROM.
４…リセット許可回路、８…暴走監視信号、９…代用Ｐ
−ＲＵＮ信号、１１…リセット信号。4 ... Reset permission circuit, 8 ... Runaway monitoring signal, 9 ... Substitute P
-RUN signal, 11 ... Reset signal.
───────────────────────────────────────────────────── フロントページの続き (72)発明者 蓮沼 隆 茨城県勝田市大字高場字鹿島谷津2477番地 ３ 日立オートモティブエンジニアリング 株式会社内 (72)発明者 田渕 憲司 茨城県勝田市大字高場2520番地 株式会社 日立製作所自動車機器事業部内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Takashi Hasunuma 2477 Kashima Yatsu, Takaba, Katsuta-shi, Ibaraki Prefecture 3 Hitachi Automotive Engineering Co., Ltd. (72) Kenji Tabuchi, Katsuta-shi, Ibaraki 2520, Takaba, Japan Company Hitachi, Ltd. Automotive Equipment Division
Claims (1)
ピュータ，前記プログラムの暴走監視用信号を監視しプ
ログラムの暴走時に前記マイクロ・コンピュータにリセ
ット信号を付与するリセット回路，前記マイクロ・コン
ピュータが実行する前記制御プログラム及びこのプログ
ラムの暴走監視プログラムを含む各種データ及びこれら
プログラムやデータを書換える為のプログラムが記憶さ
れたフラッシュEEPROM，前記フラッシュＥＥＰＲＯＭに
新たなデータを書き込むための書換え装置を備えたもの
において、前記書換え装置によるフラッシュＥＥＰＲＯ
Ｍへの新たなデータ及びプログラムの書換え中は前記マ
イクロ・コンピュータの暴走監視信号を外部から前記リ
セット回路へ付与する信号入力回路を設けたことを特徴
とするフラッシュＥＥＰＲＯＭを備えた制御装置。1. A microcomputer that executes a control program, a reset circuit that monitors a runaway monitoring signal of the program and gives a reset signal to the microcomputer when the program runs out, and the control executed by the microcomputer. A flash EEPROM storing a program and various data including a runaway monitoring program of the program, a program for rewriting the program and the data, and a rewriting device for writing new data in the flash EEPROM, Flash EEPRO by rewriting device
A controller provided with a flash EEPROM, which is provided with a signal input circuit for externally applying a runaway monitoring signal of the microcomputer to the reset circuit during the rewriting of new data and programs into M.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6058496A JPH07271634A (en) | 1994-03-29 | 1994-03-29 | Control unit equipped with flash eeprom |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6058496A JPH07271634A (en) | 1994-03-29 | 1994-03-29 | Control unit equipped with flash eeprom |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07271634A true JPH07271634A (en) | 1995-10-20 |
Family
ID=13086040
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6058496A Pending JPH07271634A (en) | 1994-03-29 | 1994-03-29 | Control unit equipped with flash eeprom |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07271634A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0785508A3 (en) * | 1996-01-17 | 1997-12-10 | Nec Corporation | Method of controlling data writing into on-board microcomputer |
| EP1001341A1 (en) * | 1998-11-13 | 2000-05-17 | Nec Corporation | Method and apparatus for controlling rewrite of a flash EEPROM in a microcomputer |
| US6138059A (en) * | 1998-03-10 | 2000-10-24 | Denso Corporation | Vehicle control system and unit for preventing power supply cutoff during re-programming mode |
| US6144887A (en) * | 1996-12-09 | 2000-11-07 | Denso Corporation | Electronic control unit with reset blocking during loading |
-
1994
- 1994-03-29 JP JP6058496A patent/JPH07271634A/en active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0785508A3 (en) * | 1996-01-17 | 1997-12-10 | Nec Corporation | Method of controlling data writing into on-board microcomputer |
| US6144887A (en) * | 1996-12-09 | 2000-11-07 | Denso Corporation | Electronic control unit with reset blocking during loading |
| US6493593B1 (en) | 1996-12-09 | 2002-12-10 | Denso Corporation | Electronic control unit |
| US6138059A (en) * | 1998-03-10 | 2000-10-24 | Denso Corporation | Vehicle control system and unit for preventing power supply cutoff during re-programming mode |
| EP1001341A1 (en) * | 1998-11-13 | 2000-05-17 | Nec Corporation | Method and apparatus for controlling rewrite of a flash EEPROM in a microcomputer |
| US6567930B1 (en) | 1998-11-13 | 2003-05-20 | Nec Corporation | Method and apparatus for controlling writing of flash EEPROM by microcomputer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6108598A (en) | Onboard control system for controlling devices installed on motor vehicle and method or rewriting control program and variables therefor | |
| KR100280637B1 (en) | Computer system capable of data update of fixed flash ROM and its control method | |
| US6675305B1 (en) | Power saving in a USB peripheral by providing gated clock signal to CSR block in response to a local interrupt generated when an operation is to be performed | |
| JP2753225B2 (en) | In-vehicle control device | |
| JPH04213728A (en) | Digital control apparatus | |
| US20010023374A1 (en) | Memory rewriting system for vehicle controller | |
| JP2000148507A (en) | Method and device for, programming of controller, | |
| JPH07271634A (en) | Control unit equipped with flash eeprom | |
| JP3489524B2 (en) | Non-volatile memory rewriting device for vehicle | |
| JP7521476B2 (en) | Electronic control device for vehicle and rewrite program | |
| JPH05155295A (en) | Method for controlling electronic control system for vehicle | |
| JPH05324341A (en) | Program rewritable terminal device | |
| JPH09171459A (en) | Electronic control equipment | |
| US6295589B1 (en) | Apparatus and method prohibiting RAM diagnosis when other units may access RAM | |
| JPH10283172A (en) | Flash rom data rewrite system | |
| KR200298474Y1 (en) | Program protection device during flash memory update | |
| JPH06259982A (en) | Method and device for rewriting flash rom | |
| JPH11274915A (en) | Fpga rewriting processor | |
| JPH07119538A (en) | Engine control device | |
| JP2004062406A (en) | In-vehicle control network device | |
| JPH11265319A (en) | Method and device for reading out, changing and rewriting data stored in storage device | |
| JPH0916202A (en) | Backup method for self-diagnostic data and controller for vehicle electronic equipment with data backup function | |
| JP3039479B2 (en) | Extended BIOS protection system | |
| JPH064469A (en) | Input/output device control system | |
| JP2000250759A (en) | Method for writing boot block for flash memory |