JPH07264848A - 電子トランス - Google Patents
電子トランスInfo
- Publication number
- JPH07264848A JPH07264848A JP6049183A JP4918394A JPH07264848A JP H07264848 A JPH07264848 A JP H07264848A JP 6049183 A JP6049183 A JP 6049183A JP 4918394 A JP4918394 A JP 4918394A JP H07264848 A JPH07264848 A JP H07264848A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- voltage
- switching element
- secondary side
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Inverter Devices (AREA)
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【目的】小磁束、低損失を目的とした高周波利用の電子
トランスにあって、電源入断時のインパルス電圧の影響
を無くし、さらに効率を高めた電子トランスの実現を目
的とする。 【構成】２つの２次側巻線（９、１１）を有するととも
に、第１の２次側巻線（９）に接続した２次側出力回路
（１３）と、第２の２次側巻線（１１）に接続した１次
側電圧検出用回路（１５）とを備えた２次側回路（１
７）と、前記２次側出力回路（１３）と１次側電圧検出
用回路（１５）からの出力を制御入力とし、２次側出力
回路（１３）の出力変化に応じてスイッチング素子
（５）の制御パルスデューティ比を変調するとともに、
１次側電圧検出用回路（１５）からの出力電圧が所定値
を越えた時にスイッチング素子（５）を断とする、スイ
ッチング素子（５）制御用のパルス幅変調制御手段（１
９）とを備えたことを特徴としている。
トランスにあって、電源入断時のインパルス電圧の影響
を無くし、さらに効率を高めた電子トランスの実現を目
的とする。 【構成】２つの２次側巻線（９、１１）を有するととも
に、第１の２次側巻線（９）に接続した２次側出力回路
（１３）と、第２の２次側巻線（１１）に接続した１次
側電圧検出用回路（１５）とを備えた２次側回路（１
７）と、前記２次側出力回路（１３）と１次側電圧検出
用回路（１５）からの出力を制御入力とし、２次側出力
回路（１３）の出力変化に応じてスイッチング素子
（５）の制御パルスデューティ比を変調するとともに、
１次側電圧検出用回路（１５）からの出力電圧が所定値
を越えた時にスイッチング素子（５）を断とする、スイ
ッチング素子（５）制御用のパルス幅変調制御手段（１
９）とを備えたことを特徴としている。
Description
【０００１】
【産業上の利用分野】本発明は小磁束、低損失を目的と
した高周波利用の電子トランスに関し、電源入断時のイ
ンパルス電圧の影響を無くして効率を高めた電子トラン
スに関するものである。
した高周波利用の電子トランスに関し、電源入断時のイ
ンパルス電圧の影響を無くして効率を高めた電子トラン
スに関するものである。
【０００２】
【従来の技術】交流の電圧および電流の大きさを、電磁
作用によって変成するための電気機器としてトランスが
ある。このトランスは一般に鉄心等の共通の磁気回路の
まわりに１次側、２次側の２つの巻線を設け、１次側巻
線に電力を供給して２次側巻線から取り出すものであ
る。そして鉄心での損失を小さくするためには、電圧と
磁束との関係からも明らかなように交流の周波数をでき
るだけ大きくすることが望ましく、１次側にチョッパー
となるスイッチング素子を設け、高周波を利用して変成
する方法が取られている。これを一般に電子トランスと
称し、図４に示すような回路構成となっている。図４は
一般的な従来の電子トランスの回路構成であり、１次側
巻線に整流入力を供給するとともに、この整流入力を入
断して高周波とするスイッチング素子（絶縁ゲートバイ
ポーラモードトランジスタ：ＩＧＢＴ）１００を設けた
１次側回路１０２と、鉄心１０４を介して結合した２次
側出力回路１０６と、２次側出力回路１０６から検出し
た出力の変化に応じて前記スイッチング素子１００の制
御パルスデューティ比を変調するパルス幅変調制御手段
１０８とを設けたものである。ここで１次側回路１０２
において、１１０は電源スイッチ、１１２は整流素子、
１１４は入力用交流電源である。また１１６は２次側電
圧の検出／伝達手段であり、フォトカプラー等を用いて
いる。
作用によって変成するための電気機器としてトランスが
ある。このトランスは一般に鉄心等の共通の磁気回路の
まわりに１次側、２次側の２つの巻線を設け、１次側巻
線に電力を供給して２次側巻線から取り出すものであ
る。そして鉄心での損失を小さくするためには、電圧と
磁束との関係からも明らかなように交流の周波数をでき
るだけ大きくすることが望ましく、１次側にチョッパー
となるスイッチング素子を設け、高周波を利用して変成
する方法が取られている。これを一般に電子トランスと
称し、図４に示すような回路構成となっている。図４は
一般的な従来の電子トランスの回路構成であり、１次側
巻線に整流入力を供給するとともに、この整流入力を入
断して高周波とするスイッチング素子（絶縁ゲートバイ
ポーラモードトランジスタ：ＩＧＢＴ）１００を設けた
１次側回路１０２と、鉄心１０４を介して結合した２次
側出力回路１０６と、２次側出力回路１０６から検出し
た出力の変化に応じて前記スイッチング素子１００の制
御パルスデューティ比を変調するパルス幅変調制御手段
１０８とを設けたものである。ここで１次側回路１０２
において、１１０は電源スイッチ、１１２は整流素子、
１１４は入力用交流電源である。また１１６は２次側電
圧の検出／伝達手段であり、フォトカプラー等を用いて
いる。
【０００３】
【発明が解決しようとする課題】しかしながらこのよう
な従来の電子トランスでは、以下の理由によって変成効
率を高めるには限界があった。これを説明するに、図５
としてスイッチング素子１００のゲート入力電圧（スイ
ッチングパルス）ＶGEと、コレクタ／エミッタ間電圧Ｖ
CE、コレクタ電流ＩC の関係を示している。ここで、
（イ）は定常動作時を、（ロ）は電源スイッチ１１０の
入断時等において高圧のインパルス電圧が発生した場合
をそれぞれ表している。（イ）の定常動作においては、
パルス幅変調制御手段１０８からの制御信号に基づい
て、スイッチング素子１００にパルス状の電圧ＶGEが与
えられ、これに応じてコレクタ電流ＩC が追随し、所望
の高周波動作が得られる。ここで図中斜線を付した領域
は、コレクタ領域に注入されたキャリアによってゲート
入力電圧ＶGEが断となった後に流れる電流であり、素子
特性によって決まるもので実質的な損失電力（ＶCE×Ｉ
C 損失）となって現れる。このような定常動作に対し
て、電源スイッチ１１０入断時の高圧インパルス電圧が
重畳すると、（ロ）のような動作状態となる。このイン
パルス電圧の発生原因は、主に回路の寄生インダクタン
スにより、電源が断となった時に発生するフライバック
電圧に起因するものであり、高いものでは数キロボルト
にも達し、その持続時間も数ミリ秒以上と非常に長いも
のとなる。
な従来の電子トランスでは、以下の理由によって変成効
率を高めるには限界があった。これを説明するに、図５
としてスイッチング素子１００のゲート入力電圧（スイ
ッチングパルス）ＶGEと、コレクタ／エミッタ間電圧Ｖ
CE、コレクタ電流ＩC の関係を示している。ここで、
（イ）は定常動作時を、（ロ）は電源スイッチ１１０の
入断時等において高圧のインパルス電圧が発生した場合
をそれぞれ表している。（イ）の定常動作においては、
パルス幅変調制御手段１０８からの制御信号に基づい
て、スイッチング素子１００にパルス状の電圧ＶGEが与
えられ、これに応じてコレクタ電流ＩC が追随し、所望
の高周波動作が得られる。ここで図中斜線を付した領域
は、コレクタ領域に注入されたキャリアによってゲート
入力電圧ＶGEが断となった後に流れる電流であり、素子
特性によって決まるもので実質的な損失電力（ＶCE×Ｉ
C 損失）となって現れる。このような定常動作に対し
て、電源スイッチ１１０入断時の高圧インパルス電圧が
重畳すると、（ロ）のような動作状態となる。このイン
パルス電圧の発生原因は、主に回路の寄生インダクタン
スにより、電源が断となった時に発生するフライバック
電圧に起因するものであり、高いものでは数キロボルト
にも達し、その持続時間も数ミリ秒以上と非常に長いも
のとなる。
【０００４】このようにインパルス電圧が発生すると、
スイッチング素子１００の耐圧を越え、スイッチング素
子１００の破損や過渡温度上昇の原因となる。そこで従
来はこの不都合を防止するため、スイッチング素子１０
０のＯＮ時間を短く、ＯＦＦ時間を長くし、このインパ
ルス電圧が極力回路に入らないようにしていた。この為
に自ずとトランスの変成効率が下がってしまうという結
果を招いていた。
スイッチング素子１００の耐圧を越え、スイッチング素
子１００の破損や過渡温度上昇の原因となる。そこで従
来はこの不都合を防止するため、スイッチング素子１０
０のＯＮ時間を短く、ＯＦＦ時間を長くし、このインパ
ルス電圧が極力回路に入らないようにしていた。この為
に自ずとトランスの変成効率が下がってしまうという結
果を招いていた。
【０００５】さらにスイッチング素子１００のＯＮ時間
を短く、ＯＦＦ時間を長くした場合の効率低下を補う
為、スイッチング素子１００のコレクタ電流ＩC を大き
くする方法もあるが、上記（イ）において説明したよう
にＶCE×ＩC 損失も大きくなるので好ましくない。
を短く、ＯＦＦ時間を長くした場合の効率低下を補う
為、スイッチング素子１００のコレクタ電流ＩC を大き
くする方法もあるが、上記（イ）において説明したよう
にＶCE×ＩC 損失も大きくなるので好ましくない。
【０００６】上述のように、従来の電子トランスでは、
主に回路の寄生インダクタンス等に起因する電源入断時
のインパルス電圧の存在ゆえ、トランスの変成効率を高
めるには限界が有った。
主に回路の寄生インダクタンス等に起因する電源入断時
のインパルス電圧の存在ゆえ、トランスの変成効率を高
めるには限界が有った。
【０００７】
【課題を解決するための手段】本発明は上述のような問
題点を解決し、小磁束、低損失を目的とした高周波利用
の電子トランスにあって、電源入断時のインパルス電圧
の影響を無くし、さらに効率を高めた電子トランスを実
現するものである。上記課題は、１次側巻線に整流入力
を供給するとともに、前記整流入力を入断するスイッチ
ング素子を設けた１次側回路と、２つの２次側巻線を有
するとともに、第１の２次側巻線に接続した２次側出力
回路と、第２の２次側巻線に接続した１次側電圧検出用
回路とを備えた２次側回路と、前記２次側出力回路と１
次側電圧検出用回路からの出力を制御入力とし、２次側
出力回路の出力変化に応じて前記スイッチング素子の制
御パルスデューティ比を変調するとともに、１次側電圧
検出用回路からの出力電圧が所定値を越えた時にスイッ
チング素子を断とする、スイッチング素子制御用のパル
ス幅変調制御手段と、を備えた電子トランスを構成する
ことによって解決される。
題点を解決し、小磁束、低損失を目的とした高周波利用
の電子トランスにあって、電源入断時のインパルス電圧
の影響を無くし、さらに効率を高めた電子トランスを実
現するものである。上記課題は、１次側巻線に整流入力
を供給するとともに、前記整流入力を入断するスイッチ
ング素子を設けた１次側回路と、２つの２次側巻線を有
するとともに、第１の２次側巻線に接続した２次側出力
回路と、第２の２次側巻線に接続した１次側電圧検出用
回路とを備えた２次側回路と、前記２次側出力回路と１
次側電圧検出用回路からの出力を制御入力とし、２次側
出力回路の出力変化に応じて前記スイッチング素子の制
御パルスデューティ比を変調するとともに、１次側電圧
検出用回路からの出力電圧が所定値を越えた時にスイッ
チング素子を断とする、スイッチング素子制御用のパル
ス幅変調制御手段と、を備えた電子トランスを構成する
ことによって解決される。
【０００８】
【作用】本発明は上記構成のもと、以下の作用によって
前記課題が解決できる。１次側巻線に整流入力を供給す
るとともに、前記整流入力を入断するスイッチング素子
を設けた１次側回路によって電力を１次側から投入する
と、２つの２次側巻線を有するとともに、第１の２次側
巻線に接続した２次側出力回路と、第２の２次側巻線に
接続した１次側電圧検出用回路とを備えた２次側回路よ
り、２つの２次側出力が得られる。そして、前記２次側
出力回路と１次側電圧検出用回路からの出力を制御入力
とし、２次側出力回路の出力変化に応じて前記スイッチ
ング素子の制御パルスデューティ比を変調するととも
に、１次側電圧検出用回路からの出力電圧が所定値を越
えた時にスイッチング素子を断とする、スイッチング素
子制御用のパルス幅変調制御手段により、２次側出力回
路の出力電圧レベルが上昇して過電圧となった時には、
スイッチング素子の制御パルスのデューティ比を小さく
またはゼロにして１次側電力量を減少または遮断すると
ともに、同時に１次側電圧検出用回路からの出力電圧を
常時検出しておき、所定の電圧以上、すなわちインパル
ス電圧の発生を検出するとスイッチング素子の断状態を
保持し、インパルス電圧が回路に入らないようにする。
すなわち、２次側出力回路の出力によって出力電圧のレ
ベル（整流波高）を検出することで出力電圧が上限値を
越えないように制御し、１次側電圧検出用回路からの出
力によってスパイク的に発生するインパルス電圧を検出
し、スイッチング素子の破損を防止する。このように本
発明の電子トランスは、従来のようにスイッチング素子
のＯＮ時間を短く、ＯＦＦ時間を長くすること無く、ま
たスイッチング素子のコレクタ電流ＩC も大きくする必
要のない構成としたものであって、インパルス電圧が発
生した時だけスイッチング素子を断として、回路にイン
パルス電圧を印加させないよう作用する。従ってコレク
タ電流ＩC も小さくて済み、ＶCE×ＩC 損失も小さくな
る。
前記課題が解決できる。１次側巻線に整流入力を供給す
るとともに、前記整流入力を入断するスイッチング素子
を設けた１次側回路によって電力を１次側から投入する
と、２つの２次側巻線を有するとともに、第１の２次側
巻線に接続した２次側出力回路と、第２の２次側巻線に
接続した１次側電圧検出用回路とを備えた２次側回路よ
り、２つの２次側出力が得られる。そして、前記２次側
出力回路と１次側電圧検出用回路からの出力を制御入力
とし、２次側出力回路の出力変化に応じて前記スイッチ
ング素子の制御パルスデューティ比を変調するととも
に、１次側電圧検出用回路からの出力電圧が所定値を越
えた時にスイッチング素子を断とする、スイッチング素
子制御用のパルス幅変調制御手段により、２次側出力回
路の出力電圧レベルが上昇して過電圧となった時には、
スイッチング素子の制御パルスのデューティ比を小さく
またはゼロにして１次側電力量を減少または遮断すると
ともに、同時に１次側電圧検出用回路からの出力電圧を
常時検出しておき、所定の電圧以上、すなわちインパル
ス電圧の発生を検出するとスイッチング素子の断状態を
保持し、インパルス電圧が回路に入らないようにする。
すなわち、２次側出力回路の出力によって出力電圧のレ
ベル（整流波高）を検出することで出力電圧が上限値を
越えないように制御し、１次側電圧検出用回路からの出
力によってスパイク的に発生するインパルス電圧を検出
し、スイッチング素子の破損を防止する。このように本
発明の電子トランスは、従来のようにスイッチング素子
のＯＮ時間を短く、ＯＦＦ時間を長くすること無く、ま
たスイッチング素子のコレクタ電流ＩC も大きくする必
要のない構成としたものであって、インパルス電圧が発
生した時だけスイッチング素子を断として、回路にイン
パルス電圧を印加させないよう作用する。従ってコレク
タ電流ＩC も小さくて済み、ＶCE×ＩC 損失も小さくな
る。
【０００９】
【実施例】次に本発明の詳細を具体的実施例に基づき説
明する。図１には、本発明の電子トランスの原理を表す
回路図を示している。図例のものは、変圧器１の１次側
巻線３に整流入力を供給するとともに、前記整流入力を
入断するスイッチング素子（ここでは絶縁ゲートバイポ
ーラモードトランジスタ：ＩＧＢＴを使用）５を設けた
１次側回路７と、２つの２次側巻線９、１１を有すると
ともに、第１の２次側巻線９に接続した２次側出力回路
１３と、第２の２次側巻線１１に接続した１次側電圧検
出用回路１５とを備えた２次側回路１７と、２次側出力
回路１３と１次側電圧検出用回路１５からの出力を制御
入力とし、２次側出力回路１３の出力変化に応じて前記
スイッチング素子５の制御パルスデューティ比を変調す
るとともに、１次側電圧検出用回路１５からの出力電圧
が所定値を越えた時にスイッチング素子５を断とする、
スイッチング素子制御用のパルス幅変調制御手段１９
と、を備えた構成となっている。
明する。図１には、本発明の電子トランスの原理を表す
回路図を示している。図例のものは、変圧器１の１次側
巻線３に整流入力を供給するとともに、前記整流入力を
入断するスイッチング素子（ここでは絶縁ゲートバイポ
ーラモードトランジスタ：ＩＧＢＴを使用）５を設けた
１次側回路７と、２つの２次側巻線９、１１を有すると
ともに、第１の２次側巻線９に接続した２次側出力回路
１３と、第２の２次側巻線１１に接続した１次側電圧検
出用回路１５とを備えた２次側回路１７と、２次側出力
回路１３と１次側電圧検出用回路１５からの出力を制御
入力とし、２次側出力回路１３の出力変化に応じて前記
スイッチング素子５の制御パルスデューティ比を変調す
るとともに、１次側電圧検出用回路１５からの出力電圧
が所定値を越えた時にスイッチング素子５を断とする、
スイッチング素子制御用のパルス幅変調制御手段１９
と、を備えた構成となっている。
【００１０】図示するように２つの２次側巻線９、１１
は鉄心２１を共有し、１次側電圧検出用回路１５はその
巻線１１を逆方向に配し、１次側電圧検出用回路１５か
らの出力電圧と所定値とを比較するリバース波高値検出
手段２３を介して、パルス幅変調制御手段１９のＴoff
入力に接続している。またダイオード２５と平滑コンデ
ンサ２７によって、この１次側電圧検出用回路１５から
はＤＣ出力が得られるようになっており、リバース波高
値検出手段２３ではＤＣ電圧として所定値と比較され
る。すなわち、インパルス電圧が発生すると、１次側電
圧検出用回路１５の出力が所定値を越えたことをリバー
ス波高値検出手段２３が検出し、瞬時にパルス幅変調制
御手段１９にＴoff 入力を与えてスイッチング素子５を
断とする。そして１次側電圧検出用回路１５からの出力
電圧が所定値以下になる、すなわちインパルス電圧が消
滅するまでこの断状態を保持する。インパルス電圧が消
滅して１次側電圧検出用回路１５からの出力電圧が所定
値以下になると、パルス幅変調制御手段１９へのＴoff
入力がＯＦＦとなり、スイッチング素子５の動作が復帰
して定常動作状態に戻る。ここで前述のリバース波高値
検出手段２３は、図中において比較増幅器記号で表して
いるが、同機能を有するものであれば何らこれに限定さ
れるものではない。このインパルス電圧の検出作用は以
下のようになる。先ず定常動作時においては、１次側巻
線３のスイッチング素子５側がマイナス電位となる。そ
して第２の２次側巻線１１はその巻き始めが逆になって
いるため、ダイオード２５側がマイナス電位となってダ
イオード２５は逆バイアス状態となり、リバース波高値
検出手段２３には電圧は印加されないのでＴoff 入力は
ＯＦＦ状態を維持する。そして電源スイッチを断とする
と、回路の寄生インダクタンスによってフライバック電
圧が発生し、これが１次側回路７に重畳される。この時
においては、前記定常動作時とは逆に１次側巻線３のス
イッチング素子５側がプラス電位となる。そうすると第
２の２次側巻線１１のダイオード２５側はプラス電位と
なり、その結果ダイオード２５が順バイアスとなってリ
バース波高値検出手段２３に電圧が印加されることにな
る。これによりＴoff 入力がＯＮとなってスイッチング
素子５が断となり、スイッチング素子５へのインパルス
電圧の印加が防止できる。
は鉄心２１を共有し、１次側電圧検出用回路１５はその
巻線１１を逆方向に配し、１次側電圧検出用回路１５か
らの出力電圧と所定値とを比較するリバース波高値検出
手段２３を介して、パルス幅変調制御手段１９のＴoff
入力に接続している。またダイオード２５と平滑コンデ
ンサ２７によって、この１次側電圧検出用回路１５から
はＤＣ出力が得られるようになっており、リバース波高
値検出手段２３ではＤＣ電圧として所定値と比較され
る。すなわち、インパルス電圧が発生すると、１次側電
圧検出用回路１５の出力が所定値を越えたことをリバー
ス波高値検出手段２３が検出し、瞬時にパルス幅変調制
御手段１９にＴoff 入力を与えてスイッチング素子５を
断とする。そして１次側電圧検出用回路１５からの出力
電圧が所定値以下になる、すなわちインパルス電圧が消
滅するまでこの断状態を保持する。インパルス電圧が消
滅して１次側電圧検出用回路１５からの出力電圧が所定
値以下になると、パルス幅変調制御手段１９へのＴoff
入力がＯＦＦとなり、スイッチング素子５の動作が復帰
して定常動作状態に戻る。ここで前述のリバース波高値
検出手段２３は、図中において比較増幅器記号で表して
いるが、同機能を有するものであれば何らこれに限定さ
れるものではない。このインパルス電圧の検出作用は以
下のようになる。先ず定常動作時においては、１次側巻
線３のスイッチング素子５側がマイナス電位となる。そ
して第２の２次側巻線１１はその巻き始めが逆になって
いるため、ダイオード２５側がマイナス電位となってダ
イオード２５は逆バイアス状態となり、リバース波高値
検出手段２３には電圧は印加されないのでＴoff 入力は
ＯＦＦ状態を維持する。そして電源スイッチを断とする
と、回路の寄生インダクタンスによってフライバック電
圧が発生し、これが１次側回路７に重畳される。この時
においては、前記定常動作時とは逆に１次側巻線３のス
イッチング素子５側がプラス電位となる。そうすると第
２の２次側巻線１１のダイオード２５側はプラス電位と
なり、その結果ダイオード２５が順バイアスとなってリ
バース波高値検出手段２３に電圧が印加されることにな
る。これによりＴoff 入力がＯＮとなってスイッチング
素子５が断となり、スイッチング素子５へのインパルス
電圧の印加が防止できる。
【００１１】そして、このインパルス電圧はスイッチン
グ素子５のＯＮ／ＯＦＦパルスと同期して現れるため、
この単パルス毎にコンデンサー２７の電荷を放電してお
く必要がある。このためには、本図では図示していない
が、リバース波高値検出手段２３とダイオード２５との
間に平滑コンデンサー２７と並列に放電用抵抗を接続
し、上記スイッチングパルスの周期内に平滑コンデンサ
ー２７の電荷を放電できるようにしておけば良い。従っ
て従来のように、不測のインパルス電圧の発生に備えて
スイッチング素子５のＯＮ時間を短く、且つＯＦＦ時間
を長くする必要が無くなる。そしてこれにより高効率が
実現できるので、スイッチング素子５のコレクタ電流Ｉ
C も大きくしなくても良く、ＶCE×ＩC 損失も小さくな
ることから上記との相乗効果によって一層の高効率化が
可能となる。
グ素子５のＯＮ／ＯＦＦパルスと同期して現れるため、
この単パルス毎にコンデンサー２７の電荷を放電してお
く必要がある。このためには、本図では図示していない
が、リバース波高値検出手段２３とダイオード２５との
間に平滑コンデンサー２７と並列に放電用抵抗を接続
し、上記スイッチングパルスの周期内に平滑コンデンサ
ー２７の電荷を放電できるようにしておけば良い。従っ
て従来のように、不測のインパルス電圧の発生に備えて
スイッチング素子５のＯＮ時間を短く、且つＯＦＦ時間
を長くする必要が無くなる。そしてこれにより高効率が
実現できるので、スイッチング素子５のコレクタ電流Ｉ
C も大きくしなくても良く、ＶCE×ＩC 損失も小さくな
ることから上記との相乗効果によって一層の高効率化が
可能となる。
【００１２】ここでパルス幅変調制御手段１９として
は、すでに上市されている三菱電機製のスイッチングレ
ギュレータコントロール半導体集積回路Ｍ５１９９６、
Ｍ５１９９７等を使用すれば良い。また図中２９は入力
用交流電源、３１は電源スイッチ、３３は整流素子、３
５は出力端子である。
は、すでに上市されている三菱電機製のスイッチングレ
ギュレータコントロール半導体集積回路Ｍ５１９９６、
Ｍ５１９９７等を使用すれば良い。また図中２９は入力
用交流電源、３１は電源スイッチ、３３は整流素子、３
５は出力端子である。
【００１３】また、パルス幅変調制御手段１９の上記以
外の機能については、図４に示した従来の電子トランス
と同一であり、以下にその概略を説明しておく。先ず、
前記２次側出力回路１３の端子３５、３５間に発生する
２次側電圧が過電圧となった時に超高速コンパレータ３
７が作動し、フォトカプラ３９等の絶縁結合手段を介し
てパルス幅変調制御手段１９のＦ／Ｂ端子に入力し、こ
の２次側出力回路１３の出力を所定の電圧レベル以下に
低下させる。すなわち、２次側出力回路１３の電圧が過
電圧となると、超高速コンパレータ３７の作動に伴うＦ
／Ｂ端子流出電流の変化によって、ＯＵＴ端子から出力
されるパルス電圧のデューティ比がゼロになり、２次側
の出力電圧（整流波高）が上限値を越えないように制御
する。ＣＬＭ＋端子は、スイッチング素子５のエミッタ
ーと抵抗４１間の電圧を入力するものであり、スイッチ
ング素子５の保護のための過電流保護機能となってお
り、過電流の検出によってスイッチングパルスのデュー
ティ比を小さくする機能として用いている。またＧＮＤ
はアース電位である。
外の機能については、図４に示した従来の電子トランス
と同一であり、以下にその概略を説明しておく。先ず、
前記２次側出力回路１３の端子３５、３５間に発生する
２次側電圧が過電圧となった時に超高速コンパレータ３
７が作動し、フォトカプラ３９等の絶縁結合手段を介し
てパルス幅変調制御手段１９のＦ／Ｂ端子に入力し、こ
の２次側出力回路１３の出力を所定の電圧レベル以下に
低下させる。すなわち、２次側出力回路１３の電圧が過
電圧となると、超高速コンパレータ３７の作動に伴うＦ
／Ｂ端子流出電流の変化によって、ＯＵＴ端子から出力
されるパルス電圧のデューティ比がゼロになり、２次側
の出力電圧（整流波高）が上限値を越えないように制御
する。ＣＬＭ＋端子は、スイッチング素子５のエミッタ
ーと抵抗４１間の電圧を入力するものであり、スイッチ
ング素子５の保護のための過電流保護機能となってお
り、過電流の検出によってスイッチングパルスのデュー
ティ比を小さくする機能として用いている。またＧＮＤ
はアース電位である。
【００１４】次いで図２には、本発明の実施回路例を表
している。尚、図１に対応する箇所には同一符号を付し
ている。ここで一点鎖線で包囲した回路４３は、２次側
出力回路１３の出力電圧レベルの検出回路であり、端子
４５、４５間にパルス電圧を入力してこのパルス電圧の
パルス波高を変化させることで、Ｆ／Ｂ端子を介してス
イッチングパルスのデューティ比をゼロにするという機
能も併せ持ったものである。従って、外部からの信号に
よって２次側の出力電圧を制御できる機能となる。そし
て本図例では、前述のリバース波高値検出のための基準
電圧の発生に、ツェナーダイオード４７を用いている。
またこの回路４３は、図３として示すようにシャントレ
ギュレータ４９の代わりにコンパレータ５１を用いた回
路構成とすることもできる。この図３において示す符号
ａ、ｂは、図２におけるａ、ｂと接続することを意味し
ている。また、図２において一点鎖線で包囲した回路５
３はフの字型過電流保護回路であり、５５は前述の放電
用抵抗である。本図例の回路はあくまで本発明の一例で
あり、この他にも本発明の機能を満足させるものであれ
ば種々の回路構成が可能であり、本例に何ら限定される
ものではない。
している。尚、図１に対応する箇所には同一符号を付し
ている。ここで一点鎖線で包囲した回路４３は、２次側
出力回路１３の出力電圧レベルの検出回路であり、端子
４５、４５間にパルス電圧を入力してこのパルス電圧の
パルス波高を変化させることで、Ｆ／Ｂ端子を介してス
イッチングパルスのデューティ比をゼロにするという機
能も併せ持ったものである。従って、外部からの信号に
よって２次側の出力電圧を制御できる機能となる。そし
て本図例では、前述のリバース波高値検出のための基準
電圧の発生に、ツェナーダイオード４７を用いている。
またこの回路４３は、図３として示すようにシャントレ
ギュレータ４９の代わりにコンパレータ５１を用いた回
路構成とすることもできる。この図３において示す符号
ａ、ｂは、図２におけるａ、ｂと接続することを意味し
ている。また、図２において一点鎖線で包囲した回路５
３はフの字型過電流保護回路であり、５５は前述の放電
用抵抗である。本図例の回路はあくまで本発明の一例で
あり、この他にも本発明の機能を満足させるものであれ
ば種々の回路構成が可能であり、本例に何ら限定される
ものではない。
【００１５】
【発明の効果】以上説明したように、本発明によれば上
記作用の項で説明したように、以下の優れた効果が得ら
れる。本発明の電子トランスは、１次側巻線に整流入力
を供給するとともに、前記整流入力を入断するスイッチ
ング素子を設けた１次側回路によって電力を１次側に投
入し、２つの２次側巻線を有するとともに、第１の２次
側巻線に接続した２次側出力回路と、第２の２次側巻線
に接続した１次側電圧検出用回路とを備えた２次側回路
より２つの２次側出力を得る構成であり、１次側電圧検
出用回路を設けることによって主に電源の入断時にスパ
イク的に発生するインパルス電圧を確実に検出すること
ができる。
記作用の項で説明したように、以下の優れた効果が得ら
れる。本発明の電子トランスは、１次側巻線に整流入力
を供給するとともに、前記整流入力を入断するスイッチ
ング素子を設けた１次側回路によって電力を１次側に投
入し、２つの２次側巻線を有するとともに、第１の２次
側巻線に接続した２次側出力回路と、第２の２次側巻線
に接続した１次側電圧検出用回路とを備えた２次側回路
より２つの２次側出力を得る構成であり、１次側電圧検
出用回路を設けることによって主に電源の入断時にスパ
イク的に発生するインパルス電圧を確実に検出すること
ができる。
【００１６】そして前記２次側出力回路と１次側電圧検
出用回路からの出力を制御入力とし、２次側出力回路の
出力変化に応じて前記スイッチング素子の制御パルスデ
ューティ比を変調するとともに、１次側電圧検出用回路
からの出力電圧が所定値を越えた時にスイッチング素子
を断とする、スイッチング素子制御用のパルス幅変調制
御手段により、２次側出力回路の出力電圧安定機能と、
インパルス電圧の流入防止機能を両立させることができ
る。
出用回路からの出力を制御入力とし、２次側出力回路の
出力変化に応じて前記スイッチング素子の制御パルスデ
ューティ比を変調するとともに、１次側電圧検出用回路
からの出力電圧が所定値を越えた時にスイッチング素子
を断とする、スイッチング素子制御用のパルス幅変調制
御手段により、２次側出力回路の出力電圧安定機能と、
インパルス電圧の流入防止機能を両立させることができ
る。
【００１７】すなわち、２次側出力回路の出力（整流波
高）が過電圧となった時には、スイッチング素子の制御
パルスのデューティ比をゼロにして１次側電力供給を一
時的に実質遮断することで出力電圧レベルを一定以下に
制御する一方、１次側電圧検出用回路からの出力電圧を
常時検出しておき、スパイク的に発生するインパルス電
圧の発生を検出すると同時にスイッチング素子を断状態
とし、インパルス電圧が印加しないようにしてスイッチ
ング素子の破損を防止することができる。
高）が過電圧となった時には、スイッチング素子の制御
パルスのデューティ比をゼロにして１次側電力供給を一
時的に実質遮断することで出力電圧レベルを一定以下に
制御する一方、１次側電圧検出用回路からの出力電圧を
常時検出しておき、スパイク的に発生するインパルス電
圧の発生を検出すると同時にスイッチング素子を断状態
とし、インパルス電圧が印加しないようにしてスイッチ
ング素子の破損を防止することができる。
【００１８】従って以上の各要素効果の結合により、イ
ンパルス電圧によるスイッチング素子の破損という従来
からの懸念が無くなる。これによりスイッチング素子の
ＯＮ時間を長く、ＯＦＦ時間を短くした、すなわち高デ
ューティ比と、コレクタ電流ＩC を大きくしないことに
よる小さいＶCE×ＩC 損失とを高い水準で両立でき、イ
ンパルス電圧による破損の無い高い信頼性と高い変成効
率、および高い出力安定度を有する、電子トランスを実
現することができる。
ンパルス電圧によるスイッチング素子の破損という従来
からの懸念が無くなる。これによりスイッチング素子の
ＯＮ時間を長く、ＯＦＦ時間を短くした、すなわち高デ
ューティ比と、コレクタ電流ＩC を大きくしないことに
よる小さいＶCE×ＩC 損失とを高い水準で両立でき、イ
ンパルス電圧による破損の無い高い信頼性と高い変成効
率、および高い出力安定度を有する、電子トランスを実
現することができる。
【図面の簡単な説明】
【図１】本発明の電子トランスの構成を表す説明用回路
図
図
【図２】本発明の電子トランス実施回路例を表す説明図
【図３】本発明の電子トランスにおける２次側出力電圧
の検出回路例を表す説明図
の検出回路例を表す説明図
【図４】従来の電子トランスの構成を表す説明用回路図
【図５】従来の電子トランスにおけるスイッチング素子
の、スイッチングパルスと、コレクタ／エミッタ間電
圧、コレクタ電流の関係を表す説明図で、（イ）は定常
動作時、（ロ）はインパルス電圧発生時
の、スイッチングパルスと、コレクタ／エミッタ間電
圧、コレクタ電流の関係を表す説明図で、（イ）は定常
動作時、（ロ）はインパルス電圧発生時
１ 変圧器 ３ １次側巻線 ５、１００ スイッチング素子 ７、１０２ １次側回路 ９ 第１の２次側巻線 １１ 第２の２次側巻線 １３、１０６ ２次側出力回路 １５ １次側電圧検出回路 １７ ２次側回路 １９、１０８ パルス幅変調制御手段 ２１、１０４ 鉄心 ２３ リバース波高値検出手段 ２５ ダイオード ２７ 平滑コンデンサ ２９、１１４ 入力用交流電源 ３１、１１０ 電源スイッチ ３３、１１２ 整流素子 ３５ 出力端子 ３７ 超高速コンパレータ ３９ フォトカプラ ４１ 抵抗 ４３ 検出回路 ４５ 端子 ４７ ツェナーダイオード ４９ シャントレギュレータ ５１ コンパレータ ５３ フの字型過電流保護回路 ５５ 放電用抵抗 １１６ ２次側電圧の検出／伝達手段
Claims (1)
- 【請求項１】変圧器の１次側巻線に整流入力を供給する
とともに、前記整流入力を入断するスイッチング素子を
設けた１次側回路と、 ２つの２次側巻線を有するとともに、第１の２次側巻線
に接続した２次側出力回路と、第２の２次側巻線に接続
した１次側電圧検出用回路とを備えた２次側回路と、 前記２次側出力回路と１次側電圧検出用回路からの出力
を制御入力とし、２次側出力回路の出力変化に応じて前
記スイッチング素子の制御パルスデューティ比を変調す
るとともに、１次側電圧検出用回路からの出力電圧が所
定値を越えた時にスイッチング素子を断とする、スイッ
チング素子制御用のパルス幅変調制御手段と、を備えた
電子トランス。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6049183A JPH07264848A (ja) | 1994-03-18 | 1994-03-18 | 電子トランス |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6049183A JPH07264848A (ja) | 1994-03-18 | 1994-03-18 | 電子トランス |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07264848A true JPH07264848A (ja) | 1995-10-13 |
Family
ID=12823932
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6049183A Pending JPH07264848A (ja) | 1994-03-18 | 1994-03-18 | 電子トランス |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07264848A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0903493A2 (en) * | 1997-09-17 | 1999-03-24 | Matsushita Electric Industrial Co., Ltd. | Ignition apparatus |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62225165A (ja) * | 1986-03-25 | 1987-10-03 | Hitachi Ltd | スイツチング電源回路 |
| JPH02269470A (ja) * | 1989-04-10 | 1990-11-02 | Murata Mfg Co Ltd | スイッチングレギュレータ |
-
1994
- 1994-03-18 JP JP6049183A patent/JPH07264848A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62225165A (ja) * | 1986-03-25 | 1987-10-03 | Hitachi Ltd | スイツチング電源回路 |
| JPH02269470A (ja) * | 1989-04-10 | 1990-11-02 | Murata Mfg Co Ltd | スイッチングレギュレータ |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0903493A2 (en) * | 1997-09-17 | 1999-03-24 | Matsushita Electric Industrial Co., Ltd. | Ignition apparatus |
| EP0903493A3 (en) * | 1997-09-17 | 2000-12-20 | Matsushita Electric Industrial Co., Ltd. | Ignition apparatus |
| US6305365B1 (en) | 1997-09-17 | 2001-10-23 | Matsushita Electric Industrial Co., Ltd. | Ignition apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5781419A (en) | Soft switching DC-to-DC converter with coupled inductors | |
| EP1356575B1 (en) | Isolated drive circuitry used in switch-mode power converters | |
| EP0336725B1 (en) | Switching power supply | |
| US6313976B1 (en) | Method and apparatus providing a multi-function terminal for a power supply controller | |
| US6587358B1 (en) | Switching power supply circuit | |
| US7102898B2 (en) | Isolated drive circuitry used in switch-mode power converters | |
| US8564984B2 (en) | Soft switching DC/DC converters and methods | |
| EP0658968B1 (en) | Switching regulator | |
| JP4460105B2 (ja) | ソフトスイッチングレギュレータ型電源装置及びその出力調整方法 | |
| US5822199A (en) | Controller for a power switch and method of operation thereof | |
| US20010036091A1 (en) | Switching power supply apparatus with active clamp circuit | |
| US4593347A (en) | Blocking oscillator switched mode power supply | |
| EP1495532B1 (en) | Soft switching converter using current shaping | |
| JPH04368464A (ja) | 直流電源装置 | |
| US4680687A (en) | Switch-mode power supply having a free-running forward converter | |
| JPH07264848A (ja) | 電子トランス | |
| JP2005277088A (ja) | 横型トランス | |
| JPH05260739A (ja) | フォワードコンバータ | |
| EP0949751A2 (en) | Generator for arc welding machines with forward topology and active clamp | |
| JP2977604B2 (ja) | インバータ制御式エンジン発電機 | |
| JPH0715351Y2 (ja) | スイッチング電源装置 | |
| KR100215631B1 (ko) | 스위칭 모드 전원 공급장치(smps)에서의 스위칭턴-온시 초기손실 방지회로 | |
| US5898580A (en) | Dc/dc converter with a protection circuit | |
| KR0111804Y1 (ko) | 스너버회로 내장형 역률개선회로 | |
| JPH11164551A (ja) | スイッチング電源装置 |