JPH07264060A - Method to control loop filter of digital phase lock circuit and device therefor - Google Patents

Method to control loop filter of digital phase lock circuit and device therefor

Info

Publication number
JPH07264060A
JPH07264060A JP6322569A JP32256994A JPH07264060A JP H07264060 A JPH07264060 A JP H07264060A JP 6322569 A JP6322569 A JP 6322569A JP 32256994 A JP32256994 A JP 32256994A JP H07264060 A JPH07264060 A JP H07264060A
Authority
JP
Japan
Prior art keywords
integrator
loop filter
output
signal
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6322569A
Other languages
Japanese (ja)
Inventor
Matti Latva-Aho
ラトバ−アホ マッティ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nokia Oyj
Original Assignee
Nokia Mobile Phones Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nokia Mobile Phones Ltd filed Critical Nokia Mobile Phones Ltd
Publication of JPH07264060A publication Critical patent/JPH07264060A/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
    • H03L7/0992—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider comprising a counter or a frequency divider
    • H03L7/0993—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider comprising a counter or a frequency divider and a circuit for adding and deleting pulses
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/107—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth
    • H03L7/1075—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth by changing characteristics of the loop filter, e.g. changing the gain, changing the bandwidth

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

PURPOSE: To reduce vibration and to reduce wrong adjustment caused by noise, by nonlinearly adjusting the loop filter according to the difference signal from a phase comparator. CONSTITUTION: A loop filter is equipped with a 1st integrator 41 and a signal line 39 from a phase comparator is connected to its input part. The output part of this integrator is connected to the input part of a threshold detector 43, whose output part is connected with the clock of a phase locked circuit, thereby advancing or delaying the clock with its signal. Then the loop filter is adjusted nonlinearly with the difference signal from the phase comparator so that the bandwidth of this loop filter is varied. A secondary threshold exceeding phase step response of a phase lock can greatly be reduced without making loop operation wrose.

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【産業上の利用分野】本発明は、デジタル位相ロック回
路に於けるループフィルタの制御に関し、特に、位相比
較器から予め決められた帯域で入力され、位相誤差に比
例した差信号をフィルタリングするループフィルタを制
御するための方法及び装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to control of a loop filter in a digital phase lock circuit, and more particularly to a loop for filtering a difference signal input from a phase comparator in a predetermined band and proportional to a phase error. A method and apparatus for controlling a filter.

【０００２】[0002]

【従来の技術】位相ロック回路 ( a phase locking cir
cuit )の目的は、入力する信号の位相をロックすること
にある。デジタル位相ロック回路は、一般に、位相比較
器を備えており、その位相比較器が、位相誤差、即ち位
相ロック回路と入力信号との間の位相差に比例した差電
圧を生成するように構成される。この差電圧は、ループ
フィルタによってフィルタリングされてノイズが取り除
かれる。クロックを制御してクロック信号の位相を進め
たり遅らせたりするために、ループフィルタの出力部か
ら幾つかの信号が受信される。標準ステップ式補正装置
に於いては、クロックの位相が上方又は下方へ標準的ス
テップ内で補正される。この進み／遅れに関する原理に
基づいた位相ロック動作は、リード／ラグ位相ロックと
呼ばれる。2. Description of the Related Art A phase locking circuit
The purpose of the cuit is to lock the phase of the input signal. Digital phase lock circuits generally include a phase comparator, which is configured to generate a phase error, i.e., a difference voltage proportional to the phase difference between the phase lock circuit and the input signal. It This difference voltage is filtered by a loop filter to remove noise. Several signals are received from the output of the loop filter to control the clock and advance or retard the phase of the clock signal. In a standard step corrector, the clock phase is corrected up or down within standard steps. The phase lock operation based on the lead / lag principle is called lead / lag phase lock.

【０００３】このリード／ラグ原理に基づいて作動する
デジタル位相ロック回路は、ループフィルタと同様、シ
ーケンシャルフィルタとして知られているデジタルフィ
ルタを用いる。A digital phase lock circuit that operates based on the lead / lag principle uses a digital filter known as a sequential filter as well as a loop filter.

【０００４】図１は、上記リード／ラグ原理に基づいて
作動するデジタル位相ロック回路の構成を概略的に示し
ている。この位相ロック回路は、位相比較器１０，ルー
プフィルタ１１，クロック１２，ローカル発振器１４，
及び、分割器１３を備えている。幾つかのリードパルス
又はラグパルスが位相比較器１０内で生成されており、
これらはローカル発振器の位相が、比較器１０に入力さ
れる信号と比べて進んでいるか遅れているかに従って生
成される。ノイズによって引き起こされる幾つかの誤差
は、ループフィルタ１１を用いることによって位相補正
信号から取り除かれる。このフィルタからの１つの出力
信号が上記位相ロックループの１つのクロック信号を制
御する。この場合、その位相は、幾つかのサンプルをそ
れぞれ除去又は加算ことことにより進められたり遅らさ
れたりする。FIG. 1 schematically shows the structure of a digital phase lock circuit which operates based on the lead / lag principle. This phase lock circuit includes a phase comparator 10, a loop filter 11, a clock 12, a local oscillator 14,
And a divider 13. Several lead or lag pulses have been generated in the phase comparator 10,
These are generated according to whether the phase of the local oscillator leads or lags the signal input to the comparator 10. Some errors caused by noise are removed from the phase correction signal by using loop filter 11. One output signal from this filter controls one clock signal of the phase locked loop. In this case, the phase is advanced or delayed by removing or adding several samples respectively.

【０００５】図２は、リード／ラグ位相ロックに於ける
通常的なループフィルタの構成を示している。このフィ
ルタは、３つのカウンタ２０，２１，２２と、２つのＯ
Ｒゲート２３，２４とを備えている。リードパルス及び
ラグパルスは、このフィルタ内に於いて別々のＮカウン
タ２０，２１によってカウントされる。これに加え、上
記両方のパルスは、ＯＲゲート２３を経由して共通のＭ
カウンタ２２に送られる。もしもＮカウンタ２０及び２
１の内の一方が共通のＭカウンタ２２よりも前にカウン
トアップした場合には、上記カウンタのどちらが一杯に
なったかに応じてリードパルス２５又はラグパルス２６
が上記フィルタから出力される。このパルスが出力され
た後、信号２７によって上記全てのカウンタが「ゼロ」
にセットされる。また一方、上記共通のＭカウンタ２２
が最初に一杯になった場合には、信号２７によって上記
全てのカウンタが「ゼロ」にセットされ、これにより補
正が行われることはない。これらカウンタのカウント数
は、Ｎ＜Ｍ＜２Ｎとなるように選定される。このように
上記フィルタの帯域幅及び補正レートは、その数値Ｎ及
びＭに影響され得る。このフィルタの利点は、ループ動
作に於いて減衰特性が良いことであるが、一方その欠点
は補正動作が遅いことである。FIG. 2 shows the structure of a conventional loop filter in lead / lag phase lock. This filter has three counters 20, 21, 22 and two O's.
R gates 23 and 24 are provided. The read pulse and the lag pulse are counted by separate N counters 20 and 21 in this filter. In addition to this, both of the above pulses are routed via the OR gate 23 to a common M
It is sent to the counter 22. What if N counters 20 and 2
When one of the counters 1 counts up before the common M counter 22, the read pulse 25 or the lag pulse 26 depends on which one of the counters is full.
Is output from the filter. After this pulse is output, signal 27 causes all the above counters to "zero".
Is set to. On the other hand, the common M counter 22
The first time it is full, signal 27 sets all of the above counters to "zero" so that no correction is made. The count numbers of these counters are selected so that N <M <2N. Thus, the bandwidth and correction rate of the filter can be influenced by its values N and M. The advantage of this filter is that it has good damping characteristics in loop operation, while its disadvantage is that the correction operation is slow.

【０００６】また、位相補正信号をフィルタリングする
従来の他の方法が図３に示されている。このフィルタ
は、通常的なデジタル式ＩＩＲフィルタ（不定期間イン
パルス応答フィルタ）であり、２つの増幅器３０，３
１，加算器３２，及び，遅延素子３３を備えており、そ
の出力側にスレッショルド検出器３４が設けられてい
る。このフィルタの積分時間は、当該フィルタに於ける
パラメータ３０，３１によって選択される。スレッショ
ルド検出器３４は、例えば以下のように動作する。 検出器の入力信号がスレッショルド以上の場合、出力は
「＋１」 検出器の入力信号の絶対値がスレッショルドよりも小さ
い場合、出力は「０」 検出器の入力信号がスレッショルド以下の場合、出力は
「−１」Another conventional method for filtering the phase correction signal is shown in FIG. This filter is a typical digital IIR filter (impulse response filter of indefinite period) and includes two amplifiers 30 and 3.
1, an adder 32, and a delay element 33 are provided, and a threshold detector 34 is provided on the output side thereof. The integration time of this filter is selected by the parameters 30 and 31 of the filter. The threshold detector 34 operates as follows, for example. If the detector input signal is above the threshold, the output is “+1” If the absolute value of the detector input signal is less than the threshold, the output is “0” If the detector input signal is below the threshold, the output is “ -1 "

【０００７】これにより、リードパルス及びラグパルス
の両方が同じフィルタによってフィルタリングされるの
で、このフィルタには別々のカウンタが設けられること
はない。図３に示されるフィルタの補正レートは比較的
良いが、１つの問題点は、そのループの補正プロセス内
で振動が緩やかに減衰することである。This ensures that both the read pulse and the lag pulse are filtered by the same filter, so that no separate counter is provided for this filter. The correction rate of the filter shown in FIG. 3 is relatively good, but one problem is that the oscillations are slowly damped within the correction process of the loop.

【０００８】[0008]

【発明が解決しようとする課題】スペクトル拡散方式の
受信機の容量は、実際上、拡散するコードの位相精度に
よって大きく影響される。例えば 0.5チップの誤差によ
り６ｄＢの電力損失が引き起こされる。位相トラッキン
グの精度、特にそのなかの変数は、コードトラッキング
・アルゴリズムによる場合を除き、そのループフィルタ
の品質によって影響される。従来より知られていること
は、実際上、リード／ラグ原理に基づいて動作するコー
ドトラッキング・アルゴリズムが受信機内で良好に機能
するということが挙げられる。しかしながら、このよう
な状況下で用いられるループフィルタは幾つかの欠点を
有しており、本発明はこのようなループフィルタを改善
することを目的とするものである。即ち、従来のループ
フィルタを用いると位相誤差の変動がかなり増加するこ
とになる。従ってノイズによって引き起こされる瞬時的
誤差が大きくなってしまう。また、スレッショルドを超
える位相ステップ応答を考慮すると位相誤差の補正が制
御不能になり、係るループが連続的に補正状態のままと
なる可能性がある。このような状況はフィルタの積分時
間を長くすることにより修正され得る。しかし積分時間
を際限なく長くすることはできない。なぜならドップラ
ー効果のために、係る受信機は、もはや受信される信号
内の上記変数をトラッキングするための能力をもたない
からである。In practice, the capacity of a spread spectrum receiver is greatly affected by the phase accuracy of the spreading code. For example, an error of 0.5 chips causes a power loss of 6 dB. The accuracy of phase tracking, and in particular the variables therein, is affected by the quality of the loop filter, except by the code tracking algorithm. What is known from the prior art is that in practice code tracking algorithms operating on the lead / lag principle work well in a receiver. However, the loop filter used in such a situation has some drawbacks, and the present invention aims to improve such a loop filter. That is, when the conventional loop filter is used, the fluctuation of the phase error is considerably increased. Therefore, the instantaneous error caused by noise becomes large. Further, when the phase step response exceeding the threshold is taken into consideration, the correction of the phase error may become uncontrollable, and the loop may remain in the correction state continuously. Such a situation can be corrected by increasing the integration time of the filter. However, the integration time cannot be extended indefinitely. Because of the Doppler effect, such receivers no longer have the ability to track the above variables in the received signal.

【０００９】図４の(a) は、通常的なループフィルタに
於ける積分器の出力信号(1) を示したものであり、クロ
ック信号が正規の値から２サンプル分だけズレている状
況下に於ける出力信号を時間の関数として示したもので
ある。図４の(b) に於いて各信号は、上記ループフィル
タに於けるスレッショルド検出器の出力時の信号であ
る。従来のループフィルタでは積分器内でスレッショル
ドを越えることが起きるので、位相は１つのサンプルず
つ修正されており、これは非常に厄介なことである。こ
の場合、そのループは、反対極性の制御信号を受信する
ので、積分器ではスレッショルドが超過されるまで反対
方向で積分が行われる。また、負のスレッショルドが超
過される場合には、負のクロック制御パルスが生成され
る。したがってノイズが存在する状況に於いては、この
ような行きつ戻りつする振動が長時間にわたり持続され
る可能性がある。FIG. 4 (a) shows the output signal (1) of the integrator in a normal loop filter, and the clock signal is deviated from the normal value by 2 samples. The output signal at is shown as a function of time. In FIG. 4B, each signal is a signal at the time of the output of the threshold detector in the loop filter. This is very annoying because the phase is modified one sample at a time as it is possible for a conventional loop filter to cross the threshold in the integrator. In this case, the loop receives control signals of opposite polarity so that the integrator integrates in the opposite direction until the threshold is exceeded. Also, if the negative threshold is exceeded, a negative clock control pulse is generated. Therefore, in the presence of noise, such back-and-forth vibration may be sustained for a long time.

【００１０】[0010]

【課題を解決するための手段】そこで本発明に係る第１
の形態によれば、デジタル位相ロック回路のループフィ
ルタを制御するための方法であって、所定の帯域幅をも
つ位相比較器から出力され、且つ位相誤差に比例した差
信号をフィルタリングするループフィルタを制御するた
めの方法において、このループフィルタが、上記位相比
較器からの差信号に基づいて非線形的に調整されて、こ
のループフィルタの上記帯域幅が変わるように調整され
ることを特徴とする方法が提供される。Therefore, the first aspect of the present invention
According to the embodiment of the present invention, there is provided a method for controlling a loop filter of a digital phase lock circuit, comprising a loop filter for filtering a difference signal output from a phase comparator having a predetermined bandwidth and proportional to a phase error. A method for controlling, wherein the loop filter is adjusted non-linearly based on a difference signal from the phase comparator to adjust the bandwidth of the loop filter to vary. Will be provided.

【００１１】また、本発明に係る第２の形態によれば、
位相比較器，ループフィルタ，クロック，ローカル発振
器，及び分割器を備えて構成されるデジタル位相ロック
回路のループフィルタを制御するための構成において、
上記ループフィルタが、位相差を表わす信号に接続され
た入力部を備えた第１の積分器と、この第１の積分器の
出力部に機能的に接続されると共に、出力部が上記クロ
ックに接続されている第１のスレッショルド検出器と、
絶対値を提供する第１の手段を通して位相差を表わす信
号に結合される入力部を備えた第２の積分器と、この第
２の積分器の出力部及びＯＲゲートに機能的に接続され
た第２のスレッショルド検出器とを具備し、上記ＯＲゲ
ートの各入力部が、上記第２のスレッショルド検出器の
出力部と、絶対値を提供する第２の手段を通して上記第
１のスレッショルド検出器の出力部と接続されると共
に、上記ＯＲゲートの出力部が上記積分器の一方と接続
されており、その信号が予め決められた値を上記積分器
の内容から控除することを特徴とする構成が提供され
る。According to the second aspect of the present invention,
In a configuration for controlling a loop filter of a digital phase lock circuit that includes a phase comparator, a loop filter, a clock, a local oscillator, and a divider,
The loop filter is functionally connected to a first integrator having an input connected to the signals representing the phase difference and an output of the first integrator, the output of which is connected to the clock. A first threshold detector connected,
A second integrator having an input coupled to the signal representing the phase difference through the first means for providing an absolute value, and operatively connected to the output of the second integrator and the OR gate. A second threshold detector, each input of the OR gate being coupled to an output of the second threshold detector and a second means of providing an absolute value of the first threshold detector. In addition to being connected to the output section, the output section of the OR gate is connected to one of the integrators, and the signal subtracts a predetermined value from the content of the integrator. Provided.

【００１２】更に、本発明に係る第３の形態によれば、
位相比較器，ループフィルタ，クロック，ローカル発振
器，及び，分割器を備えたデジタル位相ロック回路のル
ープフィルタを制御するための構成において、このルー
プフィルタが、位相差を表わす信号に結合された入力部
を備えた積分器と、この積分器の出力部に機能的に接続
されており、出力部が上記クロックと接続されたスレッ
ショルド検出器とを具備し、このスレッショルド検出器
の出力部が上記積分器の第２の入力部に接続されてお
り、その信号が上記積分器の内容から所定値を差し引く
ように構成されていることを特徴とする構成が提供され
る。Further, according to the third aspect of the present invention,
In a configuration for controlling a loop filter of a digital phase lock circuit comprising a phase comparator, a loop filter, a clock, a local oscillator and a divider, the loop filter having an input coupled to a signal representing the phase difference. And an output part of the integrator, the output part of which is functionally connected to the output part of the integrator, the output part of the threshold detector being provided with the above-mentioned integrator. A second input of the integrator, the signal of which is configured to subtract a predetermined value from the contents of the integrator.

【００１３】[0013]

【作用】本発明による利点は、従来の技術的手法の問題
点を解消し得る手法を用いることによりループフィルタ
が提供されることにある。即ち、本発明に係る幾つかの
実施態様に於いて、調整プロセスに於ける振動が低減さ
れ、ノイズによって引き起こされる誤った補正が減少さ
れることにある。加えて本発明に係るフィルタの構成が
簡単であることにある。An advantage of the present invention is that it provides a loop filter by using a technique that overcomes the problems of the prior art techniques. That is, in some embodiments according to the present invention, vibrations in the adjustment process are reduced and false corrections caused by noise are reduced. In addition, the structure of the filter according to the present invention is simple.

【００１４】本発明によるもう１つの利点は、係るルー
プの容量が改善されることにあり、特に、通常的な方法
では誤った補正が起きる低いＳ／Ｎ比により改善される
ことにある。高いレベルの位相差信号に対しては、フィ
ルタの非線形的な制御によりフィルタの積分時間が長く
される。本発明に係るループフィルタを用いることによ
り、位相ロックに於ける位相ステップ応答を超える２次
スレッショルドをかなり低減することができ、その場
合、ループの動作を悪化されることなく低減することが
できる。Another advantage of the present invention lies in the improved capacity of such loops, in particular due to the low signal-to-noise ratio, which in the usual way leads to false corrections. For high-level phase difference signals, the filter integration time is lengthened by the non-linear control of the filter. By using the loop filter according to the present invention, the second-order threshold exceeding the phase step response in the phase lock can be significantly reduced, and in that case, the operation of the loop can be reduced without being deteriorated.

【００１５】[0015]

【実施例】以下、本発明に係る各実施例の詳細を添付図
面を参照しながら説明する。尚、これらの実施態様は例
示的なものであって、本発明は係る実施態様に限定され
るものではないことを付記しておく。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The details of each embodiment according to the present invention will be described below with reference to the accompanying drawings. It should be noted that these embodiments are mere examples and the present invention is not limited to the embodiments.

【００１６】まず、図５は、本発明に係るループフィル
タの作動状態を示したものである。図５の(a) は、上記
ループフィルタ内で用いられる積分器の出力信号(1) を
時間の関数で示したものであり、図５の(a) ではクロッ
ク信号が正規の値から２サンプル分だけズレている場合
を示している。また、図５の(b) に於いては、それぞれ
本ループフィルタ内のスレッショルド検出器の出力時の
信号が示されている。このループフィルタに入る信号は
積分器の出力部の信号を増大させ、スレッショルドレベ
ルＫを超えたとき（又は、負側の場合には、このレベル
よりも小さくなったとき）位相補正が実行される。本実
施例に於ける方法では、予め決められた所定数が、位相
補正に関連して積分器の内容から差し引かれ、これによ
り積分器の出力信号が急速に低下される。上記図５に示
される形態において、この入力信号は、第１の補正パル
スの後、更に積分器の出力の値を増加させ、そのスレッ
ショルドに再び到達したときに第２の補正パルスが発生
される。この積分器の内容からは予め決められた所定値
が再び差し引かれるので、それ以上の補正が行われるこ
とはない。First, FIG. 5 shows an operating state of the loop filter according to the present invention. Fig. 5 (a) shows the output signal (1) of the integrator used in the loop filter as a function of time. In Fig. 5 (a), the clock signal is 2 samples from the normal value. It shows the case where there is a minute difference. Further, in FIG. 5B, signals at the time of output of the threshold detector in the loop filter are shown. The signal entering this loop filter increases the signal at the output of the integrator, and when the threshold level K is exceeded (or on the negative side, below this level) the phase correction is performed. . In the method of this embodiment, a predetermined predetermined number is subtracted from the contents of the integrator in connection with the phase correction, which causes the output signal of the integrator to drop rapidly. In the configuration shown in FIG. 5 above, this input signal further increases the value of the output of the integrator after the first correction pulse and the second correction pulse is generated when its threshold is reached again. . Since the predetermined value determined in advance is again subtracted from the contents of this integrator, no further correction is performed.

【００１７】この様な非線形的な制御により、調整プロ
セスに於ける振動を低減することができ、ノイズによっ
て引き起こされる誤った補正も減少され得る。その結
果、本フィルタの帯域が自動的に変わる。何故ならば、
係る非線形的な制御は、位相比較器からの信号に基づい
て実行されるからである。With such a non-linear control, vibrations in the adjustment process can be reduced and false corrections caused by noise can be reduced. As a result, the band of this filter changes automatically. because,
This is because such non-linear control is executed based on the signal from the phase comparator.

【００１８】図６は、本発明に係る方法を用いたデジタ
ルループフィルタの一実施例のブロック図を示したもの
である。このフィルタは、第１の積分器４１を備えてお
り、その入力部には位相比較器からの信号線３９が接続
されている。この積分器の出力部は、第１のスレッショ
ルド検出器４３の入力部に接続されており、このスレッ
ショルド検出器４３の出力部が位相ロック回路のクロッ
クに接続され、その信号によりクロックが進められた
り、遅らされたりするように構成されている。このフィ
ルタは、付加的に第２の積分器４２を備えており、この
積分器４２の入力部には上記位相比較器からの信号が、
絶対値信号を提供する第１の整流器４０を介して接続さ
れている。第２の積分器４２の出力部は、入力として第
２のスレッショルド検出器４４の入力に接続されてい
る。本フィルタは、更にＯＲゲート４６を備えており、
その入力部は、第２のスレッショルド検出器４４の出力
部と、絶対値信号を提供する第２の整流器４５を通して
第１のスレッショルド検出器４３の出力部とを接続され
ている。そしてＯＲゲート４６の出力信号４７は、積分
器４１，４２の各制御入力部に接続されている。FIG. 6 shows a block diagram of an embodiment of a digital loop filter using the method according to the present invention. This filter includes a first integrator 41, and the signal line 39 from the phase comparator is connected to the input portion of the first integrator 41. The output part of the integrator is connected to the input part of the first threshold detector 43, the output part of the threshold detector 43 is connected to the clock of the phase lock circuit, and the signal advances the clock. , Is configured to be delayed. This filter additionally comprises a second integrator 42, the signal from the phase comparator being at the input of this integrator 42,
It is connected via a first rectifier 40 which provides an absolute value signal. The output of the second integrator 42 is connected as an input to the input of the second threshold detector 44. The filter further includes an OR gate 46,
Its input is connected to the output of the second threshold detector 44 and the output of the first threshold detector 43 through a second rectifier 45 which provides an absolute value signal. The output signal 47 of the OR gate 46 is connected to each control input section of the integrators 41 and 42.

【００１９】第１の積分器４１は、タイミング誤差信号
をフィルタリングして検出するために用いられる。スレ
ッショルドＫを超過する場合、位相ロックの位相は、ス
レッショルド検出器の出力信号に応じて補正され、これ
により位相が進められたり遅らされる。また、第２の積
分器４２は、タイミング誤差信号が「０」になったこと
を検出するために用いられる。即ち、ノイズによって引
き起こされる誤った補正を防止するために用いられる。
スレッショルド検出器４３又は４４のスレッショルドＫ
又はＫ’を超過した場合、制御入力部に接続された信号
線４７により、積分器４１又は４２の内容から予め決め
られた所定値が差し引かれる。係るフィルタを所望の態
様で作動させるために、即ち、スレッショルドＫ’の前
にスレッショルドＫを超えることで所望の位相補正を行
うためには、積分器４１及び４２に於ける積分時間Ｔ及
びＴ’が、「Ｔ’＞Ｔ」となるように選定される。ま
た、スレッショルド検出器４３，４４のスレッショルド
Ｋ及びＫ’を適正に選定することにより、係る機能の容
量が確かなものにされ得る。The first integrator 41 is used to filter and detect the timing error signal. If the threshold K is exceeded, the phase of the phase lock is corrected according to the output signal of the threshold detector, which leads or advances the phase. Further, the second integrator 42 is used to detect that the timing error signal has become “0”. That is, it is used to prevent false corrections caused by noise.
Threshold K of threshold detector 43 or 44
Alternatively, when K'is exceeded, the signal line 47 connected to the control input section subtracts a predetermined value from the content of the integrator 41 or 42. In order to operate such a filter in the desired manner, i.e. to achieve the desired phase correction by exceeding threshold K before threshold K ', integration times T and T'in integrators 41 and 42. Are selected such that “T ′> T”. Further, by appropriately selecting the thresholds K and K ′ of the threshold detectors 43 and 44, it is possible to ensure the capacity of such a function.

【００２０】絶対値信号を提供する第１の整流器４０の
目的は、負の信号値を正の信号値に変えることで、ノイ
ズによって引き起こされる誤差をなくすことにある。こ
の信号がノイズだけを含む場合（即ち、位相誤差が存在
していない場合）、正負の各信号値は同じ発生確率であ
る。絶対値信号を提供する第２の整流器４５は、スレッ
ショルド検出器４３から始まるリード信号及びラグ信号
がＯＲゲート４６内で上記同様に処理されるようにする
ために必要とされる。The purpose of the first rectifier 40 to provide an absolute value signal is to convert a negative signal value into a positive signal value, thereby eliminating the error caused by noise. If this signal contains only noise (ie no phase error is present) then each positive and negative signal value has the same probability of occurrence. A second rectifier 45, which provides an absolute value signal, is required so that the lead and lag signals originating from threshold detector 43 are processed in OR gate 46 in the same manner as above.

【００２１】図７は、本発明に係る方法を用いたデジタ
ルループフィルタの他の実施例を示したブロック図であ
る。このフィルタは、積分器４８を備えており、その入
力部には位相比較器からの出力信号線３９が接続されて
いる。この積分器の出力部は、スレッショルド検出器４
９の入力部に接続されており、検出器４９の出力部は、
位相ロック回路のクロックに接続され、これによる信号
により、クロックが進められたり遅らされる。加えて、
上記スレッショルド検出器の出力部は、積分器４８の第
２の入力部に接続されており、これにより積分器４８の
内容から差し引かれるべき一定の値が提供される。上述
の実施例と比べた場合、本フィルタの構成及びその実現
は、より簡単であると共により安価で達成される。しか
しながら容量に関していうと、本フィルタは、上述の実
施例に於けるループフィルタに比べて幾分劣る。FIG. 7 is a block diagram showing another embodiment of a digital loop filter using the method according to the present invention. This filter has an integrator 48, and an output signal line 39 from the phase comparator is connected to the input part of the integrator 48. The output of this integrator is the threshold detector 4
9 is connected to the input part, and the output part of the detector 49 is
It is connected to the clock of the phase-locked circuit, and the signal from this causes the clock to be advanced or delayed. in addition,
The output of the threshold detector is connected to the second input of the integrator 48, which provides a constant value to be subtracted from the contents of the integrator 48. Compared with the embodiments described above, the construction of the filter and its implementation are simpler and cheaper to achieve. However, in terms of capacitance, this filter is somewhat inferior to the loop filter in the above-described embodiment.

【００２２】図８は、本発明に係る上記両フィルタに於
いて使用される積分器の考えられる１つの構成を示して
いる。上記説明した各積分器４１及び４２は、図８に示
される積分器を用いて実現することができる。この積分
器は、増幅器５３，遅延要素５１，入力部が遅延要素５
１の出力部に接続された第１の帰還回路５５，及び，入
力部が遅延要素５１の出力部に接続されると共に、本積
分器の制御ゲートに向けてくる信号線４７に接続された
スイッチ５２を備えている。この積分器は、更に、入力
部がスイッチ５２の出力部と接続された第２の帰還回路
５４と、加算器５０とを備えている。この加算器の正の
入力部は、本積分器に向けて増幅手段５３を経由してく
る信号線と、上記第１の帰還回路５５の出力部とに接続
されており、負の入力部は、帰還回路５５の出力部と接
続されている。FIG. 8 shows one possible configuration of the integrator used in both filters according to the invention. Each of the integrators 41 and 42 described above can be realized by using the integrator shown in FIG. This integrator includes an amplifier 53, a delay element 51, and an input unit having a delay element 5
The first feedback circuit 55 connected to the output part of No. 1 and the switch connected to the output part of the delay element 51 at the input part and to the signal line 47 directed to the control gate of the integrator. 52 is provided. The integrator further includes a second feedback circuit 54 having an input connected to the output of the switch 52, and an adder 50. The positive input part of the adder is connected to the signal line that goes through the amplifying means 53 toward the main integrator and the output part of the first feedback circuit 55, and the negative input part is , And is connected to the output section of the feedback circuit 55.

【００２３】帰還回路５５及び増幅器５３は、正規の方
法で上記積分器の帯域幅に影響を与える。本発明に係る
好ましい実施例に於いては、係るループフィルタのスレ
ッショルド値Ｋ又はＫ’を超過した場合、信号４７がＯ
Ｒゲートを経由して積分器の制御ゲートに到来し、その
信号の制御の下で、帰還回路５４により決定される値が
積分器の出力から差し引かれるように構成される。The feedback circuit 55 and the amplifier 53 influence the bandwidth of the integrator in a normal way. In a preferred embodiment according to the present invention, signal 47 is O when the threshold value K or K'of such loop filter is exceeded.
It is arranged such that it arrives at the control gate of the integrator via the R gate and under the control of its signal the value determined by the feedback circuit 54 is subtracted from the output of the integrator.

【００２４】以上、各実施例を図面に沿って示しながら
本発明について説明したが、本発明は、これら各実施例
に限定されるものではなく、本明細書の「特許請求の範
囲」に規定した新規な技術的思想の範囲内で様々に変更
及び変形が可能であることは明らかなことである。例え
ば、ソフトウェアによる制御の下で動作可能な適切に設
計された信号プロセッサを用いて係るループフィルタを
実現することも可能である。The present invention has been described above with reference to the respective embodiments with reference to the drawings. However, the present invention is not limited to these respective embodiments, and is defined in "Claims" of this specification. Obviously, various changes and modifications can be made within the scope of the new technical idea. For example, such a loop filter can be implemented using a properly designed signal processor operable under software control.

【００２５】尚、本発明の範囲は、本明細書及び図面内
に明確に又は暗に開示された様々な新規な特徴，又はこ
れらの組合せ，あるいはその全てを含むものであり、こ
れらが本明細書の「特許請求の範囲」に記載されたもの
に関するか否か、又は、これらが本発明に於いて着目し
た課題のいずれか又は全てを解決するか否かに係わりな
く包含するものである。したがって、本出願人は、本特
許出願の手続の過程で上記各特徴に対し新しい特許請求
の範囲が案出されたり、本特許出願から分割された更な
る出願が案出される可能性があることをここに付記す
る。It should be noted that the scope of the present invention includes various novel features explicitly or implicitly disclosed in the present specification and drawings, or a combination thereof, or all of them, which are included in the present specification. It is included regardless of whether or not it relates to what is described in "Claims" of the specification, or whether or not they solve any or all of the problems focused on in the present invention. Therefore, the applicant may develop a new claim for each of the above features in the course of proceedings of the present patent application, or a further application divided from the present patent application. Is added here.

【図面の簡単な説明】[Brief description of drawings]

【図１】リード／ラグ原理に基づいて動作するデジタル
位相ロック回路のブロック図である。FIG. 1 is a block diagram of a digital phase lock circuit that operates on the lead / lag principle.

【図２】従来のループフィルタの構成を示したブロック
図である。FIG. 2 is a block diagram showing a configuration of a conventional loop filter.

【図３】従来のループフィルタの構成を示したブロック
図である。FIG. 3 is a block diagram showing a configuration of a conventional loop filter.

【図４】従来のループフィルタ内で生成される各出力信
号を時間の関数で示したタイムチャートであり、(a) は
積分器の出力信号例、(b) はスレッショルド検出器の出
力信号例である。FIG. 4 is a time chart showing each output signal generated in a conventional loop filter as a function of time, where (a) is an example output signal of an integrator and (b) is an example output signal of a threshold detector. Is.

【図５】本発明に係るループフィルタ内で生成される各
出力信号を時間の関数で示したタイムチャートであり、
(a) は積分器の出力信号例、(b) はスレッショルド検出
器の出力信号例である。FIG. 5 is a time chart showing each output signal generated in the loop filter according to the present invention as a function of time,
(a) is an output signal example of the integrator, and (b) is an output signal example of the threshold detector.

【図６】本発明に係るループフィルタの一実施例を示し
たブロック図である。FIG. 6 is a block diagram showing an embodiment of a loop filter according to the present invention.

【図７】本発明に係るループフィルタの他の実施例を示
したブロック図である。FIG. 7 is a block diagram showing another embodiment of the loop filter according to the present invention.

【図８】本発明に係るフィルタ内で用いられる積分器の
一構成を示したブロック図である。FIG. 8 is a block diagram showing a configuration of an integrator used in the filter according to the present invention.

【符号の説明】[Explanation of symbols]

３９，４７…信号線 ４０…第１の整流器 ４１…第１の積分器 ４２…第２の積分器 ４３…第１のスレッショルド検出器 ４４…第２のスレッショルド検出器 ４５…第２の整流器 ４６…ＯＲゲート ４８…積分器 ４９…スレッショルド検出器 ５０…加算器 ５１…遅延素子 ５２…スイッチ ５３…増幅手段 ５４，５５…帰還回路 39, 47 ... Signal line 40 ... 1st rectifier 41 ... 1st integrator 42 ... 2nd integrator 43 ... 1st threshold detector 44 ... 2nd threshold detector 45 ... 2nd rectifier 46 ... OR gate 48 ... Integrator 49 ... Threshold detector 50 ... Adder 51 ... Delay element 52 ... Switch 53 ... Amplifying means 54, 55 ... Feedback circuit

Claims (7)

【特許請求の範囲】[Claims] 【請求項１】 所定の帯域幅もつ位相比較器から出力さ
れ、位相誤差に比例した差信号をフィルタリングするデ
ジタル位相ロック回路のループフィルタを制御するため
の方法に於いて、 前記ループフィルタが前記位相比較器からの差信号に基
づいて非線形的に調整され、前記ループフィルタの帯域
幅が変わるように調整することを特徴とするデジタル位
相ロック回路のループフィルタを制御するための方法。1. A method for controlling a loop filter of a digital phase lock circuit for filtering a difference signal output from a phase comparator having a predetermined bandwidth and proportional to a phase error, the loop filter comprising: A method for controlling a loop filter of a digital phase lock circuit, which is adjusted non-linearly based on a difference signal from a comparator and adjusts the bandwidth of the loop filter to change. 【請求項２】 前記位相比較器からの差信号が大きい場
合に前記ループフィルタの帯域幅を減少させることを特
徴とする請求項１に記載の方法。2. The method of claim 1, wherein the bandwidth of the loop filter is reduced when the difference signal from the phase comparator is large. 【請求項３】 前記ループフィルタの非線形的な調整に
より、１つ又はそれ以上の数の積分器内に格納された値
を変化させることを特徴とする請求項１又は２に記載の
方法。3. A method according to claim 1 or 2, characterized in that the values stored in the one or more integrators are changed by a non-linear adjustment of the loop filter. 【請求項４】 位相比較器(10)と、ループフィルタと、
クロック(12)と、ローカル発振器(14)と、分割器(13)と
を備えるデジタル位相ロック回路のループフィルタを制
御するための装置において、 前記ループフィルタが、位相差を表わす信号線(39)に結
合された入力部を備える第１の積分器(41)，前記第１の
積分器(41)の出力部に機能的に接続されており、出力部
が上記クロック(12)に接続されている第１のスレッショ
ルド検出器(43)，及び、絶対値を提供する第１の手段(4
0)を通して位相差を表す信号線(39)に接続された入力部
を備える第２の積分器(42)，前記第２の積分器(46)の出
力部と、ＯＲゲート(46)とに機能的に接続された第２の
スレッショルド検出器(44)を具備し、前記ＯＲゲートの
各入力部が、前記第２のスレッショルド検出器の出力
部，及び絶対値を提供する第２の手段(45)を通して前記
第１のスレッショルド検出器の出力部に接続される一
方、前記ＯＲゲートの出力部が、前記積分器(41,42) の
各入力部の１つに接続されており、前記ＯＲゲートの出
力部(47)からの信号が、前記積分器(41,42) の内容から
所定を値を差し引くように作用することを特徴とするデ
ジタル位相ロック回路のループフィルタ制御装置。4. A phase comparator (10), a loop filter,
In a device for controlling a loop filter of a digital phase lock circuit comprising a clock (12), a local oscillator (14), and a divider (13), the loop filter is a signal line (39) representing a phase difference. A first integrator (41) having an input coupled to, and functionally connected to the output of the first integrator (41), the output being connected to the clock (12) A first threshold detector (43) and a first means (4) for providing an absolute value.
A second integrator (42) having an input section connected to the signal line (39) for expressing the phase difference through (0), an output section of the second integrator (46), and an OR gate (46) A second threshold detector (44) operatively connected, each input of the OR gate providing an output of the second threshold detector and an absolute value. 45) connected to the output of the first threshold detector while the output of the OR gate is connected to one of the inputs of the integrator (41, 42) A loop filter control device for a digital phase lock circuit, characterized in that a signal from an output part (47) of a gate acts so as to subtract a predetermined value from the contents of the integrators (41, 42). 【請求項５】 位相比較器(10)と、ループフィルタと、
クロック(12)と、ローカル発振器(14)と、分割器(13)と
を備えたデジタル位相ロック回路のループフィルタを制
御するための装置において、 前記ループフィルタが、位相差を表わす信号線(39)に接
続された入力部を備える積分器(48)，第１の積分器(41)
の出力部に機能的に接続されており、出力部が前記クロ
ック(12)に接続されているスレッショルド検出器(49)と
を具備し、前記スレッショルド検出器(49)の出力部(47)
が前記積分器(48)の第２の入力部に接続されており、前
記スレッショルド検出器の出力部(47)からの信号が、前
記積分器(48)の内容から所定値を差し引くように作用す
ることを特徴とするデジタル位相ロック回路のループフ
ィルタ制御装置。5. A phase comparator (10), a loop filter,
In a device for controlling a loop filter of a digital phase lock circuit comprising a clock (12), a local oscillator (14), and a divider (13), the loop filter has a signal line (39) representing a phase difference. ), An integrator (48) having an input section connected to the (), a first integrator (41)
An output section (47) of the threshold detector (49), which is functionally connected to the output section of the threshold detector (49), the output section being connected to the clock (12).
Is connected to the second input of the integrator (48) and the signal from the output (47) of the threshold detector acts to subtract a predetermined value from the contents of the integrator (48). A loop filter control device for a digital phase-locked circuit. 【請求項６】 前記積分器(41,42,48)が、増幅手段(53)
と，遅延素子(51)と，入力部が前記遅延素子(51)の出力
部に接続されている第１の帰還手段(55)と，入力部が前
記遅延素子の出力部、及び前記積分器の第２の入力部(4
7)に接続されているスイッチ手段(52)と，入力部が前記
スイッチ手段(52)の出力部に接続されている第２の帰還
手段(54)と、加算器(50)とを具備し、前記加算器の正の
各入力信号が、前記増幅手段(53)を通して前記積分器に
送られる信号，及び前記第１の帰還手段(55)の出力信号
であり、前記加算器の負の入力信号が、前記第２の帰還
手段(54)の出力信号であると共に、前記加算器(50)の出
力部が前記遅延要素の入力部に接続されており、前記加
算器(50)内で前記帰還手段(54)によって決定された一定
値が、前記積分器の第２の入力部に送られる前記信号(4
7)の制御下で前記積分器の内容から差し引かれるように
構成したことを特徴とする請求項４又は５に記載の装
置。6. The integrator (41, 42, 48) is amplification means (53)
A delay element (51), a first feedback means (55) whose input section is connected to the output section of the delay element (51), an input section which is the output section of the delay element, and the integrator. Second input part (4
A switch means (52) connected to 7), a second feedback means (54) whose input section is connected to the output section of the switch means (52), and an adder (50). , The positive input signals of the adder are the signal sent to the integrator through the amplifying means (53) and the output signal of the first feedback means (55), and the negative input of the adder The signal is the output signal of the second feedback means (54), the output part of the adder (50) is connected to the input part of the delay element, and the output part of the adder (50) is The constant value determined by the feedback means (54) is the signal (4) sent to the second input of the integrator.
6. A device according to claim 4 or 5, characterized in that it is arranged to be subtracted from the contents of the integrator under the control of 7). 【請求項７】 前記所定値が一定であることを特徴とす
る請求項４乃至６のうちのいずれか１項に記載の装置。7. The device according to claim 4, wherein the predetermined value is constant.
JP6322569A 1993-12-23 1994-12-26 Method to control loop filter of digital phase lock circuit and device therefor Pending JPH07264060A (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FI935837A FI98480C (en) 1993-12-23 1993-12-23 Method and arrangement for controlling a loop filter
FI935837 1993-12-23

Publications (1)

Publication Number Publication Date
JPH07264060A true JPH07264060A (en) 1995-10-13

Family

ID=8539174

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6322569A Pending JPH07264060A (en) 1993-12-23 1994-12-26 Method to control loop filter of digital phase lock circuit and device therefor

Country Status (5)

Country Link
US (1) US5589795A (en)
EP (1) EP0660526B1 (en)
JP (1) JPH07264060A (en)
DE (1) DE69428258T2 (en)
FI (1) FI98480C (en)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FI99181C (en) * 1994-08-16 1997-10-10 Nokia Mobile Phones Ltd Receiver
FI101659B (en) 1996-07-12 1998-07-31 Nokia Mobile Phones Ltd Procedure for estimating the delay and receiver
FI109735B (en) 1997-02-28 2002-09-30 Nokia Corp Reception procedure and recipients
GB2328584B (en) 1997-08-22 2002-05-29 Nokia Mobile Phones Ltd Switching control method and apparatus for wireless telecommunications
FI107365B (en) 1998-04-27 2001-07-13 Nokia Mobile Phones Ltd A method and system for detecting variable data processing in a communication link
GB2337413A (en) 1998-05-15 1999-11-17 Nokia Mobile Phones Ltd alternative Channel Measurement in a Radio Communication system
GB9811382D0 (en) 1998-05-27 1998-07-22 Nokia Mobile Phones Ltd A transmitter
GB9811380D0 (en) 1998-05-27 1998-07-22 Nokia Mobile Phones Ltd A transciever for wireless communication
FI981518A (en) 1998-07-01 2000-01-02 Nokia Mobile Phones Ltd Communication method and radio system
WO2003034090A2 (en) * 2001-10-17 2003-04-24 Sirf Technologies Inc. Variable bandwidth code-tracking loop with improved signal dynamics loop noise and sensitivity
DE10219857B4 (en) * 2002-05-03 2006-01-05 Infineon Technologies Ag PLL circuit and method for eliminating intrinsic jitter of a signal received from a control circuit
US7242740B2 (en) * 2003-04-16 2007-07-10 Zarlink Semiconductor Inc. Digital phase-locked loop with master-slave modes
KR20070087907A (en) * 2006-02-01 2007-08-29 삼성전자주식회사 Device and method for adjusting loop filter gain in automatic frequency control
GB0800251D0 (en) 2008-01-08 2008-02-13 Zarlink Semiconductor Inc Phase locked loop with adaptive filter for dco synchronization
US8432197B2 (en) * 2010-08-30 2013-04-30 Maxim Integrated Products, Inc. Nonlinear and concurrent digital control for a highly digital phase-locked loop
TWI465046B (en) * 2011-04-07 2014-12-11 Etron Technology Inc Delay lock loop with a charge pump, loop filter, and method of phase locking of a delay lock loop

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3363194A (en) * 1965-05-24 1968-01-09 Sylvania Electric Prod Phase lock loop with extended capture range
US4077015A (en) * 1976-01-06 1978-02-28 Motorola, Inc. Dual bandwidth loop filter with sweep generator
FR2455406B1 (en) * 1979-04-27 1987-05-29 Cit Alcatel METHOD FOR COMPENSATING FOR PHASE NOISE ON RECEPTION OF DATA TRANSMISSION
JPS56117429A (en) * 1980-02-20 1981-09-14 Keio Giken Kogyo Kk Phase lock loop
US4313209A (en) * 1980-07-14 1982-01-26 John Fluke Mfg. Co., Inc. Phase-locked loop frequency synthesizer including compensated phase and frequency modulation
JPS58115379A (en) * 1981-12-29 1983-07-09 Fujitsu Ltd Phase-lock type receiver of hyperbolic navigation
US4482869A (en) * 1982-04-13 1984-11-13 Pioneer Electronic Corporation PLL Detection circuit having dual bandwidth loop filter
US4573026A (en) * 1984-02-29 1986-02-25 Hewlett-Packard Company FM Modulator phase-locked loop with FM calibration
US4797635A (en) * 1987-05-11 1989-01-10 The Boeing Company Tracking loop having nonlinear amplitude filter
JPH01231430A (en) * 1988-03-10 1989-09-14 Nec Corp Pll lock detecting circuit
JPH02177725A (en) * 1988-12-28 1990-07-10 Fujitsu Ltd Pll synthesizer circuit
US4904958A (en) * 1989-03-03 1990-02-27 Honeywell Inc. Enhanced phase detector
US5122763A (en) * 1989-08-25 1992-06-16 Anritsu Corporation Frequency snythesizer for implementing generator of highly pure signals and circuit devices, such as vcq, bll and sg, used therein
GB2240906B (en) * 1990-02-08 1994-04-13 Technophone Ltd Radio transceiver
GB2247125B (en) * 1990-08-16 1995-01-11 Technophone Ltd Tunable bandpass filter
JPH04245078A (en) * 1991-01-31 1992-09-01 Ricoh Co Ltd Track counting device
FI98580C (en) * 1991-11-14 1997-07-10 Nokia Mobile Phones Ltd Selective filtration in a cellular phone
JP2985489B2 (en) * 1992-03-31 1999-11-29 日本電気株式会社 Phase locked loop
US5268655A (en) * 1992-05-27 1993-12-07 Codex Corporation Device and method for automatically adjusting a phase-locked loop

Also Published As

Publication number Publication date
DE69428258T2 (en) 2002-06-13
EP0660526A3 (en) 1995-08-16
FI935837A0 (en) 1993-12-23
DE69428258D1 (en) 2001-10-18
FI935837A (en) 1995-06-24
FI98480B (en) 1997-03-14
EP0660526B1 (en) 2001-09-12
FI98480C (en) 1997-06-25
US5589795A (en) 1996-12-31
EP0660526A2 (en) 1995-06-28

Similar Documents

Publication Publication Date Title
JPH07264060A (en) Method to control loop filter of digital phase lock circuit and device therefor
EP0526573B1 (en) Clock recovery circuit without jitter peaking
US6211742B1 (en) Lock detector for phase locked loops
US6531926B1 (en) Dynamic control of phase-locked loop
US8102197B1 (en) Digital phase locked loop
US6353647B1 (en) Phase locked loop
SK280889B6 (en) Circuit arrangement of automatic gain control for digital television signal receivers
NZ203346A (en) Digital television;agc of i.f.amp derived from digital amplitude detector
US20090174490A1 (en) Phase locked loop with adaptive filter for dco synchronization
US4754260A (en) Method of and apparatus for reducing quantizing noise in analog to digital converters
US7145490B2 (en) Automatic gain control system and method
CA2256583C (en) Pll for reproducing standard clock from random time information
JPS6075112A (en) Agc circuit
JP2570126B2 (en) Demodulator
WO2002071604A2 (en) Receiver with agc controlled resonance amplifier
US6084481A (en) Phase locking method and apparatus using switched drive signal
JP2748682B2 (en) PLL circuit
JPS6187427A (en) Phase locked loop circuit
US20020154249A1 (en) Intermediate frequency circuit of television tuner, which is not influenced by saw filter characteristics
SU573848A1 (en) Device for phase automatic frequency control
AU724131B2 (en) Phase locked loop
JPH0345099A (en) Analog delay circuit
JPH03222519A (en) Phase locked loop oscillator
JPH0363968A (en) Cosine equalizer
JPS6052621B2 (en) Horizontal oscillation frequency automatic control circuit

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040607

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041116

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050412