JPH07254730A - Manufacture of semiconductor device - Google Patents

Manufacture of semiconductor device

Info

Publication number
JPH07254730A
JPH07254730A JP4376094A JP4376094A JPH07254730A JP H07254730 A JPH07254730 A JP H07254730A JP 4376094 A JP4376094 A JP 4376094A JP 4376094 A JP4376094 A JP 4376094A JP H07254730 A JPH07254730 A JP H07254730A
Authority
JP
Japan
Prior art keywords
semiconductor
semiconductor layer
layer
inp
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4376094A
Other languages
Japanese (ja)
Inventor
Takao Noda
隆夫 野田
Akira Wagai
晶 和賀井
Yasuo Ashizawa
康夫 芦沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP4376094A priority Critical patent/JPH07254730A/en
Publication of JPH07254730A publication Critical patent/JPH07254730A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To form three-dimensionally a plurality of layers of quantum boxes which are excellent in crystallinity and have the same form, by forming a polygonal pyramid type trench with defects or fine grains deposit as nuclei, on a first semiconductor layer of a semiconductor substrate surface. CONSTITUTION:By irradiating an InP substrate 11 of face orientation with a specified laser light, defect or disturbance is generated in the face orientation. An Fe-doped InP layer 12 is grown to be 300nm thick on the InP substrate 11, at a growth rate of 20nm/min. On the Fe-doped InP layer 12, an In0.52Al0.48As layer 14 which lattice-matches with InP is grown to be 50nm thick, at a growth rate of 20nm/min. Next In0.53Ga0.47As which lattice-matches with InP is grown. Dots of InGaAs are formed in the bottom of a trench. An InAlAs film is grown to be 50nm thick, at a growth rate of 20nm/min. By repeating the above process 4 times, quantum boxes are formed three-dimensionally.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、半導体装置の製造方法
に係り、特に半導体の量子井戸構造を具備する半導体装
置の製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device, and more particularly to a method of manufacturing a semiconductor device having a semiconductor quantum well structure.

【0002】[0002]

【従来の技術】半導体の微細加工技術とヘテロ構造の成
長技術を利用して、キャリアを0次元に閉じ込める量子
箱が知られている。その主な作成方法に次の二通りの方
法がある。
2. Description of the Related Art Quantum boxes for confining carriers to zero dimensions are known by utilizing semiconductor fine processing technology and heterostructure growth technology. There are the following two methods as the main creation methods.

【0003】(a)半導体基板上に、二種類の半導体層
を交互に堆積した超格子構造を形成した後、微小なマス
クを表面に付け、超格子構造を一部分だけ残してエッチ
ングによって除去する。
(A) After forming a superlattice structure in which two kinds of semiconductor layers are alternately deposited on a semiconductor substrate, a fine mask is attached to the surface, and the superlattice structure is partially removed and removed by etching.

【0004】(b)基板表面にマスクで多角形の窓を開
け、開口部に形状が多角錐になるような成長条件で半導
体層を形成し、多角錐の頂点部分に量子箱を作成する。
(B) A polygonal window is opened on the substrate surface with a mask, a semiconductor layer is formed in the opening under growth conditions such that the shape becomes a polygonal pyramid, and a quantum box is formed at the apex of the polygonal pyramid.

【0005】上記(b)の方法には例えば特開平2−1
63928号の出願がある。
For the method (b), for example, Japanese Patent Laid-Open No. 2-1 is used.
There is an application of 63928.

【0006】しかし、叙上の方法には次に述べる問題点
がある。(a),(b)どちらの方法においても、フォ
トグラフィ等の技術によりマスクを形成しなければなら
ない工程を必要とする。この、マスクの作成にはサイズ
が数10nm程度の微細加工を行う必要がある。そのた
め、非常に高価な設備と高度な技術が必要であり、ま
た、作成までに複数の工程を行うため時間がかかる。ま
た(a)の方法ではエッチングによって量子箱の形状を
揃えることが困難な上に、エッチング時に量子箱の部分
が直接露出するため、表面が汚染されたりダメージが入
ったりする。一方(b)の方法では、マスク形成時に半
導体層成長前の基板表面を汚染する、などの問題点があ
る。また、量子箱を二次元の平面内だけでなく三次元の
立体的に作成する、すなわち量子箱を多層に作成するに
は、(b)の方法では、マスク作成→量子箱作成→マス
クおよび量子箱上の埋め込みの過程を繰り返さなければ
立体的に量子箱を作成することは出来ない。
However, the above method has the following problems. Both of the methods (a) and (b) require a step of forming a mask by a technique such as photography. In order to create this mask, it is necessary to perform fine processing with a size of about several tens nm. Therefore, very expensive equipment and sophisticated technology are required, and it takes time because a plurality of steps are performed before production. Further, in the method (a), it is difficult to align the shapes of the quantum boxes by etching, and the portions of the quantum boxes are directly exposed during etching, so that the surface is contaminated or damaged. On the other hand, the method (b) has a problem that the substrate surface before the semiconductor layer growth is contaminated during mask formation. Further, in order to create a quantum box three-dimensionally as well as in a two-dimensional plane, that is, to create a quantum box in multiple layers, in the method of (b), mask creation → quantum box creation → mask and quantum A quantum box cannot be created three-dimensionally unless the process of embedding on the box is repeated.

【0007】[0007]

【発明が解決しようとする課題】上記従来の方法による
量子箱の作成には、高価な設備と高度な微細加工および
結晶成長技術を必要とし、時間もかかる。また、エッチ
ングやマスク形成の工程で、半導体層の表面を汚染した
り、ダメージが入ったりしやすく、量子箱の形状を均一
にするためのエッチングや成長の条件出しが困難であ
る、立体的に量子箱を作成するためには非常に多くの工
程を必要とするなどの問題点があった。
The production of the quantum box by the above-mentioned conventional method requires expensive equipment, sophisticated fine processing and crystal growth technology, and it takes time. Also, in the process of etching or mask formation, the surface of the semiconductor layer is likely to be contaminated or damaged, and it is difficult to determine the conditions for etching and growth to make the quantum box shape uniform. There is a problem that a large number of steps are required to create a quantum box.

【0008】本発明は、上記問題点を解決する半導体装
置の製造方法を提供することを目的とする。
An object of the present invention is to provide a method of manufacturing a semiconductor device that solves the above problems.

【0009】[0009]

【課題を解決するための手段】上記目的を解決するため
に本発明による半導体装置の製造方法は、半導体基板表
面に欠陥または微粒析出物を形成したのち第一の半導体
層を形成し、前記欠陥または微粒析出物を核とし多角錐
形の溝を前記第一の半導体層に形成する工程と、前記第
一の半導体層上に前記溝の頂点における成長速度が他の
部分の成長速度よりも大きく、且つ前記第一の半導体層
と異なる種類の第二の半導体層を所望の原子層数積層し
形成する工程と、前記第二の半導体層上に第三の半導体
層を形成する工程とを具備することを特徴とするもので
ある。
In order to solve the above-mentioned problems, a method of manufacturing a semiconductor device according to the present invention comprises forming a defect or a fine grain precipitate on the surface of a semiconductor substrate, then forming a first semiconductor layer, Alternatively, a step of forming a polygonal pyramidal groove in the first semiconductor layer using fine grain precipitates as a nucleus, and the growth rate at the apex of the groove on the first semiconductor layer is higher than the growth rates of other portions. And forming a second semiconductor layer of a different type from the first semiconductor layer by laminating a desired number of atomic layers, and forming a third semiconductor layer on the second semiconductor layer. It is characterized by doing.

【0010】本発明に係る半導体装置の製造方法は、半
導体基板表面に、結晶の欠陥を設け、または金属、もし
くは半導体基板を構成する原子と金属が結合した物質か
ら成る微粒子を析出させる第一の工程と、微粒子の直上
を頂点とする多角である形状の溝が形成される成長条件
によって第一の半導体層を形成する第二の工程と、溝の
頂点での成長速度が他の部分の成長速度よりも大きい成
長条件によって第一の半導体と異なる種類の第二の半導
体を所定の原子層数だけ形成する第三の工程と、第二の
半導体層上に第一の半導体を再び形成する第四の工程と
を具備することを特徴とするものである。
In the method of manufacturing a semiconductor device according to the present invention, a crystal defect is formed on the surface of a semiconductor substrate, or fine particles made of a metal or a substance in which an atom and a metal forming the semiconductor substrate are bonded are deposited. Step, a second step of forming the first semiconductor layer under the growth conditions in which a groove having a polygonal shape with the vertex directly above the fine particles is formed, and the growth rate at the top of the groove is the growth of other portions. A third step of forming a predetermined number of atomic layers of a second semiconductor of a type different from that of the first semiconductor under a growth condition larger than the speed, and a step of forming the first semiconductor again on the second semiconductor layer. It is characterized by comprising four steps.

【0011】また、前記半導体装置の製造方法における
多角錐形の溝を第一の半導体層に形成する工程が、半導
体基板上に固溶限界以上の金属原子をドーピングしなが
ら半導体層をエビタキシャル成長させることによって前
記金属または前記半導体を構成する原子と前記金属が結
合した物質からなる微粒子を析出させる方法であること
を特徴とするものである。
Further, in the step of forming the polygonal pyramidal groove in the first semiconductor layer in the method of manufacturing a semiconductor device, the semiconductor layer is epitaxially grown on the semiconductor substrate while doping metal atoms above the solid solution limit. This is a method of precipitating fine particles made of a substance in which the metal or the atoms constituting the semiconductor are bound to the metal.

【0012】[0012]

【作用】[Action]

第一の工程…GaAs,InP等のIII-V族化合物半導
体基板表面に、結晶の欠陥を設け、あるいは金属、ある
いは半導体基板を構成する原子と金属が結合した物質、
例えばFeあるいはPとFeが結合した物質の微粒子を
析出させる。この方法としては、蒸着等があるが、第二
以下の工程と同じ有機金属気相成長法(MOCVD法)
や分子線エピタキシー法(MBE法)によって行うと、
全行程を連続的に行うことができ、時間が大幅に短縮で
きると同時に表面の不純物汚染を防ぐことができる。M
OCVD法やMBE法では、半導体基板を高温に保った
状態で表面にV族原料と共に金属原料を供給する、ある
いは半導体層を成長しながら半導体層中に固溶限界以上
の金属をドーピングする、などの方法で表面に析出させ
ることができる。
First step: a crystal defect is formed on the surface of a III-V compound semiconductor substrate such as GaAs or InP, or a metal, or a substance in which an atom and a metal forming the semiconductor substrate are bonded to each other,
For example, fine particles of Fe or a substance in which P and Fe are combined are deposited. This method includes vapor deposition and the like, but the same metal organic chemical vapor deposition method (MOCVD method) as in the second and subsequent steps.
And molecular beam epitaxy method (MBE method)
The whole process can be carried out continuously, and the time can be greatly shortened, and at the same time contamination of impurities on the surface can be prevented. M
In the OCVD method and the MBE method, a metal raw material is supplied to the surface together with a group V raw material while the semiconductor substrate is kept at a high temperature, or a semiconductor layer is grown while being doped with a metal having a solid solubility limit or more. Can be deposited on the surface.

【0013】第二の工程…第一の工程で表面に金属等が
析出した半導体基板上に第一の半導体層をMOCVD法
あるいはMBE法で成長する。このとき、半導体の種類
によって、金属を頂点として形状が多角錐の溝が形成さ
れる。溝ができる半導体種は、例えばAlGaAsや、
ZnAlAs等のAlを含む半導体であることが多い。
これは、III 族原料が半導体層に取り込まれるまでに基
板表面を動き回る(マイグレーション)距離が、Alの
場合GaやInに比べて短く、成長速度の面方位による
依存性が大きいためと考えられる。溝の形状は半導体種
や基板の面方位、成長条件によって異なるが、基板の面
方位が(100)の場合、四角錐になり、その稜線と基
板表面のなす角度が30°以上になることが多い。ま
た、溝の部分の成長速度は平坦部の成長速度より遅いが
0ではないので、成長が進むにつれ金属部分は第一の半
導体で覆われ、溝の底部(頂点部分)は上昇していく。
しかし、溝の底部付近の形状は変わらず一定に保たれ
る。また、微粒子の大きさにばらつきがあっても、溝の
底部付近の形状は同じものが得られる。
Second step ... A first semiconductor layer is grown by MOCVD or MBE on a semiconductor substrate having a metal or the like deposited on the surface in the first step. At this time, depending on the type of semiconductor, a groove having a polygonal pyramid shape with a metal as a vertex is formed. The semiconductor species having a groove are, for example, AlGaAs,
It is often a semiconductor containing Al such as ZnAlAs.
This is considered to be because the distance (migration) for moving around the substrate surface before the group III raw material is taken into the semiconductor layer is shorter in the case of Al than in Ga or In, and the growth rate depends largely on the plane orientation. The shape of the groove varies depending on the semiconductor type, the plane orientation of the substrate, and the growth conditions. However, when the plane orientation of the substrate is (100), the groove is a pyramid and the angle between the ridgeline and the substrate surface may be 30 ° or more. Many. The growth rate of the groove portion is slower than the growth rate of the flat portion but is not 0. Therefore, as the growth proceeds, the metal portion is covered with the first semiconductor and the bottom portion (apex portion) of the groove rises.
However, the shape near the bottom of the groove remains unchanged and constant. Further, even if the size of the fine particles varies, the shape near the bottom of the groove can be the same.

【0014】第三の工程…第二の工程で溝が形成された
半導体層上に、第一の半導体とは異なる種類の第二の半
導体層を成長する。第二の半導体としてAlを含まない
半導体を使うと、溝の底部の成長速度が斜面の部分の成
長速度より大きくなる場合が多く、成長時間を調整する
ことによって、底部に所定のサイズのドットを形成する
ことができる。溝の底部付近の形状は同一なのでドット
の形状も同一のものが得られる。
Third step ... A second semiconductor layer of a kind different from that of the first semiconductor is grown on the semiconductor layer having the groove formed in the second step. When a semiconductor not containing Al is used as the second semiconductor, the growth rate at the bottom of the groove is often higher than the growth rate at the part of the slope, and by adjusting the growth time, a dot of a predetermined size is formed at the bottom. Can be formed. Since the shape near the bottom of the groove is the same, the dot shape is also the same.

【0015】第四の工程…第三の工程後の半導体層上に
第一の半導体を再び成長することによって第二の半導体
層を第一の半導体によって囲むことができる。
Fourth step ... The second semiconductor layer can be surrounded by the first semiconductor by growing the first semiconductor again on the semiconductor layer after the third step.

【0016】第一の半導体より第二の半導体の電子親和
力を大きくすると第二の半導体中に電子を閉じ込めるこ
とができる量子箱になる。
When the electron affinity of the second semiconductor is made larger than that of the first semiconductor, a quantum box capable of confining electrons in the second semiconductor is obtained.

【0017】本発明においてはこの量子箱を発光層とし
て用いるLEDや半導体レーザを提供することができ
る。
In the present invention, an LED or a semiconductor laser using this quantum box as a light emitting layer can be provided.

【0018】また、第一から第四までの工程は、MOC
VD法あるいはMBE法で連続して行うことができるた
め、通常の半導体薄膜の形成と同程度の容易さで、量子
箱を形成することができる。また、第四の工程において
成長条件を適当に選ぶと、溝部分を第一の半導体で完全
に覆い表面の平坦性を回復することができる。したがっ
て、一回の成長で第一から第四までの工程を繰り返すこ
とによって、量子箱を何層でも立体的に積み重ねること
が可能である。
The steps from the first to the fourth are MOC
Since the VD method or the MBE method can be continuously performed, the quantum box can be formed with the same ease as the formation of a normal semiconductor thin film. Further, if the growth conditions are properly selected in the fourth step, the groove portion can be completely covered with the first semiconductor, and the flatness of the surface can be restored. Therefore, it is possible to stack three or more quantum boxes three-dimensionally by repeating the first to fourth steps with one growth.

【0019】叙上の如くMOCVD法あるいはMBE法
によって上記第一から第四までの工程を連続的に行うこ
とによって、従来の方法に比べて非常に容易に不純物汚
染やダメージがなく、形状が同一の量子箱を立体的に何
層でも作成する事ができる。
By continuously performing the above-mentioned first to fourth steps by MOCVD or MBE as described above, it is much easier than the conventional method to prevent impurity contamination and damage, and to have the same shape. It is possible to create three-dimensional layers of quantum boxes.

【0020】[0020]

【実施例】【Example】

(実施例1)以下、本発明の実施例につき図面を参照し
て説明する。
(Embodiment 1) An embodiment of the present invention will be described below with reference to the drawings.

【0021】図1ないし図3は、本発明の一実施例に係
る量子箱の作成工程を説明するものである。図1
(a),(b),および図3(a),(b)は、それぞ
れ第一から第四までの工程を示す図である。全工程はM
OCVD法によって連続的に行われた。成長時の反応室
圧力は70torr、成長に用いた原料は、III 族がIn(
CH3 )3,Ga( CH3 )3,Al( CH3 )3、V族がP
3 ,AsH3 、金属のドーパントとしてはFe( C5
5 )2である。
1 to 3 illustrate a process of making a quantum box according to an embodiment of the present invention. Figure 1
(A), (b), and FIG. 3 (a), (b) are diagrams showing the first to fourth steps, respectively. All steps are M
It was continuously performed by the OCVD method. The reaction chamber pressure during growth was 70 torr, and the raw material used for growth was group III In (
CH3 ) 3 , Ga (CH3 ) 3 , Al (CH3 ) 3 , V group is P
H 3 , AsH 3 , and Fe (C 5
H 5) 2 .

【0022】第一の工程では、面方位(100)のIn
P基板11に所定のレーザー照射を施してこの結晶方位
に欠陥または結晶に乱れを生ぜしめる。またはInP基
板11をPH3 雰囲気中で650℃に昇温した後、Fe
ドープInP層12を成長速度20nm/minで300nm厚
に成長した。Feのドーピング濃度は3×1017cm-3
なるようにした。InP中のFeの固溶限界は5×10
16cm-3であり、過剰なFeはFe−P結合を有するサイ
ズ10〜30nmの微粒子13として表面に析出した。
In the first step, In having a plane orientation (100) is used.
Predetermined laser irradiation is applied to the P substrate 11 to cause defects in this crystal orientation or disorder in the crystal. Alternatively, after heating the InP substrate 11 to 650 ° C. in a PH 3 atmosphere, Fe
The doped InP layer 12 was grown to a thickness of 300 nm at a growth rate of 20 nm / min. The doping concentration of Fe was set to 3 × 10 17 cm −3 . The solid solution limit of Fe in InP is 5 × 10
16 cm −3 , and excess Fe was deposited on the surface as fine particles 13 having a Fe—P bond and a size of 10 to 30 nm.

【0023】第二の工程では、FeドープInP層12
上に、InPに格子整合するIn0. 52Al0.48As層1
4を650℃、V/III モル比400、成長速度20nm
/minで50nm成長した。断面および表面を走査型電子顕
微鏡で観察したところ、四角錐のピット15が多数形成
されていた。ピットの形状はほとんどすべて同一で、表
面から見ると(011)方向が80nm、(011)方向
が50nmの菱形、深さが20nmであった。ピットの斜面
はなめらかな面が形成されていた。また、ピットの密度
は2×107 cm-2であった(図1(b))。なお、第一
の工程でドーピングするFeの濃度を低くしていくとピ
ットの密度も低くなっていき、固溶限界以下まで下がる
とピットはなくなった。そして図2(a)に示すよう
に、Feドーピング濃度に対して析出する微粒子の密度
はリニアに変化する。
In the second step, the Fe-doped InP layer 12 is used.
Above, In 0. 52 Al 0.48 As layer 1 which is lattice-matched to InP
4 at 650 ° C., V / III molar ratio of 400, growth rate of 20 nm
It grew to 50 nm at / min. When the cross section and the surface were observed with a scanning electron microscope, a large number of quadrangular pyramid pits 15 were formed. Almost all the pits had the same shape, and when viewed from the surface, the (011) direction was 80 nm, the (011) direction was 50 nm rhombus, and the depth was 20 nm. The slope of the pit had a smooth surface. The pit density was 2 × 10 7 cm -2 (FIG. 1 (b)). It should be noted that as the concentration of Fe doped in the first step was lowered, the density of pits also decreased, and when the concentration fell below the solid solution limit, the pits disappeared. Then, as shown in FIG. 2A, the density of fine particles deposited with respect to the Fe doping concentration changes linearly.

【0024】第三の工程では、InPに格子整合するI
0.53Ga0.47Asを650℃、V/III モル比40で
成長した。溝の底部でInGaAsのドット16が形成
されている(図2(b))こと,およびドットのサイズ
がInGaAsの成長時間に比例し制御可能であること
は、第四の工程後にフォトルミネッセンス法による発光
ピーク波長の測定によって確かめることができた(図3
(a))。
In the third step, I which is lattice-matched to InP is used.
n 0.53 Ga 0.47 As was grown at 650 ° C. and a V / III molar ratio of 40. The fact that the InGaAs dots 16 are formed at the bottom of the groove (FIG. 2B) and that the size of the dots can be controlled in proportion to the growth time of InGaAs is determined by the photoluminescence method after the fourth step. This could be confirmed by measuring the emission peak wavelength (Fig. 3
(A)).

【0025】第四の工程では、InAlAsを700
℃、V/III モル比400、成長速度20nm/minで膜厚
が50nm成長した。成長形成されたInAlAs層17
の成長後の表面は溝が埋め込まれて図3(a)に示すよ
うに平坦になっていた。また、図3(b)に示すよう
に、上記の工程を4回繰り返して量子箱を立体的に形成
することができる。第一の工程ではInP基板上にFe
をプレーナードーピングし、第二から第四の工程は図1
および図2の実施例と同様の方法で量子箱を作成した。
この第一から第四までの工程を4回繰り返したところ、
InAlAs層14中にInGaAs16の量子箱を立
体的に形成することができた。本実施例によって電極を
形成し半導体発光素子を作ることができる。
In the fourth step, InAlAs is added to 700
A film thickness of 50 nm was grown at 40 ° C., a V / III molar ratio of 400, and a growth rate of 20 nm / min. InAlAs layer 17 formed by growth
The surface after the growth was flattened as shown in FIG. Further, as shown in FIG. 3B, the above steps can be repeated four times to form a quantum box three-dimensionally. In the first step, Fe on the InP substrate
Planar doping, the second to fourth steps are shown in FIG.
And a quantum box was prepared by the same method as in the example of FIG.
Repeating the first to fourth steps four times,
A quantum box of InGaAs 16 could be three-dimensionally formed in the InAlAs layer 14. According to this embodiment, a semiconductor light emitting device can be manufactured by forming electrodes.

【0026】(実施例2)本発明に係る他の実施例の半
導体レーザの構造を図4に断面図で示す。
(Embodiment 2) FIG. 4 is a sectional view showing the structure of a semiconductor laser according to another embodiment of the present invention.

【0027】図4において、n型InP基板11上にM
OCVD法により、n型InPバッファ層21,Feプ
レーナードープ層12,n型InGaAsP層14を順
次成長させると、表面に多数のピットが形成される。ピ
ット上にノンドープInGaAs層16を厚さ10nmの
ドットになるように成長させる。その後、p型InGa
Asp層22,p型InP層23を成長させる。成長
後、n型InP基板11とp型InP層23に電極3
1,33を形成し、電流を流してレーザー発振が得られ
た。
In FIG. 4, M is formed on the n-type InP substrate 11.
When the n-type InP buffer layer 21, the Fe planar doped layer 12, and the n-type InGaAsP layer 14 are sequentially grown by the OCVD method, many pits are formed on the surface. A non-doped InGaAs layer 16 is grown on the pits to form dots having a thickness of 10 nm. After that, p-type InGa
An Asp layer 22 and a p-type InP layer 23 are grown. After the growth, the electrode 3 is formed on the n-type InP substrate 11 and the p-type InP layer 23.
1, 33 were formed and a current was passed to obtain laser oscillation.

【0028】上記半導体レーザーについて一例の要部層
厚を示す。
An example of the main part layer thickness of the above semiconductor laser is shown below.

【0029】 p型InP層 (23) 200nm p型InGaAsP層 (22) 100nm ノンドープInGaAs(16) − n型InGaAsP層 (14) 100nm Feプレーナードープ層(12) − n型InPバッファ層 (21) 500nm n型InP基板 (11) − 叙上についてさらに次を追記する。P-type InP layer (23) 200 nm p-type InGaAsP layer (22) 100 nm undoped InGaAs (16) -n-type InGaAsP layer (14) 100 nm Fe planar-doped layer (12) -n-type InP buffer layer (21) 500 nm n-type InP substrate (11) − The following is further added to the above.

【0030】(1)Fe以外にTi,Cr,Co等の遷
移金属を固溶限界以上ドーピングしても同様に四角錐形
の溝が形成される。
(1) Even if a transition metal such as Ti, Cr, or Co other than Fe is doped to the solid solution limit or more, a pyramidal groove is similarly formed.

【0031】(2)前記実施例2において、ノンドープ
InGaAs16の代わりに、ノンドープInGaAs
P層中にノンドープInGaAsのドットを何層か立体
的に挿入した構造にすると、より発振効率の良い半導体
レーザが得られる。
(2) In the second embodiment, the non-doped InGaAs 16 is replaced by non-doped InGaAs.
A semiconductor laser with higher oscillation efficiency can be obtained by using a structure in which several layers of non-doped InGaAs dots are three-dimensionally inserted in the P layer.

【0032】(3)螺旋転移や、刃状転移のような結晶
の欠陥を核として多角錐形の溝を形成し、その底部にド
ット構造を作成することもできる。
(3) It is also possible to form a polygonal pyramidal groove using a crystal defect such as a spiral transition or an edge transition as a nucleus and form a dot structure at the bottom thereof.

【0033】[0033]

【発明の効果】以上説明したように本発明によれば、半
導体基板上に結晶構造に欠陥、乱れを生ぜしめ、または
金属等の微粒子を析出させる第一の工程、微粒子または
結晶構造の乱れを頂点とする溝ができるように第一の半
導体層を成長する第二の工程、溝の底部に第二の半導体
層のドットを形成する第三の工程、ドットを第一の半導
体層で覆う第四の工程を、MOCVD法あるいはMBE
法で連続的に行うことによって、量子箱を形成すること
ができる。この方法は従来の量子箱の形成方法に比べ
て、非常に容易であり、しかも不純物汚染やダメージが
なく、(1)同一装置によって連続して製造が可能であ
り、製造が容易であること、(2)マスクを用いること
なく溝を形成するので、製造工程が簡単で、かつマスク
形成と除去に伴う汚染やダメージが防止できること、
(3)上記(1),(2)により結晶性の良好で形状が
同一の量子箱を立体的に何層でも形成することができ
る。
As described above, according to the present invention, the first step of causing defects or disorder in the crystal structure on the semiconductor substrate, or depositing fine particles such as metal, the disorder of the fine particles or the crystal structure is prevented. The second step of growing the first semiconductor layer so as to form a groove at the top, the third step of forming dots of the second semiconductor layer at the bottom of the groove, the first step of covering the dots with the first semiconductor layer. MOCVD method or MBE
A quantum box can be formed by continuously performing the method. This method is much easier than the conventional method of forming a quantum box, and is free from impurity contamination and damage, and (1) it can be continuously manufactured by the same apparatus and is easy to manufacture. (2) Since the groove is formed without using a mask, the manufacturing process is simple, and contamination and damage associated with mask formation and removal can be prevented.
(3) According to the above (1) and (2), it is possible to form three-dimensionally a quantum box having good crystallinity and the same shape.

【図面の簡単な説明】[Brief description of drawings]

【図1】(a),(b)は本発明の一実施例に係る量子
箱の製造工程の一部を工程順に示すいずれも断面図、
(c)は(b)の上面図。
1A and 1B are cross-sectional views each showing a part of a manufacturing process of a quantum box according to an embodiment of the present invention in process order,
(C) is a top view of (b).

【図2】(a)は本発明を説明するための線図、(b)
は本発明の一実施例に係る量子箱の製造工程の一部を図
1に引続き工程順に示す断面図。
2A is a diagram for explaining the present invention, FIG.
FIG. 2 is a cross-sectional view showing a part of the manufacturing process of the quantum box according to the embodiment of the present invention in the order of processes continuing from FIG. 1.

【図3】(a)は本発明の一実施例に係る量子箱の製造
工程の一部を図2に引続き工程順に示す断面図、(b)
は本発明の一実施例に係る量子箱を形成した半導体基板
の断面図。
3A is a cross-sectional view showing a part of the manufacturing process of the quantum box according to the embodiment of the present invention in the order of the processes continued from FIG. 2, and FIG.
FIG. 4 is a cross-sectional view of a semiconductor substrate having a quantum box according to an embodiment of the present invention.

【図4】本発明の一実施例に係る量子箱を形成した半導
体レーザーの断面図。
FIG. 4 is a sectional view of a semiconductor laser having a quantum box according to an embodiment of the present invention.

【符号の説明】[Explanation of symbols]

11…InP基板 12…FeドープInP層 13…Fe−P微粒子 14…n型InGaAsP層 17…InAlAs層 15…ピット(溝) 16…InGaAsドット 21…n型InPバッファ層 22…p型InGaAsP層 23…p型InP層 31,33…電極 11 ... InP substrate 12 ... Fe-doped InP layer 13 ... Fe-P fine particle 14 ... n type InGaAsP layer 17 ... InAlAs layer 15 ... pit (groove) 16 ... InGaAs dot 21 ... n type InP buffer layer 22 ... p type InGaAsP layer 23 ... p-type InP layer 31, 33 ... electrode

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 半導体基板表面に欠陥または微粒析出物
を形成したのち第一の半導体層を形成し、前記欠陥また
は微粒析出物を核とし多角錐形の溝を前記第一の半導体
層に形成する工程と;前記第一の半導体層上に前記溝の
頂点における成長速度が他の部分の成長速度よりも大き
く、かつ前記第一の半導体層と異なる種類の第二の半導
体層を所望の原子層数積層し形成する工程と;前記第二
の半導体層上に第三の半導体層を形成する工程とを具備
する半導体装置の製造方法。
1. A first semiconductor layer is formed after forming a defect or fine grain precipitate on the surface of a semiconductor substrate, and a polygonal pyramidal groove is formed in the first semiconductor layer using the defect or fine grain precipitate as a nucleus. And a second semiconductor layer of a kind different from that of the first semiconductor layer, in which the growth rate at the apex of the groove is higher than the growth rates of other portions on the first semiconductor layer and desired atoms are formed. A method of manufacturing a semiconductor device, comprising: stacking and forming a number of layers; and forming a third semiconductor layer on the second semiconductor layer.
【請求項2】 多角錐形の溝を第一の半導体層に形成す
る工程が、半導体基板上に固溶限界以上の金属原子をド
ーピングしながら半導体層をエビタキシャル成長させる
ことによって前記金属または前記半導体を構成する原子
と前記金属が結合した物質からなる微粒子を析出させる
方法であることを特徴とする請求項1記載の半導体装置
の製造方法。
2. The step of forming a polygonal pyramid-shaped groove in the first semiconductor layer is carried out by epitaxially growing the semiconductor layer on a semiconductor substrate while doping metal atoms above the solid solution limit with the metal or the metal. 2. The method for manufacturing a semiconductor device according to claim 1, wherein the method is a method of depositing fine particles made of a substance in which atoms constituting a semiconductor are bound to the metal.
JP4376094A 1994-03-15 1994-03-15 Manufacture of semiconductor device Pending JPH07254730A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4376094A JPH07254730A (en) 1994-03-15 1994-03-15 Manufacture of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4376094A JPH07254730A (en) 1994-03-15 1994-03-15 Manufacture of semiconductor device

Publications (1)

Publication Number Publication Date
JPH07254730A true JPH07254730A (en) 1995-10-03

Family

ID=12672723

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4376094A Pending JPH07254730A (en) 1994-03-15 1994-03-15 Manufacture of semiconductor device

Country Status (1)

Country Link
JP (1) JPH07254730A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003098697A1 (en) * 2002-05-22 2003-11-27 Fujitsu Limited Method for forming quantum dot, quantum semiconductor device, and its manufacturing method

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003098697A1 (en) * 2002-05-22 2003-11-27 Fujitsu Limited Method for forming quantum dot, quantum semiconductor device, and its manufacturing method
US7307030B2 (en) 2002-05-22 2007-12-11 Fujitsu Limited Method for forming quantum dot, and quantum semiconductor device and method for fabricating the same
EP2096670A3 (en) * 2002-05-22 2009-09-09 Fujitsu Ltd. Quantum semiconductor device and method for fabricating the same
EP2192616A2 (en) * 2002-05-22 2010-06-02 Fujitsu Limited Quantum semiconductor device and method for fabricating the same
EP2192617A2 (en) * 2002-05-22 2010-06-02 Fujitsu Limited Quantum Semiconductor Device and Method for Fabricating the Same
EP2192616A3 (en) * 2002-05-22 2010-06-16 Fujitsu Limited Quantum semiconductor device and method for fabricating the same
EP2192617A3 (en) * 2002-05-22 2010-06-16 Fujitsu Limited Quantum Semiconductor Device and Method for Fabricating the Same
US7755080B2 (en) 2002-05-22 2010-07-13 Fujitsu Limited Method for forming quantum dot, and quantum semiconductor device and method for fabricating the same

Similar Documents

Publication Publication Date Title
JP3468866B2 (en) Semiconductor device using three-dimensional quantum confinement
US20020050288A1 (en) Solar cell and process of manufacturing the same
Gossard Growth of microstructures by molecular beam epitaxy
JPS631063A (en) Ohmic contact and manufacture of the same
US5922621A (en) Quantum semiconductor device and a fabrication process thereof
US6696372B2 (en) Method of fabricating a semiconductor structure having quantum wires and a semiconductor device including such structure
JP4651759B2 (en) Device with quantum dots
JP2002084042A (en) Quantum dot structure and semiconductor device having that
JPH07254730A (en) Manufacture of semiconductor device
JPH0620949A (en) Manufacture of product including periodic heteroepitaxial semiconductor structure
Karam et al. Patterning and overgrowth of nanostructure quantum well wire arrays by LP-MOVPE
JP3692407B2 (en) Manufacturing method of semiconductor quantum dot device
Tan et al. Quantum dots and nanowires grown by metal–organic chemical vapor deposition for optoelectronic device applications
JPH11154771A (en) Manufacture of quantum dot structure and semiconductor light-emitting element using the same
JP3433761B2 (en) Manufacturing method of semiconductor quantum wire
JP2004281954A (en) Method of manufacturing quantum dot
JPH09298290A (en) Manufacturing of semiconductor element
JP3382971B2 (en) Method of forming quantum wire and quantum box
JP2726851B2 (en) Manufacturing method of one-dimensional quantum wires
JP2979752B2 (en) Manufacturing method of semiconductor quantum well box
JP2996715B2 (en) How to make a quantum well box
JP5890492B1 (en) Quantum wire structure
JP2000124441A (en) Preparation of semiconductor quantum dot
Gossard Growth of Microstructures by Molecular Beam Epitaxy
JPH08306906A (en) Quantum semiconductor and its manufacture