JPH07254692A

JPH07254692A - 固体撮像装置

Info

Publication number: JPH07254692A
Application number: JP6043622A
Authority: JP
Inventors: Hiroshi Yamashita; 浩史山下; Ryohei Miyagawa; 良平宮川; Masayuki Matsunaga; 誠之松長; Hidefumi Oba; 英史大場; Sohei Manabe; 宗平真鍋; Michio Sasaki; 道夫佐々木; Shinji Osawa; 慎治大澤; Ikuko Inoue; 郁子井上
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1994-03-15
Filing date: 1994-03-15
Publication date: 1995-10-03

Abstract

(57)【要約】【目的】画素電極上面端部での段差によるリーク電流
を抑制することができ、再生画像の品質向上をはかり得
る光導電膜積層型固体撮像装置を提供すること。【構成】半導体基板上に複数個の信号電荷蓄積部が設
けられると共に、これらの信号電荷蓄積部の間に複数列
の信号電荷転送部が設けられ、最上層に信号電荷蓄積部
と電気的に接続された画素電極２４が形成された固体撮
像素子チップ２０と、この固体撮像素子チップ２０上に
形成された光導電膜３０と、この光導電膜３０上に形成
された透明電極４０とを備えた光導電膜積層型の固体撮
像装置において、固体撮像素子チップ２０の画素電極２
４が３層２４ａ，２４ｂ，２４ｃの多層構造であり、上
層側の画素電極端部が下層側の画素電極端部よりも内側
に位置することを特徴とする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、光導電膜積層型の固体
撮像装置に係わり、特に光導電膜に接して設けられてい
る画素電極部の構造を改良した固体撮像装置に関する。

【０００２】

【従来の技術】近年、半導体基板上に信号電荷蓄積部と
信号電荷転送部を設け、さらに最上層に信号電荷蓄積部
と電気的に接続された画素電極を形成して固体撮像素子
チップを構成し、この固体撮像素子チップ上に光導電膜
及び透明電極を形成した光導電膜積層型の固体撮像装置
が開発されている。この装置は、受光部の開口率が高く
素子の感度が高い、またスミア偽信号が発生しにくい等
の優れた特徴を持つ。そのため、特に微細な画素が必要
となる高精細テレビジョン用撮像装置として最も期待さ
れている。

【０００３】この種の固体撮像装置の画素電極部の平面
図を図１３（ａ）に、その矢視Ａ−Ａ′断面図を図１３
（ｂ）に示す。図に示すように、Ｓｉ基板１の表面部に
信号電荷蓄積部となるｎ型層２ａ，信号電荷転送部とな
るｎ型層２ｂ，素子分離層となるｐ型層２ｃが形成さ
れ、基板１上には信号読み出し電極３ａ，信号転送電極
３ｂが形成され、これによりＣＣＤ走査基板が構成され
ている。

【０００４】ＣＣＤ走査基板上には、引き出し電極４，
ＢＰＳＧからなる平坦化膜５，画素電極６が形成され、
これにより固体撮像素子チップが構成されている。そし
て、固体撮像素子チップ上には、アモルファス・シリコ
ン（ａ−Ｓｉ）からなる光導電膜７が形成され、その上
に透明電極８が形成されている。

【０００５】入射光は光導電膜７内で電子・正孔対を発
生させ、そのうち信号電荷（電子）は印加された電界に
より画素電極６に集められ、引き出し電極４を通じて信
号電荷蓄積部２ａに蓄積される。この後、信号電荷は電
荷転送部２ｂへと読み出されて、外部に出力される。

【０００６】しかしながら、この種の装置にあっては次
のような問題があった。（１）画素電極６の上面端部での段差６ａにより、それ
に接している光導電膜７に欠陥が生じ、それにより画素
電極６から透明電極７に向かうリーク電流が増加する。
即ち、画素電極端部での段差６ａが大きいことで、画素
電極端部からのリーク電流が増加するのである。画素電
極６を薄くするとこの問題は解決できるが、画素電極６
の厚さを薄くすると、入射光が画素電極６を透過しやす
くなり、そのため入射光が信号電荷転送部２ｂに入り、
スミア雑音が増加する。つまり、画素電極６の厚さは一
定以上の厚さが必要であり、そのため光導電膜７のリー
ク電流を抑圧するのは極めて困難であった。（２）信号読み出し時の電位差により隣接する画素電極
６間でリーク電流が発生し、信号が隣接画素間で移動し
てしまう。このリーク電流は画素電極形状に依存し、特
に画素電極６のコーナ部６ｂで発生する。そして、この
画素電極間リークにより、感度むらが増大し画像特性が
劣化するという問題があった。（３）光導電膜７は、画素電極６が形成されたウェハ上
にＣＶＤ（化学気相成長法）等により積層される。この
とき、画素電極６の側壁と平坦化膜５との接点から線状
欠陥が上方向に成長する。この線状欠陥は光導電膜７で
膜内で発生した信号電荷が画素電極方向に走行する途中
で、信号電荷のトラップとなり、残像の原因となってい
た。

【０００７】これまでの研究によれば、画素電極６と平
坦化膜５との接点における両者のなす角度を９０°以上
の鈍角にして、光導電膜６を成長させれば上記の線状欠
陥は生じないことが判明している。しかし、一般に高融
点金属を用いている画素電極６を、所望のテーパ状に精
度良く均一に加工することは困難であった。（４）平坦化膜５として用いられる層間絶縁膜であるＢ
ＰＳＧと光導電膜７であるａ−Ｓｉ膜のｎ層との界面の
機械的接合強度は弱く、ｐｉｎ構造の光導電膜を積層し
たときに膜剥がれの原因となる。この膜剥がれが光導電
膜の積層以後の製造工程で起きると、剥がれた膜により
製造装置の汚染を引き起こし、製造上大きな問題とな
る。

【０００８】

【発明が解決しようとする課題】このように従来、光導
電膜積層型の固体撮像装置においては、画素電極上面端
部での段差が光導電膜の線状欠陥を発生させる要因とな
り、画素電極から透明電極に向かうリーク電流を増加さ
せ、再生画像が劣化するという問題があった。さらに、
画素電極のコーナ部における画素電極間のリークによ
り、感度むらが増大し画像特性が劣化するという問題が
あった。

【０００９】また、平坦化膜としてＢＰＳＧを用い、光
導電膜としてｐｉｎ構造のａ−Ｓｉを用いた場合、ＢＰ
ＳＧとａ−Ｓｉ膜のｎ層との界面の機械的接合強度が弱
いため、光導電膜を積層した以後の工程で膜剥がれを起
こす問題があった。

【００１０】本発明は、上記事情を考慮してなされたも
ので、その目的とするところは、画素電極上面端部での
段差によるリーク電流を抑制することができ、再生画像
の品質向上をはかり得る固体撮像装置を提供することに
ある。

【００１１】また、本発明の他の目的は、画素電極のコ
ーナ部における電極間リークを抑制することができ、感
度むらを低減し得る固体撮像装置を提供することにあ
る。また、本発明の他の目的は、光導電膜形成以後の製
造工程で膜剥がれをなくすことができ、信頼性向上をは
かり得る固体撮像装置を提供することにある。

【００１２】

【課題を解決するための手段】上記課題を解決するため
に本発明は、次のような構成を採用している。即ち、本
発明（請求項１）は、半導体基板上に複数個の信号電荷
蓄積部が設けられると共に、これらの信号電荷蓄積部の
間に複数列の信号走査部が設けられ、最上層に信号電荷
蓄積部と電気的に接続された画素電極が形成された固体
撮像素子チップと、この固体撮像素子チップ上に形成さ
れた光導電膜と、この光導電膜上に形成された透明電極
とを備えた光導電膜積層型の固体撮像装置において、固
体撮像素子チップの画素電極が２層以上の多層構造であ
り、上層側の画素電極端部が下層側の画素電極端部より
も内側に位置することを特徴とする。

【００１３】ここで、本発明の望ましい実施態様として
は、次のものがあげられる。 (1) 画素電極が材料の異なる２層以上の多層構造であ
り、上層電極材料のエッチング速度が下層電極材料のエ
ッチング速度より速いこと。 (2) 画素電極が２層構造であり、上層電極材料が高融点
金属薄膜からなり、下層電極材料がアルミニウムからな
ること。

【００１４】また、本発明（請求項２）は、半導体基板
上に複数個の信号電荷蓄積部が設けられると共に、これ
らの信号電荷蓄積部の間に複数列の信号走査部が設けら
れ、最上層に信号電荷蓄積部と電気的に接続された画素
電極が形成された固体撮像素子チップと、この固体撮像
素子チップ上に形成された光導電膜と、この光導電膜上
に形成された透明電極とを備えた光導電膜積層型の固体
撮像装置において、画素電極のコーナ部を鈍角又は円形
にパターニングしてなることを特徴とする。

【００１５】また、本発明（請求項３）は、半導体基板
上に複数個の信号電荷蓄積部及び複数列の信号電荷転送
部が設けられたＣＣＤ走査基板と、このＣＣＤ走査基板
の上部に形成された平坦化膜と、この平坦化膜上に形成
され信号電荷蓄積部にそれぞれ電気的に接続された画素
電極と、これらの画素電極及び平坦化膜上に形成された
光導電膜と、この光導電膜上に形成された透明電極とを
備えた光導電膜積層型の固体撮像装置において、平坦化
膜の一部をテーパ凹状に形成し、該凹部の側壁に画素電
極の端部を配置してなることを特徴とする。

【００１６】また、本発明（請求項４）は、半導体基板
上に複数個の信号電荷蓄積部及び複数列の信号電荷転送
部が設けられたＣＣＤ走査基板と、このＣＣＤ走査基板
の上部に形成された平坦化膜と、この平坦化膜上に形成
され信号電荷蓄積部にそれぞれ電気的に接続された画素
電極と、これらの画素電極及び平坦化膜上に形成された
ｐｉｎ構造のアモルファス・シリコンからなる光導電膜
と、この光導電膜上に形成された透明電極とを備えた光
導電膜積層型の固体撮像装置において、画素電極よりも
下層で平坦化膜上に、該平坦化膜に対して結晶整合性が
良好なアモルファス・シリコン・カーバイドからなる中
間緩衝膜を形成してなることを特徴とする。

【００１７】

【作用】本発明（請求項１）によれば、画素電極は２層
以上の多層構造であり、上層側の画素電極端部が下層側
の画素電極端部よりも内側に位置するので、画素電極各
層の段差は従来よりも小さくなり、光導電膜の線状欠陥
の発生を抑制して、画素電極端部からのリーク電流を抑
制することができる。しかも、画素電極の大部分は十分
な厚さがあるため、入射光が画素電極を透過して信号電
荷転送部に入るのを防止できる。また、多層構造である
画素電極の上層電極材料のエッチング速度が下層電極材
料のエッチング速度より速くなるように材料選択するこ
とにより、フォトリソグラフィ等の手段により画素電極
材料のエッチングを行う際、１回のフォトリソグラフィ
工程と１回のエッチング工程で画素電極を作成すること
が可能である。

【００１８】また、本発明（請求項２）によれば、画素
電極のコーナ部を鈍角又は円形にパーニングすることに
より、コーナ部における電界集中によるリーク電流を低
減することができる。これにより、感度むらの発生を低
減することが可能となり良好な画像を得ることができ
る。

【００１９】また、本発明（請求項３）によれば、平坦
化膜をテーパ凹状にエッチングし、その側壁部で画素電
極を異方性にエッチング加工することで、画素電極と平
坦化膜との成す角度を鈍角化し、光導電膜内に線状欠陥
が生じることを防止できる。このため、請求項１と同様
に、画素電極端部からのリーク電流を抑制することが可
能となる。

【００２０】また、本発明（請求項４）によれば、画素
電極を形成する前の工程において、ａ−Ｓｉ：Ｃ中間緩
衝膜を設けることにより、画素電極上に接合強度を得る
ためのａ−Ｓｉ：Ｃ中間緩衝膜が不要となり、画素電極
上に直接ｎ型のａ−Ｓｉを最下層とするｐｉｎ構造のａ
−Ｓｉ光導電膜を積層できる。同時に画素電極材を有し
ない周辺領域において、平坦化膜と光導電膜との間にａ
−Ｓｉ：Ｃの中間緩衝膜が形成されていることで、ＣＣ
Ｄ走査基板に対するａ−Ｓｉ光導電膜の接合強度が増
す。従って、ａ−Ｓｉ光導電膜形成以後の製造で受ける
ストレスに対し膜剥がれをなくすことができるため、そ
の生産性は大幅に改善される。

【００２１】

【実施例】まず、本発明に係わる固体撮像装置の基本構
成について説明する。図１は、光導電膜積層型固体撮像
装置の１画素構成を示す断面図である。Ｓｉ基板（半導
体基板）１１の表面部に信号電荷蓄積部となるｎ型層
（蓄積ダイオード）１２，信号電荷転送部となるｎ型層
１３，素子分離層となるｐ型層１４が形成されている。
基板１１上には信号読み出し電極を兼ねる転送電極１５
がゲート絶縁膜を介して形成されている。この転送電極
は１５は２層多結晶Ｓｉでもよいし、単層多結晶Ｓｉで
もよい。ここで、上記の１１〜１５から、ＣＣＤ走査基
板１０が構成されている。

【００２２】ＣＣＤ走査基板１０上には第１の平坦化膜
２１が形成され、この平坦化膜２１の一部にコンタクト
ホールを形成した後、平坦化膜２１上に信号電荷蓄積部
１２につながる引き出し電極２２が形成されている。引
き出し電極２２及び第１の平坦化膜２１上には第２の平
坦化膜２３が形成され、この平坦化膜２３の一部にコン
タクトホールを形成した後、平坦化膜２３上に引き出し
電極２２につながる画素電極２４が形成されている。

【００２３】ここで、ＣＣＤ走査基板１０とその上の２
１〜２４から、固体撮像素子チップ２０が構成されてい
る。そして、固体撮像素子チップ２０上には、ａ−Ｓｉ
からなる光導電膜３０が形成され、その上にＩＴＯから
なる透明電極４０が形成されている。

【００２４】次に、本発明の各実施例について説明す
る。（実施例１）まず、請求項１の発明の実施例について説
明する。図２は、本発明の第１の実施例に係わる固体撮
像装置の画素電極構造を示す断面図である。

【００２５】本実施例では、画素電極２４は３層構造に
なっている。３層構造のうち最上層２４ｃの端部は中間
層２４ｂの端部よりも内側に位置している。また、中間
層２４ｂの端部は最下層２４ａの端部より内側に位置し
ている。

【００２６】このような構造にすると、画素電極端部で
の段差は、画素電極２４が３層に分かれているため、そ
れぞれの段差が小さく、従ってそこで光導電膜３０に欠
陥を生じることはなく、リーク電流を十分に抑制するこ
とができ、また、画素電極２４の大部分の領域では３層
が重なっているため、その厚さは十分であり、そのため
スミアが増加することもない。

【００２７】図３は、本実施例における画素電極形成方
法を示す工程断面図である。まず、図３（ａ）に示すよ
うに、画素電極２４と蓄積ダイオード１２とを接続する
引き出し電極２２上で、第２の平坦化膜２３にコンタク
トホールを形成する。次いで図３（ｂ）〜（ｄ）に示す
ように、画素電極２４を構成する各材料、第１の材料２
４ａ，第２の材料２４ｂ，第３の材料２４ｃを順に堆積
する。ここで、第１の材料２４ａにはＡｌ、第２の材料
２４ｂにはＴｉ、第３の材料２４ｃにはＭｏを用いた。

【００２８】次いで、図３（ｅ）に示すように、通常の
フォトリソグラフィ工程によりフォトレジスト２５を堆
積しそれを選択的に除去する。続いて、ＣＤＥ法（Chem
icalDry Etching）等の等方性エッチングにより電極材
料２４ａ，２４ｂ，２４ｃのエッチングを同時に行う。
このとき、各電極材料のエッチング速度は、最上層２４
ｃ、中間層２４ｂ、最下層２４ａの順番で速いため、一
定時間のエッチングの後には図３（ｆ）のような形状と
なる。即ち、自己整合的に図２のような構造の画素電極
２４が形成できるのである。（実施例２）図４は、本発明の第２の実施例に係わる固
体撮像装置の画素電極構造を示す断面図である。本実施
例では、画素電極２４は２層構造になっている。２層構
造のうち上層２４ｂはＴｉであり、下層２４ａはＡｌで
あり、上層２４ｂの端部は下層２４ａの端部より内側に
位置している。

【００２９】図５は、本実施例における画素電極形成方
法を示す工程断面図である。まず、図５（ａ）に示すよ
うに、第１の電極材料２４ａであるＡｌを堆積し、続い
て図５（ｂ）に示すように、上層の電極材料２４ｂであ
るＴｉを堆積する。

【００３０】次いで、図５（ｃ）に示すように、フォト
レジスト２５を堆積し、それを通常のフォトリソグラフ
ィ工程により選択的に除去する。続いて、ＲＩＥ（Reac
tiveIon Etching）により２層２４ａ，２４ｂを同時に
エッチングする。続いて、図５（ｄ）に示すように、Ｃ
ＤＥによりエッチングを行ったのち、フォトレジスト２
５を除去する。

【００３１】このような工程で画素電極を形成すると、
次のような利点がある。即ち、ＡｌはＣＤＥによっては
殆どエッチングされないため、ＣＤＥでのエッチング時
にはＴｉのみのエッチングが進むのである。そのため、
画素電極２４の最外周部を構成するＡｌはフォトリソグ
ラフィで決まる位置でそのまま形成されるため、画素電
極間距離を広げることなく、図４に示したような２層構
造の画素電極２４が実現できるのである。

【００３２】なお、第１及び第２の実施例に用いた電極
材料はＡｌ，Ｔｉ，Ｍｏに限るものではなく、ＣＤＥ等
の等方性エッチングにおいて上層側が下層側よりもエッ
チング速度が速くなるものであればよい。（実施例３）次に、請求項２の発明の実施例について説
明する。

【００３３】本発明者らは、画素電極間のリーク電流が
画素電極のコーナ部において発生することに着目し、コ
ーナ部形状とリーク電流との関係を調べた。さらに、画
素電極間リークと感度むらの関係を調べた。その結果
を、図６に示す。

【００３４】図６（ａ）は画素電極コーナ角と画素電極
間リークの相関図、図６（ｂ）は画素電極間リークと感
度むらの相関図である。ここで、画素電極間リークは信
号量１００％に対する割合を示している。この図によれ
ば、画素電極コーナ角が小さい程、画素電極間リークは
大きくなる。また、感度むらは画素電極間リークに比例
していることから、感度むらは画素電極コーナ角が小さ
いほど大きくなるといえる。

【００３５】図７は、本発明の第３の実施例に係わるＣ
ＣＤ固体撮像装置における画素電極パターンを示す図で
あり、（ａ）は画素電極コーナ部を例えば１２０度以上
の鈍角にパターニングした例、（ｂ）は画素電極コーナ
部を円形にパターニングした例である。

【００３６】本実施例の構造により、画素電極コーナ部
を９０度とした従来よりも画素電極コーナ部での電界集
中が抑えられ、図６（ａ）に示したように画素電極間リ
ークを抑えることができる。従って、図６（ｂ）に示し
たように、感度むらも仕様値以下に低減することが可能
となる。

【００３７】なお、上記実施例においては、エッチング
レートが異なる３層の電極を一括の工程でエッチングす
るが、この３層の電極を積層とエッチングを繰り返して
形成するに際し、上層の電極をその下の電極より幅を広
く形成した例を、図１４に示す。

【００３８】その結果、電極形成工程としては、各層毎
にフォトレジスト２５でパターンを形成してエッチング
を行う工程を必要とするが、各層の材質を同一の材料に
することができるために、光電変換膜との界面の電気特
性を金属で一定に保つことができ、かつ最上層に形成さ
れる最も幅の広い電極の端部を除くと各層の段差部は滑
らかに形成されることで上記実施例と同等以上の良好な
特性を得ることができる。（実施例４）図８は、本発明の第４の実施例に係わるＣ
ＣＤ固体撮像装置における画素電極パターンを示す図で
あり、画素電極全体を円形にパターニングした例であ
る。図８（ａ）は円形の画素電極を等間隔に配置したも
のであり、図８（ｂ）は偶数チャネルと奇数チャネルと
の画素電極を半画素ずらし、等間隔に配置したものであ
る。

【００３９】この構造より、図７に示した構造に比較し
さらに画素電極間リークを低減することが可能である。
ここでは画素電極を円形にしたが、楕円形でもよい。ま
た、図８（ｂ）に示すように、偶数チャネルと奇数チャ
ネルの画素電極を半画素ずらすことにより、水平方向の
ピッチを小さくすることが可能になる。これにより、画
素間スペースは小さくなり、セル領域の微細化を実現す
ることが可能となる。（実施例５）次に、請求項３の発明の実施例について説
明する。

【００４０】図９は、本発明の第５の実施例に係わる固
体撮像装置の１画素部分の構成を示す断面図である。ｐ
型の半導体基板１１上に、信号電荷蓄積部１２及び信号
電荷転送部１３が形成され、さらに絶縁膜１７を介して
転送電極１５が形成されている。転送電極１５上には平
坦化膜２１が形成される。通常、この平坦化膜２１には
Ｂ（ボロン）やＰ（リン）を含有させたＢＰＳＧなど
を、例えば窒素雰囲気でメルトフローさせたものを用い
る。次いで、コンタクトホールを開口し、引き出し電極
２２が形成される。平坦化膜２１の一部は予めテーパ凹
状に加工されており、そのテーパ側壁で画素電極２４の
端を垂直に加工することで平坦化膜２１と画素電極２４
とのなす角を９０°以上にしている。

【００４１】次に、図１０を用いて本実施例の製造方法
について説明する。なお、説明を簡単にするために、こ
の図では半導体基板１１、平坦化膜２１及び画素電極２
４以外は省略する。

【００４２】まず、図１０（ａ）に示すように、平坦化
膜２１をメルトフローしたのち、フォトリソグフィプロ
セスにより、レジスト２７をパターンニングし、弗化ア
ンモニウム（ＮＨ₄ Ｆ）により、ＢＰＳＧ平坦化膜２１
の上部をエッチングする。このとき、一般にＢＰＳＧの
上部はＰの濃度が高いため、垂直方向よりも水平方向へ
のエッチング速度が速く、このため、図に示すように約
２０〜３０°程度の角度のすり鉢状に形成される。さら
に、この側壁は直線ではなく、若干円弧状になる。

【００４３】次いで、図１０（ｂ）に示すように、レジ
スト２７を除去した後、画素電極２４となる金属膜（例
えばＴｉ）をスパッタにより、例えば２０〜２００ｎｍ
形成する。続いて、金属膜上にレジスト２８を形成し、
すり鉢側壁に端がくるようにレジスト２８をパターニン
グする。

【００４４】次いで、図１０（ｃ）に示すように、レジ
スト２８をマスクとして、画素電極２４をＲＩＥにより
エッチングすれば、平坦化膜２１と画素電極２４の接点
は滑らかになる。この後、公知の方法により、光導電膜
３０を堆積すれば、所望の光導電膜積層型の固体撮像装
置が得られる。そしてこの場合、画素電極２４と平坦化
膜２１とのなす角度が鈍角になっているので、光導電膜
３０中に線状欠陥が成長することはない。

【００４５】なお、本実施例では平坦化膜のエッチング
にＮＨ₄ Ｆを用いたが、これに限ることなく、例えば、
ラウンドＣＤＥのような等方性エッチグを用いてもよ
い。また、図１１に示すように、画素電極２４をエッチ
ングする際に、オーバエッチングにより平坦化膜２１に
テーパを形成するようにしてもよい。この場合も、画素
電極２４と平坦化膜２１とのなす角度が大きくなるの
で、第５の実施例と同様の効果が得られる。（実施例６）次に、請求項４の発明の実施例について説
明する。

【００４６】図１２は、本発明の第６の実施例に係わる
固体撮像装置の概略構造を示す断面図である。基本的な
構成は図１と同様であるが、本実施例では、第２の平坦
化膜２３としてＢＰＳＧ膜を用い、光導電膜３０として
ｐｉｎ構造のａ−Ｓｉを用い、さらに画素電極２４より
下で第２の平坦化膜２３の上にａ−Ｓｉ：Ｃ膜を中間緩
衝膜２９として設けている。

【００４７】このように本実施例では、平坦化膜２３と
画素電極２４との間に中間緩衝膜２８を設けることによ
り、画素電極パターニング後の基板表面には、画素電極
２４と中間緩衝膜２９が露出することにある。この基板
に光導電膜３０を積層したとき、中間緩衝膜２９の存在
により、基板全面で基板と光導電膜３０との接合強度が
良好に保たれる。

【００４８】これは、次のような理由による。即ち、Ｂ
ＰＳＧ膜とａ−Ｓｉのｎ層との界面の機械的接合強度は
弱いが、ＢＰＳＧ膜とａ−Ｓｉ：Ｃとの界面の機械的接
合強度は強く、さらにａ−Ｓｉ：Ｃとａ−Ｓｉのｎ層と
の界面の機械的接合強度も強い。このため、ＢＰＳＧ平
坦化膜２３とａ−Ｓｉ光導電膜３０との機械的接合強度
を強くすることができ、光導電膜３０の膜剥がれを防止
することができる。

【００４９】また本実施例では、画素電極２４の上では
なく、画素電極２４の下にａ−Ｓｉ：Ｃ膜を形成してい
るので、次のような利点がある。画素電極とａ−Ｓｉ層
との界面にａ−Ｓｉ：Ｃ層を設けると、ａ−Ｓｉ：Ｃの
広いバンドギャップによって画素電極とａ−Ｓｉ光導電
膜の間にポテンシャル障壁が形成されるために、光導電
膜からのキャリアは画素電極に入りにくくなり、キャリ
アの読み出しに遅れが生じて残像を引き起こす。このａ
−Ｓｉ：Ｃを画素電極に形成することで、光導電膜と画
素電極との間にポテンシャル障壁が形成されるのを防止
することができる。

【００５０】

【発明の効果】以上詳述したように本発明（請求項１）
によれば、画素電極が多層構造になっており、上層側の
電極端部が下層側の電極端部よりも内側にあるため、電
極端部での段差が小さくなり、リーク電流が十分に小さ
く、かつスミア雑音のない固体撮像装置を実現すること
ができる。

【００５１】また、本発明（請求項２）によれば、画素
電極のコーナ部を鈍角又は円形にパターニングしている
ので、従来問題となっていた画素電極間のリーク電流を
減少することが可能となる。これにより、感度むらを減
少させることができ良好な画像を得ることができるよう
になった。

【００５２】また、本発明（請求項３）によれば、平坦
化膜の一部をテーパ凹状に形成し、その側壁に画素電極
の端部を配置しているので、画素電極と平坦化膜との界
面を９０°以上の鈍角にし、かつ接点を滑らかにできる
ので、光導電膜中の線状欠陥の発生を防ぐことができ、
残像のない良好な再生画面を得ることができる。

【００５３】また、本発明（請求項４）によれば、画素
電極と平坦化膜との間にａ−Ｓｉ：Ｃ中間緩衝膜を形成
しているので、平坦化膜上に良好な接合強度で光導電膜
を積層することができる。従って、膜剥がれが起こさな
い良好な光導電膜積層型の固体撮像装置が実現、製造上
有用である。

【図面の簡単な説明】

【図１】本発明に係わる積層型固体撮像装置の基本構成
を示す断面図。

【図２】第１の実施例に係わる固体撮像装置の画素電極
構造を示す断面図。

【図３】図２の固体撮像装置の製造工程を示す断面図。

【図４】第２の実施例に係わる固体撮像装置の画素電極
構造を示す断面図。

【図５】図４の固体撮像装置の製造工程を示す断面図。

【図６】画素電極コーナ角と画素電極間リーク、画素電
極間リークと感度むらの関係を示す特性図。

【図７】第３の実施例に係わる固体撮像装置における画
素電極パターンを示す図。

【図８】第４の実施例に係わる固体撮像装置における画
素電極パターンを示す図。

【図９】第５の実施例に係わる固体撮像装置の１画素部
分の構成を示す断面図。

【図１０】図９の固体撮像装置の製造工程を示す断面
図。

【図１１】第５の実施例の変形例を示す断面図。

【図１２】第６の実施例に係わる固体撮像装置の概略構
造を示す断面図。

【図１３】従来の積層型固体撮像装置の画素構造及び素
子構造を示す図。

【図１４】第３の実施例の変形例を説明するための工程
断面図。

【符号の説明】

１０…ＣＣＤ走査基板１１…Ｓｉ基板
（半導体基板）１２…ｎ型層（信号電荷蓄積部）１３…ｎ型層（信
号電荷転送部）１４…ｐ型層（素子分離層）１５…転送電極２０…固体撮像素子チップ２１…第１の平坦
化膜２２…引き出し電極２３…第２の平坦
化膜２４…画素電極２５，２７，２８
…フォトレジスト２９…中間緩衝膜３０…光導電膜４０…透明電極

───────────────────────────────────────────────────── フロントページの続き (72)発明者大場英史神奈川県川崎市幸区小向東芝町１番地株式会社東芝研究開発センター内 (72)発明者真鍋宗平神奈川県川崎市幸区小向東芝町１番地株式会社東芝研究開発センター内 (72)発明者佐々木道夫神奈川県川崎市幸区小向東芝町１番地株式会社東芝研究開発センター内 (72)発明者大澤慎治神奈川県川崎市幸区小向東芝町１番地株式会社東芝研究開発センター内 (72)発明者井上郁子神奈川県川崎市幸区小向東芝町１番地株式会社東芝研究開発センター内

Claims

【特許請求の範囲】

【請求項１】半導体基板上に複数個の信号電荷蓄積部が
設けられると共に、これらの信号電荷蓄積部の間に複数
列の信号電荷転送部が設けられ、最上層に信号電荷蓄積
部と電気的に接続された画素電極が形成された固体撮像
素子チップと、この固体撮像素子チップ上に形成された
光導電膜と、この光導電膜上に形成された透明電極とを
備えた光導電膜積層型の固体撮像装置において、前記固体撮像素子チップの画素電極が２層以上の多層構
造であり、上層側の画素電極端部が下層側の画素電極端
部よりも内側に位置することを特徴とする固体撮像装
置。
【請求項２】半導体基板上に複数個の信号電荷蓄積部が
設けられると共に、これらの信号電荷蓄積部の間に複数
列の信号電荷転送部が設けられ、最上層に信号電荷蓄積
部と電気的に接続された画素電極が形成された固体撮像
素子チップと、この固体撮像素子チップ上に形成された
光導電膜と、この光導電膜上に形成された透明電極とを
備えた光導電膜積層型の固体撮像装置において、前記画素電極のコーナ部を、鈍角又は円形にパターニン
グしてなることを特徴とする固体撮像装置。
【請求項３】半導体基板上に複数個の信号電荷蓄積部及
び複数列の信号電荷転送部が設けられたＣＣＤ走査基板
と、このＣＣＤ走査基板の上部に形成された平坦化膜
と、この平坦化膜上に形成され前記信号電荷蓄積部にそ
れぞれ電気的に接続された画素電極と、これらの画素電
極及び前記平坦化膜上に形成された光導電膜と、この光
導電膜上に形成された透明電極とを備えた光導電膜積層
型の固体撮像装置において、前記平坦化膜の一部をテーパ凹状に形成し、該凹部の側
壁に前記画素電極の端部を配置してなることを特徴とす
る固体撮像装置。
【請求項４】半導体基板上に複数個の信号電荷蓄積部及
び複数列の信号電荷転送部が設けられたＣＣＤ走査基板
と、このＣＣＤ走査基板の上部に形成された平坦化膜
と、この平坦化膜上に形成され前記信号電荷蓄積部にそ
れぞれ電気的に接続された画素電極と、これらの画素電
極及び前記平坦化膜上に形成されたｐｉｎ構造のアモル
ファス・シリコンからなる光導電膜と、この光導電膜上
に形成された透明電極とを備えた光導電膜積層型の固体
撮像装置において、前記画素電極よりも下層で前記平坦化膜上に、該平坦化
膜に対して結晶整合性が良好なアモルファス・シリコン
・カーバイドからなる中間緩衝膜を形成してなることを
特徴とする固体撮像装置。