JPH07254660A - Semiconductor device - Google Patents
Semiconductor deviceInfo
- Publication number
- JPH07254660A JPH07254660A JP6043876A JP4387694A JPH07254660A JP H07254660 A JPH07254660 A JP H07254660A JP 6043876 A JP6043876 A JP 6043876A JP 4387694 A JP4387694 A JP 4387694A JP H07254660 A JPH07254660 A JP H07254660A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- semiconductor device
- outer lead
- frame
- protective frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は半導体装置に関し、詳し
くは、パッケージに保護枠を設け、該保護枠でアウター
リードを保護することを可能にした半導体装置に関す
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device, and more particularly to a semiconductor device in which a package is provided with a protective frame and the outer lead can be protected by the protective frame.
【０００２】近年、サークワッドパッケージ型又はサー
ディップパッケージ型等の半導体装置においては、その
リードの多ピン化、精細化の傾向に伴い、製造から実装
までの過程でのリード曲りが非常に懸念されるようにな
って来ている。従って、このリード曲りの防止対策が重
要な課題となっている。In recent years, in semiconductor devices of the sir quad package type or the sir dip package type, due to the tendency of increasing the number of pins of the leads and making the leads finer, there is a great concern about lead bending in the process from manufacturing to mounting. It's starting to happen. Therefore, the measure for preventing the lead bending is an important issue.
【０００３】[0003]
【従来の技術】従来の多ピンサークワッドパッケージ
（ＱＦＰ）型半導体装置を図７に示す。これは、セラミ
ック製のパッケージ本体１の内部に半導体チップが封止
され、四辺に多数のアウターリード２が設けられてい
る。このようなサークワッドパッケージには、その封止
形態の違いによりキャビティダウン型とキャビティアッ
プ型とがある。2. Description of the Related Art FIG. 7 shows a conventional multi-pin quad quad package (QFP) type semiconductor device. In this, a semiconductor chip is sealed inside a ceramic package body 1, and a large number of outer leads 2 are provided on four sides. Such a quad package is classified into a cavity-down type and a cavity-up type depending on the difference in the sealing form.
【０００４】キャビティダウン型は図８（ａ）に示すよ
うに、キャビティ３を有するセラミック製のリードベー
ス４にリードフレームを結晶化ガラス５で接合したの
ち、リードフレームを所定の形状に折曲形成してアウタ
ーリード６となし次いで図８（ｂ）の如くキャビティ３
に半導体チップ７を搭載し、ワイヤボンディングした
後、図８（ｃ）の如くセラミック製のキャップ８を非晶
質ガラス５′で封止したものである。As shown in FIG. 8A, in the cavity down type, a lead frame is bonded to a ceramic lead base 4 having a cavity 3 with crystallized glass 5, and then the lead frame is bent into a predetermined shape. Then, the outer lead 6 is not formed, and then the cavity 3 is formed as shown in FIG.
After the semiconductor chip 7 is mounted on the substrate and wire-bonded, a ceramic cap 8 is sealed with an amorphous glass 5'as shown in FIG. 8 (c).
【０００５】またキャビティアップ型は、図９（ａ）に
示すようにセラミック製のリードベース４とウインドフ
レーム９との間にリードフレームを挟んで結晶化ガラス
５で接合した後、リードフレームを所定の形状に折曲形
成してアウターリード６を形成し、次いで図９（ｂ）の
如くリードベース４に半導体チップ７を搭載し、ワイヤ
ボンディングした後、図９（ｃ）の如くキャップ８を非
晶質ガラス５′で封止したものである。In the cavity-up type, as shown in FIG. 9 (a), a lead frame is sandwiched between a ceramic lead base 4 and a window frame 9 and bonded with crystallized glass 5, and then the lead frame is predetermined. 9B, the outer lead 6 is formed, the semiconductor chip 7 is mounted on the lead base 4 as shown in FIG. 9B, and wire bonding is performed. Then, the cap 8 is removed as shown in FIG. 9C. It is sealed with crystalline glass 5 '.
【０００６】[0006]
【発明が解決しようとする課題】上記キャビティダウン
型及びキャビティアップ型の多ピンサークワッドパッケ
ージにおいては、そのアウターリードがむき出しになっ
ているため、製造からプリント板への実装までの間の輸
送又は取扱中に外力による変形を生じ易いという問題が
ある。Since the outer leads of the cavity-down type and cavity-up type multi-pin squad package are exposed, they are transported or handled during the period from manufacturing to mounting on a printed board. There is a problem that deformation due to external force is likely to occur inside.
【０００７】本発明は、輸送中又は取扱中に発生するア
ウターリードの変形を防止可能とした多ピン型半導体装
置を実現しようとする。The present invention is intended to realize a multi-pin type semiconductor device capable of preventing the deformation of the outer lead that occurs during transportation or handling.
【０００８】[0008]
【課題を解決するための手段】本発明の半導体装置に依
れば、多ピン型半導体装置において、アウターリード１
２を保護するための保護枠１１をパッケージ本体に一体
に設け、該保護枠１１にアウターリード１２を結晶化ガ
ラス１４で接合したことを特徴とする。According to the semiconductor device of the present invention, in the multi-pin type semiconductor device, the outer lead 1
A protective frame 11 for protecting 2 is provided integrally with the package body, and the outer lead 12 is joined to the protective frame 11 with crystallized glass 14.
【０００９】また、それに加えて、前記多ピン型半導体
装置は、その封止形態がキャビティダウン型又はキャビ
ティアップ型であることを特徴とする。また、前記アウ
ターリード１２がガルウィング型であり、その先端の平
坦部１２ｂ上面又は垂直部１２ａ外面又は肩部１２ｃ上
面を前記保護枠１１に接合したことを特徴とする。In addition to the above, the multi-pin type semiconductor device is characterized in that the sealing form is a cavity down type or a cavity up type. Further, the outer lead 12 is a gull wing type, and the top surface of the flat portion 12b or the outer surface of the vertical portion 12a or the top surface of the shoulder portion 12c is joined to the protective frame 11.
【００１０】この構成を採ることにより、輸送中又は取
扱中に発生するアウターリードの変形を防止可能にした
多ピン型半導体装置が得られる。By adopting this structure, it is possible to obtain a multi-pin type semiconductor device capable of preventing the outer leads from being deformed during transportation or handling.
【００１１】[0011]
【作用】本発明では、パッケージ本体のリードベース１
０又はウインドフレーム１９と一体にアウターリード保
護用の枠１１を設け、該保護枠１１にアウターリード１
２を結晶化ガラス１４で接合しておくことにより、アウ
ターリード１２は保護枠１１によって外力から保護され
る。これにより輸送中及び取扱中に生ずるリードの変形
は防止される。In the present invention, the lead base 1 of the package body is used.
0 or a wind frame 19 and an outer lead protection frame 11 are provided integrally with the wind frame 19 and the outer lead 1 is attached to the protection frame 11.
By bonding 2 with crystallized glass 14, outer lead 12 is protected from external force by protective frame 11. This prevents lead deformation during shipping and handling.
【００１２】[0012]
【実施例】図１は本発明の第１の実施例を示す図であ
り、（ａ）は平面図、（ｂ）は（ａ）図のｂ−ｂ線にお
ける断面図である。本実施例は多ピンサークワッドパッ
ケージのキャビティダウン型半導体装置である。同図に
おいて、１０はセラミック製のリードベースであり、該
リードベース１０には、アウターリードを保護するため
の保護枠１１が該リードベース１０と一体に形成されて
いる。該保護枠１１はアウターリード１２の垂直部１２
ａの外側面に沿って下方に向い、アウターリード１２の
先端の平坦部１２ｂの上面近傍まで延びている。1A and 1B are views showing a first embodiment of the present invention, wherein FIG. 1A is a plan view and FIG. 1B is a sectional view taken along line bb in FIG. The present embodiment is a cavity-down type semiconductor device having a multi-pin quad package. In the figure, 10 is a ceramic lead base, and a protective frame 11 for protecting the outer leads is formed integrally with the lead base 10. The protective frame 11 is a vertical portion 12 of the outer lead 12.
It extends downward along the outer side surface of a and extends to the vicinity of the upper surface of the flat portion 12b at the tip of the outer lead 12.
【００１３】そして該リードベース１０には、所定の形
状に形成されたガルウィング型のアウターリード１２を
有するリードフレームが、そのインナーリード部１３及
びアウターリード１２の平坦部１２ｂの上面を結晶化ガ
ラス１４で接合されている。A lead frame having a gull-wing type outer lead 12 formed in a predetermined shape is provided on the lead base 10, and the upper surface of the inner lead part 13 and the flat part 12b of the outer lead 12 is crystallized glass 14. Are joined together.
【００１４】また、リードベース１０にはキャビティ１
５が設けられており、該キャビティ１５には半導体チッ
プ１６が搭載され、該半導体チップ１６の電極とインナ
ーリード１３間をワイヤ１７でボンディングされ、さら
に半導体チップ１６を気密封止するキャップ１８が非晶
質ガラス２０でリードベース１０に接合されている。The lead base 10 has a cavity 1
5, a semiconductor chip 16 is mounted in the cavity 15, a wire 17 is bonded between the electrode of the semiconductor chip 16 and the inner lead 13, and a cap 18 for hermetically sealing the semiconductor chip 16 is not provided. It is bonded to the lead base 10 with a crystalline glass 20.
【００１５】なお、アウターリード１２と保護枠１１と
の接合は、予めリードフレームを所定の形状に折曲形成
しておき、インナーリード１３を結晶化ガラス１４で接
合するとき同時に接合することができる。このとき、ア
ウターリード１２の平坦部１２ｂの下面はプリント板へ
の実装時にハンダ付け面となるので接合用のガラスが付
着しないようにする必要がある。また平坦部１２ｂから
リードフレームの図示なき外枠を切断する時には接合部
に応力が掛からないようにする必要がある。The outer lead 12 and the protective frame 11 can be joined at the same time when the lead frame is bent and formed into a predetermined shape and the inner lead 13 is joined with the crystallized glass 14. . At this time, since the lower surface of the flat portion 12b of the outer lead 12 serves as a soldering surface during mounting on the printed board, it is necessary to prevent glass for bonding from adhering thereto. Further, when cutting the outer frame (not shown) of the lead frame from the flat portion 12b, it is necessary to prevent stress from being applied to the joint portion.
【００１６】このように構成された本実施例は、アウタ
ーリード１２がその外周を保護枠１１により保護され、
且つその先端の平面部１２ｂが保護枠１１に接合固定さ
れているため、輸送中及び取扱中に受ける外力から保護
され、変形の発生は防止される。In this embodiment thus constructed, the outer lead 12 has its outer periphery protected by the protective frame 11,
Moreover, since the flat surface portion 12b at the tip thereof is fixedly joined to the protective frame 11, it is protected from an external force received during transportation and handling, and deformation is prevented.
【００１７】図２は本発明の第２の実施例を示す図であ
る。本実施例は基本的には第１の実施例と同様であり、
異なるところは、保護枠１１とアウターリード１２との
結晶化ガラス１４による接合部位を、保護枠１１の内側
とアウターリード１２の垂直部１２ａの外面との間とし
たことである。このように構成された本実施例はアウタ
ーリードの平坦部１２ｂを除き、第１の実施例と同様な
効果が得られる。FIG. 2 is a diagram showing a second embodiment of the present invention. This embodiment is basically the same as the first embodiment,
The difference is that the joint between the protective frame 11 and the outer lead 12 by the crystallized glass 14 is between the inner side of the protective frame 11 and the outer surface of the vertical portion 12a of the outer lead 12. In this embodiment having such a configuration, the same effect as that of the first embodiment can be obtained except for the flat portion 12b of the outer lead.
【００１８】図３は本発明の第３の実施例を示す図であ
る。本実施例は基本的には第１の実施例と同様であり、
異なるところは、アウターリード１２の保護枠１１への
接合部位を、その肩部１２ｃの上面としたことである。
従って図においては保護枠１１の垂直壁部分は除去され
ている。このように構成された本実施例はアウターリー
ド１２の肩部１２ｃのみの保護となるが、その構造は第
１、第２の実施例に比し簡単となる。FIG. 3 is a diagram showing a third embodiment of the present invention. This embodiment is basically the same as the first embodiment,
The difference is that the joint portion of the outer lead 12 to the protective frame 11 is the upper surface of the shoulder portion 12c.
Therefore, in the figure, the vertical wall portion of the protective frame 11 is removed. The present embodiment configured as described above protects only the shoulder portion 12c of the outer lead 12, but the structure thereof is simpler than those of the first and second embodiments.
【００１９】図４は本発明の第４の実施例を示す図であ
り、（ａ）は平面図、（ｂ）は（ａ）図のｂ−ｂ線にお
ける断面図である。本実施例は多ピンサークワッドパッ
ケージのキャビティアップ型の半導体装置である。同図
において１０はセラミック製のリードベースであり、該
リードベース１０にはリードフレームが結晶化ガラス１
４で接合された後、所定の形状に折曲されてアウターリ
ード１２が形成され、その上にウインドが形成されたセ
ラミック製ウインドフレーム１９が結晶化ガラス１４で
接合されている。4A and 4B are views showing a fourth embodiment of the present invention. FIG. 4A is a plan view and FIG. 4B is a sectional view taken along line bb in FIG. 4A. The present embodiment is a cavity-up type semiconductor device of a multi-pin quad package. In the figure, 10 is a lead base made of ceramic, and the lead base has a lead frame with a crystallized glass 1.
After being joined at 4, the outer lead 12 is bent into a predetermined shape, and the ceramic wind frame 19 having the window formed thereon is joined by the crystallized glass 14.
【００２０】このウインドフレーム１９には、その外周
に本発明の要点であるセラミック製の保護枠１１が該ウ
インドフレーム１９と一体に形成されている。そして該
保護枠１１は、ウインドフレーム１９からアウターリー
ド１２の垂直部１２ａの外側面に沿って下方に向い、ア
ウターリード１２の先端の平面部１２ｂの上面近傍まで
延びている。そしてアウターリード１２の先端平坦部１
２ｂの上面は保護枠１１の下面に結晶化ガラス１４で接
合されている。On the outer periphery of the wind frame 19, a protective frame 11 made of ceramic, which is an essential point of the present invention, is formed integrally with the wind frame 19. The protective frame 11 extends downward from the wind frame 19 along the outer surface of the vertical portion 12a of the outer lead 12 and near the upper surface of the flat portion 12b at the tip of the outer lead 12. And the flat end portion 1 of the outer lead 12
The upper surface of 2b is bonded to the lower surface of the protective frame 11 with crystallized glass 14.
【００２１】このウインドフレーム１９を接合したリー
ドベース１０には半導体チップ１６が搭載され、その電
極とインナーリード１３との間がワイヤ１７でボンディ
ングされ、さらに封止用のキャップ１８が非晶質ガラス
２０でウインドフレーム１９に接合されている。The semiconductor chip 16 is mounted on the lead base 10 to which the wind frame 19 is joined, the electrode and the inner lead 13 are bonded by the wire 17, and the cap 18 for sealing is made of amorphous glass. It is joined to the wind frame 19 at 20.
【００２２】このように構成された本実施例は、アウタ
ーリード１２と保護枠１１の構成が第１の実施例と全く
同様である。従ってその作用効果も第１の実施例と同様
である。In this embodiment thus constructed, the outer leads 12 and the protective frame 11 are exactly the same in construction as the first embodiment. Therefore, its function and effect are similar to those of the first embodiment.
【００２３】図５及び図６は本発明の第５及び第６の実
施例を示す図である。第５及び第６の実施例は基本的に
は第４の実施例と同様であり、異なるところは、保護枠
へのアウターリードの接合部位を変えたことである。即
ち接合部位を図５に示す第５の実施例ではアウターリー
ドの垂直部１２ａの外面とし、図６に示す第６の実施例
ではアウターリードの肩部１２ｃの上面としたことであ
る。以上の各実施例はサークワッドパッケージ型半導体
装置について説明したが、本発明はサーディップパッケ
ージ型半導体装置にも適用できることは勿論である。FIGS. 5 and 6 are views showing fifth and sixth embodiments of the present invention. The fifth and sixth embodiments are basically the same as the fourth embodiment, except that the connecting portion of the outer lead to the protective frame is changed. That is, the joining portion is the outer surface of the vertical portion 12a of the outer lead in the fifth embodiment shown in FIG. 5, and the upper surface of the shoulder portion 12c of the outer lead in the sixth embodiment shown in FIG. Although the above embodiments have been described with respect to the sir quad package type semiconductor device, it goes without saying that the present invention can also be applied to a sardip package type semiconductor device.
【００２４】このように構成された第５、第６の実施例
は、その保護枠とアウターリードとの関係が、図２、図
３に示した第２、第３の実施例と同様になる。従って、
その作用効果も第２、第３の実施例と同様となる。In the fifth and sixth embodiments thus constructed, the relationship between the protective frame and the outer leads is the same as that of the second and third embodiments shown in FIGS. 2 and 3. . Therefore,
The function and effect are similar to those of the second and third embodiments.
【００２５】[0025]
【発明の効果】本発明に依れば、パッケージ本体のリー
ドベース又はウインドフレームと一体となっている保護
枠を設け、該保護枠に結晶化ガラスを用いてアウターリ
ードを接合させたことにより、アウターリードを外力か
ら保護することができ、輸送中及び取扱中に生ずるリー
ドの変形を防止することが可能となり、実装性の向上に
寄与するところ大であるAccording to the present invention, by providing a protective frame which is integrated with the lead base or the window frame of the package body and bonding the outer lead to the protective frame by using crystallized glass, It is possible to protect the outer leads from external forces and prevent the leads from being deformed during transportation and handling, which greatly contributes to the improvement of mountability.
【図１】本発明の第１の実施例を示す図で、（ａ）は平
面図、（ｂ）は（ａ）図のｂ−ｂ線における断面図であ
る。1A and 1B are views showing a first embodiment of the present invention, in which FIG. 1A is a plan view and FIG. 1B is a sectional view taken along line bb in FIG.
【図２】本発明の第２の実施例を示す図である。FIG. 2 is a diagram showing a second embodiment of the present invention.
【図３】本発明の第３の実施例を示す図である。FIG. 3 is a diagram showing a third embodiment of the present invention.
【図４】本発明の第４の実施例を示す図であり、（ａ）
は平面図、（ｂ）は（ａ）図のｂ−ｂ線における断面図
である。FIG. 4 is a diagram showing a fourth embodiment of the present invention, (a)
Is a plan view and (b) is a cross-sectional view taken along line bb of FIG.
【図５】本発明の第５の実施例を示す図である。FIG. 5 is a diagram showing a fifth embodiment of the present invention.
【図６】本発明の第６の実施例を示す図である。FIG. 6 is a diagram showing a sixth embodiment of the present invention.
【図７】従来の多ピンサークワッドパッケージを示す図
である。FIG. 7 is a diagram showing a conventional multi-pin quad package.
【図８】従来のキャビティダウン型サークワッドパッケ
ージを示す図である。FIG. 8 is a view showing a conventional cavity down type quad package.
【図９】従来のキャビティアップ型サークワッドパッケ
ージを示す図である。FIG. 9 is a view showing a conventional cavity-up type squad package.
１０…リードベース １１…保護枠 １２…アウターリード １３…インナーリード １４…結晶化ガラス １５…キャビティ １６…半導体チップ １７…ワイヤ １８…キャップ １９…ウインドフレーム ２０…非晶質ガラス 10 ... Lead base 11 ... Protective frame 12 ... Outer lead 13 ... Inner lead 14 ... Crystallized glass 15 ... Cavity 16 ... Semiconductor chip 17 ... Wire 18 ... Cap 19 ... Wind frame 20 ... Amorphous glass
Claims (3)
１）をパッケージ本体に一体に設け、該保護枠（１１）
にアウターリード（１２）を結晶化ガラス（１４）で接
合したことを特徴とする半導体装置。1. A protective frame (1) for protecting an outer lead (12) in a multi-pin type semiconductor device.
1) is integrally provided on the package body, and the protective frame (11)
A semiconductor device in which an outer lead (12) is bonded to a glass with a crystallized glass (14).
態がキャビティダウン型又はキャビティアップ型である
ことを特徴とする請求項１の半導体装置。2. The semiconductor device according to claim 1, wherein the multi-pin type semiconductor device is a cavity down type or a cavity up type in a sealing form.
ング型であり、その先端の平坦部（１２ｂ）上面又は垂
直部（１２ａ）外面又は肩部（１２ｃ）上面を前記保護
枠（１１）に接合したことを特徴とする請求項１又は２
の半導体装置。3. The outer lead (12) is of gull wing type, and the upper surface of the flat portion (12b) or the outer surface of the vertical portion (12a) or the upper surface of the shoulder portion (12c) at its tip is joined to the protective frame (11). Claim 1 or 2 characterized by the above.
Semiconductor device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6043876A JPH07254660A (en) | 1994-03-15 | 1994-03-15 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6043876A JPH07254660A (en) | 1994-03-15 | 1994-03-15 | Semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07254660A true JPH07254660A (en) | 1995-10-03 |
Family
ID=12675911
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6043876A Withdrawn JPH07254660A (en) | 1994-03-15 | 1994-03-15 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07254660A (en) |
-
1994
- 1994-03-15 JP JP6043876A patent/JPH07254660A/en not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5424576A (en) | Semiconductor device having x-shaped die support member and method for making the same | |
| JPS6031102B2 (en) | Integrated circuit package and its manufacturing method | |
| US6078099A (en) | Lead frame structure for preventing the warping of semiconductor package body | |
| EP0090566A2 (en) | Semiconductor device package | |
| JP2009176894A (en) | Optical semiconductor device | |
| JPH06204371A (en) | Synthetic resin sealed electronic part and bending method of lead terminal thereof | |
| JPH11150213A (en) | Semiconductor device | |
| JPH07254660A (en) | Semiconductor device | |
| EP0617464B1 (en) | Semiconductor device having X-shaped die support member and method for making the same | |
| KR20040103778A (en) | Lead frame and semiconductor device using the same | |
| JPH01241828A (en) | Semiconductor package | |
| US20080157297A1 (en) | Stress-Resistant Leadframe and Method | |
| JP2897479B2 (en) | Lead frame | |
| KR100237912B1 (en) | Packaged semiconductor, semiconductor device made therewith and method for making same | |
| JP3449268B2 (en) | Semiconductor pressure sensor | |
| JPS6079749A (en) | Semiconductor device | |
| JPS5826176B2 (en) | Resin-encapsulated semiconductor device | |
| JPH05211250A (en) | Resin-sealed type semiconductor device | |
| JPH0442982A (en) | Glass sealed terminal for semiconductor laser element | |
| JPH02202042A (en) | Resin-sealed semiconductor device | |
| KR100673645B1 (en) | A chip package and manufacturing method thereof | |
| JPS6151852A (en) | Printed circuit board and manufacture thereof | |
| JPH05291460A (en) | Resin-sealed semiconductor flat package | |
| JPS6060743A (en) | Lead frame | |
| JPH05206366A (en) | Lead frame for semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20010605 |