JPH07249633A - Manufacture of semiconductor device - Google Patents

Manufacture of semiconductor device

Info

Publication number
JPH07249633A
JPH07249633A JP4254294A JP4254294A JPH07249633A JP H07249633 A JPH07249633 A JP H07249633A JP 4254294 A JP4254294 A JP 4254294A JP 4254294 A JP4254294 A JP 4254294A JP H07249633 A JPH07249633 A JP H07249633A
Authority
JP
Japan
Prior art keywords
insulating film
interlayer insulating
photoresist pattern
contact hole
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4254294A
Other languages
Japanese (ja)
Inventor
Hiroyuki Doi
博之 土井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Priority to JP4254294A priority Critical patent/JPH07249633A/en
Publication of JPH07249633A publication Critical patent/JPH07249633A/en
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Weting (AREA)

Abstract

PURPOSE:To smooth the shape of an edge part of a contact hole by introducing phosphor and as its result to smooth step coverage of a conductive film in a contact hole. CONSTITUTION:After forming an interlayer insulating film 2 on a semiconductor substrate 1 consisting of silicon, the interlayer insulating film 2 is melted by using a diffusion furnace so as to flatten its surface. Later, phosphor 6 is ion- implanted to heighten phosphor concentration near the surface of the interlayer insulation film 2. Next, a photoresist pattern 5 is formed to form a contact hole by wet etching and dry etching having this as a mask. After removing the photoresist pattern 3a conductive film 4 is formed on the interlayer insulating film 2.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は導電膜と半導体基板のコ
ンタクトのためのコンタクトホールを形成する際に、導
電膜のステップカバレジを向上させる半導体装置の製造
方法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device, which improves step coverage of a conductive film when forming a contact hole for contacting the conductive film and a semiconductor substrate.

【0002】[0002]

【従来の技術】以下従来の半導体装置の製造方法につい
て説明する。
2. Description of the Related Art A conventional method of manufacturing a semiconductor device will be described below.

【0003】図3は、従来の半導体装置の製造方法を示
す工程順断面図である。図3において、1はシリコンか
らなる半導体基板、2は半導体基板1上に形成された層
間絶縁膜、3は層間絶縁膜2上に形成されたフォトレジ
ストパターン、4は層間絶縁膜にコンタクトホールを形
成した後に形成された導電膜である。5はコンタクトホ
ールのエッジ部である。
3A to 3C are sectional views in order of the steps, showing a conventional method for manufacturing a semiconductor device. In FIG. 3, 1 is a semiconductor substrate made of silicon, 2 is an interlayer insulating film formed on the semiconductor substrate 1, 3 is a photoresist pattern formed on the interlayer insulating film 2, 4 is a contact hole in the interlayer insulating film. It is a conductive film formed after the formation. Reference numeral 5 is an edge portion of the contact hole.

【0004】まず、図3(a)に示すように、半導体基
板1上に層間絶縁膜2を形成する。この層間絶縁膜2に
は主として溶融性絶縁膜であるボロン燐ガラス(BPS
G)が用いられる。層間絶縁膜2を形成した後、拡散炉
を用いて窒素雰囲気中で層間絶縁膜を溶融し、平坦化す
る。その後、層間絶縁膜2上にフォトレジストを塗布
し、このフォトレジストをパターニングしてフォトレジ
ストパターン3を形成する(図3(b))。
First, as shown in FIG. 3A, an interlayer insulating film 2 is formed on a semiconductor substrate 1. The interlayer insulating film 2 is mainly composed of a fusible insulating film such as boron phosphorus glass (BPS).
G) is used. After forming the interlayer insulating film 2, the interlayer insulating film is melted and flattened in a nitrogen atmosphere using a diffusion furnace. Then, a photoresist is applied on the interlayer insulating film 2, and the photoresist is patterned to form a photoresist pattern 3 (FIG. 3B).

【0005】しかるのち、バッファード弗酸を用いて層
間絶縁膜2をその膜厚の半分程度までエッチングする
(図3(c))。さらに、ドライエッチによって層間絶
縁膜2に1μm平方のコンタクトホールを形成する(図
3(d))。次に、フォトレジストパターン3を除去し
た後に、スパッタ法によって導電膜4を形成する(図3
(e))。
After that, the interlayer insulating film 2 is etched to a half of its film thickness using buffered hydrofluoric acid (FIG. 3C). Furthermore, a contact hole of 1 μm square is formed in the interlayer insulating film 2 by dry etching (FIG. 3D). Next, after removing the photoresist pattern 3, the conductive film 4 is formed by the sputtering method (FIG. 3).
(E)).

【0006】[0006]

【発明が解決しようとする課題】しかしながら、上記の
ような構成では、バッファード弗酸を用いて層間絶縁膜
2をエッチングする際、層間絶縁膜2中の燐濃度が膜中
のどの部分でもほぼ同じであるため、層間絶縁膜2が等
方的にエッチングされる。このため、コンタクトホール
のエッジ部がほぼ垂直に角ばった形状になる。したがっ
て、コンタクトホールの形成後にスパッタ法により導電
膜を形成する際、コンタクトホールのエッジ部での導電
膜の成長速度が速くなり、コンタクトホール内部での成
長速度が遅くなる。その結果、コンタクトホールでの導
電膜のステップカバレジが悪くなり、コンタクトホール
内の導電膜のもっとも薄い部分の膜厚が平坦な部分の膜
厚に対して20%前後にしかならないという問題があっ
た。
However, in the above-mentioned structure, when the interlayer insulating film 2 is etched using buffered hydrofluoric acid, the phosphorus concentration in the interlayer insulating film 2 is almost constant in any part of the film. Since they are the same, the interlayer insulating film 2 is isotropically etched. For this reason, the edge portion of the contact hole has a substantially vertical angular shape. Therefore, when the conductive film is formed by the sputtering method after forming the contact hole, the growth speed of the conductive film at the edge portion of the contact hole is high, and the growth speed inside the contact hole is low. As a result, the step coverage of the conductive film in the contact hole is deteriorated, and the film thickness of the thinnest part of the conductive film in the contact hole is only about 20% of the film thickness of the flat part. .

【0007】本発明は上記従来の問題を解決するもの
で、コンタクトホールにおける導電膜のステップカバレ
ジを向上することのできる半導体装置の製造方法を提供
することを目的とする。
The present invention solves the above conventional problems, and an object of the present invention is to provide a method of manufacturing a semiconductor device capable of improving step coverage of a conductive film in a contact hole.

【0008】[0008]

【課題を解決するための手段】この目的を達成するため
に、本発明の半導体装置の製造方法は、半導体基板上に
層間絶縁膜を形成する工程と、層間絶縁膜を平坦化する
工程と、層間絶縁膜の表面付近に飛程が存在する条件で
層間絶縁膜に燐を注入する工程と、層間絶縁膜上にフォ
トレジストパターンを形成する工程と、フォトレジスト
パターンをマスクとして、バッファード弗酸を用いて層
間絶縁膜をその膜厚の半分程度までエッチングする工程
と、フォトレジストパターンをマスクとしてコンタクト
ホールを形成するドライエッチ工程と、フォトレジスト
パターンを除去した後、層間絶縁膜上に導電膜を形成す
る工程とを備えている。
To achieve this object, a method of manufacturing a semiconductor device according to the present invention comprises a step of forming an interlayer insulating film on a semiconductor substrate, a step of planarizing the interlayer insulating film, A step of injecting phosphorus into the interlayer insulating film under the condition that a range exists near the surface of the interlayer insulating film, a step of forming a photoresist pattern on the interlayer insulating film, and a buffered hydrofluoric acid using the photoresist pattern as a mask. A step of etching the interlayer insulating film up to about half of its film thickness by using, a dry etching step of forming a contact hole by using the photoresist pattern as a mask, and a conductive film on the interlayer insulating film after removing the photoresist pattern. And a step of forming.

【0009】また、半導体基板上に層間絶縁膜を形成す
る工程と、層間絶縁膜を平坦化する工程と、層間絶縁膜
をPOCl3ガス雰囲気中で層間絶縁膜を溶融する工程
と、層間絶縁膜上にフォトレジストパターンを形成する
工程と、フォトレジストパターンをマスクとしてバッフ
ァード弗酸を用いて層間絶縁膜をその膜厚の半分程度ま
でエッチングする工程と、フォトレジストパターンをマ
スクとしてコンタクトホールを形成するドライエッチ工
程と、フォトレジストパターンを除去した後、層間絶縁
膜上に導電膜を形成する工程とを備えている。
Further, a step of forming an interlayer insulating film on a semiconductor substrate, a step of planarizing the interlayer insulating film, a step of melting the interlayer insulating film in a POCl 3 gas atmosphere, and an interlayer insulating film. A step of forming a photoresist pattern on the top, a step of etching the interlayer insulating film to about half its thickness using buffered hydrofluoric acid with the photoresist pattern as a mask, and a contact hole using the photoresist pattern as a mask And a step of forming a conductive film on the interlayer insulating film after removing the photoresist pattern.

【0010】[0010]

【作用】本発明は上記の構成によって、バッファード弗
酸を用いて層間絶縁膜をエッチングする際に層間絶縁膜
の表面付近のエッチレートが増加し、コンタクトホール
のエッジ部での層間絶縁膜の形状がなだらかになる。
According to the present invention, when the interlayer insulating film is etched using buffered hydrofluoric acid, the etching rate near the surface of the interlayer insulating film is increased and the interlayer insulating film at the edge of the contact hole is formed. The shape is gentle.

【0011】したがって、スパッタ法で導電膜を形成す
る際にコンタクトホール内部での導電膜の成長速度が増
加し、その結果、コンタクトホールにおける導電膜のス
テップカバレジを向上させることができる。また、コン
タクト抵抗を低減することや、エレクトロマイグレーシ
ョン耐性を向上させることもできる。
Therefore, when the conductive film is formed by the sputtering method, the growth rate of the conductive film inside the contact hole is increased, and as a result, the step coverage of the conductive film in the contact hole can be improved. It is also possible to reduce the contact resistance and improve the electromigration resistance.

【0012】[0012]

【実施例】以下、本発明の半導体装置の製造方法の実施
例について、図面を参照しながら説明する。
Embodiments of the method of manufacturing a semiconductor device according to the present invention will be described below with reference to the drawings.

【0013】図1は本発明の一実施例の工程順断面図で
ある。図1において、1は半導体基板、2はシリコンか
らなる半導体基板1上に形成された層間絶縁膜、6は層
間絶縁膜2に注入される燐である。3は層間絶縁膜2上
に形成されたフォトレジストパターン、4は層間絶縁膜
2にコンタクトホールを形成した後に形成された導電膜
である。5はコンタクトホールのエッジ部である。
FIGS. 1A to 1C are sectional views in order of steps of one embodiment of the present invention. In FIG. 1, 1 is a semiconductor substrate, 2 is an interlayer insulating film formed on the semiconductor substrate 1 made of silicon, and 6 is phosphorus implanted in the interlayer insulating film 2. 3 is a photoresist pattern formed on the interlayer insulating film 2, and 4 is a conductive film formed after forming a contact hole in the interlayer insulating film 2. Reference numeral 5 is an edge portion of the contact hole.

【0014】まず、図1(a)に示すように、半導体基
板1上に厚さ500〜800nmの層間絶縁膜2を形成
する。本実施例では、層間絶縁膜2に溶融性絶縁膜であ
るボロン燐ガラス(BPSG)を用いた。他の溶融性絶
縁膜である燐ガラス(PSG)等を用いてもよいが、膜
の安定性および溶融性からはBPSGが好ましい。この
層間絶縁膜2の形成後、拡散炉を用いて900℃の窒素
雰囲気中で層間絶縁膜2を溶融し、平坦化する。その
後、層間絶縁膜2上にイオン注入装置を用いて、加速エ
ネルギー20keV、ドーズ量1×1015cm-2の条件
で燐6を注入する。この条件では燐の飛程は25nm程
度であるので、層間絶縁膜2の表面付近に燐6が分布す
る。しかるのちに、図1(b)に示すように、フォトレ
ジストを塗布し、このフォトレジストをパターニングし
てフォトレジストパターン3を形成する。このフォトレ
ジストパターン3をマスクとして、図1(c)に示すよ
うに、バッファード弗酸を用いて層間絶縁膜2をその膜
厚の約半分(250〜400nm)だけエッチングす
る。さらに、図1(d)に示すように、ドライエッチに
よって層間絶縁膜2に1μm平方のコンタクトホールを
形成する。
First, as shown in FIG. 1A, an interlayer insulating film 2 having a thickness of 500 to 800 nm is formed on a semiconductor substrate 1. In this embodiment, the interlayer insulating film 2 is made of boron phosphorus glass (BPSG) which is a fusible insulating film. Phosphor glass (PSG), which is another fusible insulating film, may be used, but BPSG is preferable from the viewpoint of film stability and meltability. After forming the interlayer insulating film 2, the interlayer insulating film 2 is melted and flattened in a nitrogen atmosphere at 900 ° C. using a diffusion furnace. After that, phosphorus 6 is implanted on the interlayer insulating film 2 by using an ion implantation device under the conditions of an acceleration energy of 20 keV and a dose amount of 1 × 10 15 cm −2 . Under this condition, the range of phosphorus is about 25 nm, so phosphorus 6 is distributed near the surface of the interlayer insulating film 2. After that, as shown in FIG. 1B, a photoresist is applied and the photoresist is patterned to form a photoresist pattern 3. Using the photoresist pattern 3 as a mask, as shown in FIG. 1C, the interlayer insulating film 2 is etched by about half (250 to 400 nm) its thickness using buffered hydrofluoric acid. Further, as shown in FIG. 1D, a 1 μm square contact hole is formed in the interlayer insulating film 2 by dry etching.

【0015】次に、上記フォトレジストパターン3を除
去した後に、図1(e)に示すように、スパッタ法によ
ってアルミニウム(Al)/シリコン(Si),Al/
Si/銅(Cu),タングステン(W)またはCuなど
で配線用の導電膜4を形成する。
Next, after the photoresist pattern 3 is removed, as shown in FIG. 1 (e), aluminum (Al) / silicon (Si), Al / is formed by a sputtering method.
The conductive film 4 for wiring is formed of Si / copper (Cu), tungsten (W), Cu, or the like.

【0016】なお、本実施例で用いた燐のドーズ量は、
層間絶縁膜2の種類によって決められたものであり、層
間絶縁膜2の種類によってドーズ量は変化する。
The dose of phosphorus used in this embodiment is
It is determined by the type of the interlayer insulating film 2, and the dose amount changes depending on the type of the interlayer insulating film 2.

【0017】本実施例において、層間絶縁膜2をバッフ
ァード弗酸を用いてウェットエッチした場合、層間絶縁
膜2中の燐濃度が高いほどエッチングレートが増加す
る。したがって、層間絶縁膜2形成後に燐6を加速エネ
ルギー20keVで注入することによって、層間絶縁膜
2の表面付近のエッチレートを増加させることができ
る。注入された燐6の濃度は表面付近にピークをもつ連
続的な分布になるため、バッファード弗酸を用いたウェ
ットエッチにより形成されたコンタクトホールのエッジ
部5の形状はなだらかになる。その結果、スパッタ法を
用いて導電膜を形成する際、コンタクトホール内部での
導電膜の成長速度が増加し、コンタクトホールにおける
導電膜4のステップカバレジを向上させることができ
る。
In the present embodiment, when the interlayer insulating film 2 is wet-etched using buffered hydrofluoric acid, the etching rate increases as the phosphorus concentration in the interlayer insulating film 2 increases. Therefore, by implanting phosphorus 6 at an acceleration energy of 20 keV after forming the interlayer insulating film 2, the etch rate near the surface of the interlayer insulating film 2 can be increased. Since the concentration of the injected phosphorus 6 has a continuous distribution with a peak near the surface, the shape of the edge portion 5 of the contact hole formed by wet etching using buffered hydrofluoric acid becomes gentle. As a result, when the conductive film is formed by the sputtering method, the growth rate of the conductive film inside the contact hole is increased, and the step coverage of the conductive film 4 in the contact hole can be improved.

【0018】以上のように、本実施例によれば、コンタ
クトホールにおける導電膜4のステップカバレジを向上
させることができる。また、半導体基板1と導電膜4の
間のコンタクト抵抗の低減、エレクトロマイグレーショ
ン耐性の向上といった効果もある。
As described above, according to this embodiment, the step coverage of the conductive film 4 in the contact hole can be improved. In addition, the contact resistance between the semiconductor substrate 1 and the conductive film 4 can be reduced and the electromigration resistance can be improved.

【0019】次に本発明の半導体装置の製造方法の他の
実施例について説明する。図2は本実施例の工程順断面
図である。図2において、1は半導体基板、2は半導体
基板1上に形成された層間絶縁膜、7は層間絶縁膜2に
燐を拡散するために用いるPOCl3ガスである。3は
層間絶縁膜2上に形成されたフォトレジストパターン、
4は層間絶縁膜2にコンタクトホールを形成した後に形
成された導電膜である。5はコンタクトホールのエッジ
部である。
Next, another embodiment of the method for manufacturing a semiconductor device of the present invention will be described. 2A to 2D are cross-sectional views in order of the processes of this embodiment. In FIG. 2, 1 is a semiconductor substrate, 2 is an interlayer insulating film formed on the semiconductor substrate 1, and 7 is a POCl 3 gas used for diffusing phosphorus into the interlayer insulating film 2. 3 is a photoresist pattern formed on the interlayer insulating film 2,
Reference numeral 4 is a conductive film formed after forming a contact hole in the interlayer insulating film 2. Reference numeral 5 is an edge portion of the contact hole.

【0020】本実施例が先述の実施例と異なる部分は、
層間絶縁膜2の表面付近の燐濃度を高めるための方法で
ある。
This embodiment is different from the above-mentioned embodiment in that
This is a method for increasing the phosphorus concentration near the surface of the interlayer insulating film 2.

【0021】まず、図2(a)に示すように、半導体基
板1上に厚さ500〜800nmの層間絶縁膜2を形成
する。本実施例では層間絶縁膜2に溶融性絶縁膜である
ボロン燐ガラス(BPSG)を用いた。この層間絶縁膜
2の形成後、拡散炉を用いて900℃の温度で窒素雰囲
気中で層間絶縁膜2を溶融し、平坦化する。それに引続
き、900℃の温度を維持したままで、窒素ガスに加え
てPOCl3ガス7を炉内に導入し、層間絶縁膜2に燐
を拡散する。層間絶縁膜2の表面付近だけに燐を拡散す
るため、POCl3ガス7を導入する時間は5分が適当
である。しかるのちに、図2(b)に示すように、フォ
トレジストを塗布し、このフォトレジストをパターニン
グしフォトレジストパターン3を形成する。このフォト
レジストパターン3をマスクとして、この後に、図2
(c)に示すように、バッファード弗酸を用いて層間絶
縁膜2をその膜厚の約半分(250〜400nm)だけ
エッチングする。さらに、ドライエッチによって、図2
(d)に示すように、層間絶縁膜2に1μm平方のコン
タクトホールを形成する。
First, as shown in FIG. 2A, an interlayer insulating film 2 having a thickness of 500 to 800 nm is formed on a semiconductor substrate 1. In this embodiment, the interlayer insulating film 2 is made of boron phosphorous glass (BPSG) which is a fusible insulating film. After forming the interlayer insulating film 2, the interlayer insulating film 2 is melted and flattened in a nitrogen atmosphere at a temperature of 900 ° C. using a diffusion furnace. Then, while maintaining the temperature of 900 ° C., POCl 3 gas 7 is introduced into the furnace in addition to nitrogen gas, and phosphorus is diffused in the interlayer insulating film 2. Since phosphorus is diffused only in the vicinity of the surface of the interlayer insulating film 2, it is appropriate to introduce the POCl 3 gas 7 for 5 minutes. After that, as shown in FIG. 2B, a photoresist is applied, and the photoresist is patterned to form a photoresist pattern 3. Using this photoresist pattern 3 as a mask,
As shown in (c), the interlayer insulating film 2 is etched with buffered hydrofluoric acid by about half the film thickness (250 to 400 nm). Furthermore, by dry etching, FIG.
As shown in (d), a 1 μm square contact hole is formed in the interlayer insulating film 2.

【0022】次に、上記フォトレジストパターン3を除
去した後に、図2(e)に示すように、スパッタ法によ
ってAl/Si,Al/Si/Cu,WまたはCuなど
で配線用の導電膜4を形成する。
Next, after the photoresist pattern 3 is removed, as shown in FIG. 2E, the conductive film 4 for wiring is made of Al / Si, Al / Si / Cu, W or Cu by the sputtering method. To form.

【0023】なお、本実施例で用いた燐の拡散時間は、
層間絶縁膜2の種類によって決められたものであり、層
間絶縁膜2の種類によって拡散時間は変化する。
The diffusion time of phosphorus used in this embodiment is
It is determined by the type of the interlayer insulating film 2, and the diffusion time changes depending on the type of the interlayer insulating film 2.

【0024】層間絶縁膜2をバッファード弗酸を用いて
ウェットエッチした場合、層間絶縁膜2中の燐濃度が高
いほどエッチングレートが増加する。したがって、層間
絶縁膜2形成後に層間絶縁膜2の表面付近に燐拡散する
ことにより、層間絶縁膜2の表面付近のエッチレートを
増加させることができる。拡散された燐の濃度は表面に
ピークをもつ連続的な分布になるため、バッファード弗
酸を用いたウェットエッチにより形成されたコンタクト
ホールのエッジ部5の形状はなだらかになる。その結
果、スパッタ法を用いて導電膜4を形成する際、コンタ
クトホール内部での導電膜4の成長速度が増加し、コン
タクトホールにおける導電膜4のステップカバレジを向
上させることができる。
When the interlayer insulating film 2 is wet-etched using buffered hydrofluoric acid, the etching rate increases as the phosphorus concentration in the interlayer insulating film 2 increases. Therefore, by performing phosphorus diffusion near the surface of the interlayer insulating film 2 after forming the interlayer insulating film 2, the etch rate near the surface of the interlayer insulating film 2 can be increased. Since the diffused phosphorus concentration has a continuous distribution with a peak on the surface, the shape of the edge portion 5 of the contact hole formed by wet etching using buffered hydrofluoric acid becomes gentle. As a result, when the conductive film 4 is formed by the sputtering method, the growth rate of the conductive film 4 inside the contact hole is increased, and the step coverage of the conductive film 4 in the contact hole can be improved.

【0025】[0025]

【発明の効果】本発明は、層間絶縁膜の表面付近の燐濃
度を高くすることにより、コンタクトホールのエッジ部
での層間絶縁膜の形状をなだらかにし、コンタクトホー
ルにおける導電膜のステップカバレジを向上させること
ができる。
According to the present invention, by increasing the phosphorus concentration near the surface of the interlayer insulating film, the shape of the interlayer insulating film at the edge portion of the contact hole is made smooth, and the step coverage of the conductive film in the contact hole is improved. Can be made.

【図面の簡単な説明】[Brief description of drawings]

【図1】(a)〜(e)は本発明の半導体装置の製造方
法の一実施例の工程順断面図
1A to 1E are cross-sectional views in order of the steps of an embodiment of a method for manufacturing a semiconductor device of the present invention.

【図2】(a)〜(e)は本発明の半導体装置の製造方
法の他の実施例の工程順断面図
2A to 2E are cross-sectional views in order of the steps of another embodiment of the method for manufacturing a semiconductor device of the present invention.

【図3】(a)〜(e)は従来の半導体装置の製造方法
の工程順断面図
3A to 3E are cross-sectional views in order of steps of a conventional method for manufacturing a semiconductor device.

【符号の説明】[Explanation of symbols]

1 半導体基板 2 層間絶縁膜 3 フォトレジスト 4 導電膜 5 エッジ部 6 燐 7 POCl3 1 semiconductor substrate 2 interlayer insulating film 3 photoresist 4 conductive film 5 edge part 6 phosphorus 7 POCl 3

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 21/306 H01L 21/306 S F ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 6 Identification code Internal reference number FI Technical indication H01L 21/306 H01L 21/306 SF

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 半導体基板上に層間絶縁膜を形成する工
程と、前記層間絶縁膜を平坦化する工程と、前記層間絶
縁膜の表面付近に飛程が存在する条件で前記層間絶縁膜
に燐を注入する工程と、前記層間絶縁膜上にフォトレジ
ストパターンを形成する工程と、前記フォトレジストパ
ターンをマスクとして、バッファード弗酸を用いて前記
層間絶縁膜をその膜厚の半分程度までエッチングする工
程と、前記フォトレジストパターンをマスクとしてコン
タクトホールを形成するドライエッチ工程と、前記フォ
トレジストパターンを除去した後、前記層間絶縁膜上に
導電膜を形成する工程とを備えた半導体装置の製造方
法。
1. A step of forming an interlayer insulating film on a semiconductor substrate, a step of planarizing the interlayer insulating film, and a step of forming phosphorus on the interlayer insulating film under the condition that a range exists near the surface of the interlayer insulating film. And a step of forming a photoresist pattern on the interlayer insulating film, and using the photoresist pattern as a mask, the interlayer insulating film is etched to about half its thickness using buffered hydrofluoric acid. A method of manufacturing a semiconductor device comprising: a step of forming a contact hole using the photoresist pattern as a mask; and a step of forming a conductive film on the interlayer insulating film after removing the photoresist pattern. .
【請求項2】 半導体基板上に層間絶縁膜を形成する工
程と、前記層間絶縁膜を平坦化する工程と、前記層間絶
縁膜をPOCl3ガス雰囲気中で前記層間絶縁膜を溶融
する工程と、前記層間絶縁膜上にフォトレジストパター
ンを形成する工程と、前記フォトレジストパターンをマ
スクとしてバッファード弗酸を用いて前記層間絶縁膜を
その膜厚の半分程度までエッチングする工程と、前記フ
ォトレジストパターンをマスクとしてコンタクトホール
を形成するドライエッチ工程と、前記フォトレジストパ
ターンを除去した後、前記層間絶縁膜上に導電膜を形成
する工程とを備えた半導体装置の製造方法。
2. A step of forming an interlayer insulating film on a semiconductor substrate, a step of planarizing the interlayer insulating film, and a step of melting the interlayer insulating film in a POCl 3 gas atmosphere. Forming a photoresist pattern on the interlayer insulating film; etching the interlayer insulating film to about half its thickness using buffered hydrofluoric acid using the photoresist pattern as a mask; and the photoresist pattern A method of manufacturing a semiconductor device, comprising: a dry etching step of forming a contact hole using the mask as a mask; and a step of forming a conductive film on the interlayer insulating film after removing the photoresist pattern.
JP4254294A 1994-03-14 1994-03-14 Manufacture of semiconductor device Pending JPH07249633A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4254294A JPH07249633A (en) 1994-03-14 1994-03-14 Manufacture of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4254294A JPH07249633A (en) 1994-03-14 1994-03-14 Manufacture of semiconductor device

Publications (1)

Publication Number Publication Date
JPH07249633A true JPH07249633A (en) 1995-09-26

Family

ID=12638957

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4254294A Pending JPH07249633A (en) 1994-03-14 1994-03-14 Manufacture of semiconductor device

Country Status (1)

Country Link
JP (1) JPH07249633A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100596900B1 (en) * 1999-06-10 2006-07-04 주식회사 하이닉스반도체 Method for forming via contact of semiconductor device
JP2019220598A (en) * 2018-06-21 2019-12-26 三菱電機株式会社 Method of forming aluminum film

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100596900B1 (en) * 1999-06-10 2006-07-04 주식회사 하이닉스반도체 Method for forming via contact of semiconductor device
JP2019220598A (en) * 2018-06-21 2019-12-26 三菱電機株式会社 Method of forming aluminum film
US11313031B2 (en) 2018-06-21 2022-04-26 Mitsubishi Electric Corporation Method for forming aluminum film

Similar Documents

Publication Publication Date Title
US6294476B1 (en) Plasma surface treatment method for forming patterned TEOS based silicon oxide layer with reliable via and interconnection formed therethrough
JPH0722145B2 (en) Method for manufacturing semiconductor device
US5552342A (en) Method for producing a contact hole in a semiconductor device using reflow and etch
JP2519837B2 (en) Semiconductor integrated circuit and manufacturing method thereof
JP2892421B2 (en) Method for manufacturing semiconductor device
JPH07249633A (en) Manufacture of semiconductor device
KR19980081850A (en) Integrated Circuits and Manufacturing Methods
JPH07254607A (en) Integrated circuit and its manufacture
JPH0243336B2 (en)
JPH05175206A (en) Semiconductor device and its manufacture
KR100192170B1 (en) Method for forming a contact of semiconductor device
JPS645463B2 (en)
JPH0621243A (en) Manufacture of semiconductor device
JPH06283483A (en) Etching method
JPH0478013B2 (en)
JP2608889B2 (en) Method for manufacturing semiconductor device
JP2003151986A (en) Method for manufacturing semiconductor device
JPH0620989A (en) Contact hole formation
RU2244985C1 (en) Method for manufacturing complementary vertical bipolar transistors as parts of integrated circuits
US5985710A (en) Twin well forming method for semiconductor device
JPH0645328A (en) Semiconductor device and manufacture thereof
JP2644201B2 (en) Method for manufacturing semiconductor device
JP2894099B2 (en) Method for manufacturing compound semiconductor device
JPS58197853A (en) Manufacture of semiconductor device
JPH0314225A (en) Formation of wiring contact