JPH0724468B2 - デイジタル式速度制御装置 - Google Patents
デイジタル式速度制御装置Info
- Publication number
- JPH0724468B2 JPH0724468B2 JP60224561A JP22456185A JPH0724468B2 JP H0724468 B2 JPH0724468 B2 JP H0724468B2 JP 60224561 A JP60224561 A JP 60224561A JP 22456185 A JP22456185 A JP 22456185A JP H0724468 B2 JPH0724468 B2 JP H0724468B2
- Authority
- JP
- Japan
- Prior art keywords
- state
- speed
- output
- signal
- switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Control Of Velocity Or Acceleration (AREA)
- Control Of Electric Motors In General (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は被制御体の回転速度を制御するディジタル式速
度制御装置に関するものである。
度制御装置に関するものである。
従来の技術 ディジタル式速度制御装置として先に特願昭59−215403
号明細書に示されるものを提案している。
号明細書に示されるものを提案している。
第４図はこのディジタル式速度制御装置のブロック図を
示すものであり、１は被制御体（モータまたはモータに
より駆動される回転体であり、以下モータと記す）、２
はモータ１の回転数を検出する周波数発電機（以下FGと
記す）、３はクロックパルスCK1を用いてFG2の出力であ
るFG信号ＳFGをディジタル的に周波数弁別（速度比較）
し速度誤差情報（以下速度エラーと記す）D1を検出する
ディジタル式速度比較手段、４は速度エラーD1を入力と
し、これにディジタル的な処理を施こすディジタルフィ
ルタ、５はディジタルフィルタ４の出力D2に基づいてモ
ータ１を駆動する駆動手段、６は速度比較手段３の速度
比較状態を検出する状態検出手段であり、検出出力S1に
よりディジタルフィルタ４を制御する。
示すものであり、１は被制御体（モータまたはモータに
より駆動される回転体であり、以下モータと記す）、２
はモータ１の回転数を検出する周波数発電機（以下FGと
記す）、３はクロックパルスCK1を用いてFG2の出力であ
るFG信号ＳFGをディジタル的に周波数弁別（速度比較）
し速度誤差情報（以下速度エラーと記す）D1を検出する
ディジタル式速度比較手段、４は速度エラーD1を入力と
し、これにディジタル的な処理を施こすディジタルフィ
ルタ、５はディジタルフィルタ４の出力D2に基づいてモ
ータ１を駆動する駆動手段、６は速度比較手段３の速度
比較状態を検出する状態検出手段であり、検出出力S1に
よりディジタルフィルタ４を制御する。
第５図，第６図は速度比較手段３の動作説明に供する波
形図である。
形図である。
通常、速度比較手段３では第５図に示すような台形波Ｓ
TZをディジタル的に作成している。即ち、速度比較手段
３はＭビットの２進カウンタで形成し、その下位Ｎビッ
トから出力を得る構成とする。クロックパルスCK1を用
いてFG信号ＳFGから作成したプリセットパルスＳPR（第
６図参照）で２進カウンタに計数初期値NPをプリセット
する。２進カウンタの出力をデコードして計数値NH,NL
を表わす信号ＳNH,SNLを作成し、台形波ＳTZの“H"レベ
ル期間イと“L"レベル期間ハ及び下位Ｎビットの出力を
得る傾斜期間ロとを作成する。NCは傾斜期間ロの中心値
を表わす計数値２Ｎ−１であり、NPからNCまでの期間が
速度比較手段３の基準時間Ｔｉであり、これが速度基準
である。このようにして作成した台形波ＳTZからFG信号
ＳFGに比例したディジタル速度エラーD1を得ることがで
きる。
TZをディジタル的に作成している。即ち、速度比較手段
３はＭビットの２進カウンタで形成し、その下位Ｎビッ
トから出力を得る構成とする。クロックパルスCK1を用
いてFG信号ＳFGから作成したプリセットパルスＳPR（第
６図参照）で２進カウンタに計数初期値NPをプリセット
する。２進カウンタの出力をデコードして計数値NH,NL
を表わす信号ＳNH,SNLを作成し、台形波ＳTZの“H"レベ
ル期間イと“L"レベル期間ハ及び下位Ｎビットの出力を
得る傾斜期間ロとを作成する。NCは傾斜期間ロの中心値
を表わす計数値２Ｎ−１であり、NPからNCまでの期間が
速度比較手段３の基準時間Ｔｉであり、これが速度基準
である。このようにして作成した台形波ＳTZからFG信号
ＳFGに比例したディジタル速度エラーD1を得ることがで
きる。
次に、第６図により速度制御の動作を説明する。
速度比較手段３ではクロックパルスCK1を用いてFG信号
ＳFGからタイミング的に先行したラッチパルスＳLAと後
行したプリセットパルスＳPRとを作成し、プリセットパ
ルスＳPRを基にして台形波ＳTZを作成する。そして、プ
リセットする直前の台形波ＳTZをラッチパルスＳLAでラ
ッチ（サンプルホールド）することによりディジタル速
度エラーD1を得ている。ここに、期間A,B,CはFG信号Ｓ
FGの周期が基準周期Ｔｉに対して大きい場合，等しい場
合，小さい場合の３状態を示し、ＴFG＞Ｔｉの場合は得
られる速度エラーD1は“L"レベルであり加速指令を発
し、ＴFG＝Ｔｉの場合は中心値２Ｎ−１で定速指令を発
し、ＴFG＜Ｔｉの場合は“H"レベルで減速指令を発す
る。これにより、モータ１は期間ＡまたはＣの加速また
は減速期間を経て期間Ｂの定速回転制御に移行する。し
かし、実際にはディジタルフィルタ４が介在しており、
このフィルタの過渡応答のために起動や速度切換え等で
の速度引込みが即行なわれず、引込みに多大の時間を要
する。状態検出手段６はこの問題点を解消するためのも
のであり、速度比較手段３の動作状態イ，ロ，ハを検出
し、検出出力S1によりディジタルフィルタ４を制御して
いる。即ち、動作状態がイ，ハのときはフィルタ４の直
接出力をカットし、代わりに速度エラーD1と等価な出力
をフィルタ出力D2とし、かつフィルタ４を中心値２
Ｎ−１にセットしておく。そして、動作状態ロへ移行し
た時点からこのセット動作を解除し、フィルタとして機
能させるように構成している。このような構成にすれ
ば、起動や速度切換え等の過渡期間イ，ハでは加速，減
速をスムーズに行なうことができ、傾斜期間ロに移行し
た後はフィルタ４を定常状態に近い状態から動作させる
ことができ、速度引込みに要する時間を短縮することが
できる。
ＳFGからタイミング的に先行したラッチパルスＳLAと後
行したプリセットパルスＳPRとを作成し、プリセットパ
ルスＳPRを基にして台形波ＳTZを作成する。そして、プ
リセットする直前の台形波ＳTZをラッチパルスＳLAでラ
ッチ（サンプルホールド）することによりディジタル速
度エラーD1を得ている。ここに、期間A,B,CはFG信号Ｓ
FGの周期が基準周期Ｔｉに対して大きい場合，等しい場
合，小さい場合の３状態を示し、ＴFG＞Ｔｉの場合は得
られる速度エラーD1は“L"レベルであり加速指令を発
し、ＴFG＝Ｔｉの場合は中心値２Ｎ−１で定速指令を発
し、ＴFG＜Ｔｉの場合は“H"レベルで減速指令を発す
る。これにより、モータ１は期間ＡまたはＣの加速また
は減速期間を経て期間Ｂの定速回転制御に移行する。し
かし、実際にはディジタルフィルタ４が介在しており、
このフィルタの過渡応答のために起動や速度切換え等で
の速度引込みが即行なわれず、引込みに多大の時間を要
する。状態検出手段６はこの問題点を解消するためのも
のであり、速度比較手段３の動作状態イ，ロ，ハを検出
し、検出出力S1によりディジタルフィルタ４を制御して
いる。即ち、動作状態がイ，ハのときはフィルタ４の直
接出力をカットし、代わりに速度エラーD1と等価な出力
をフィルタ出力D2とし、かつフィルタ４を中心値２
Ｎ−１にセットしておく。そして、動作状態ロへ移行し
た時点からこのセット動作を解除し、フィルタとして機
能させるように構成している。このような構成にすれ
ば、起動や速度切換え等の過渡期間イ，ハでは加速，減
速をスムーズに行なうことができ、傾斜期間ロに移行し
た後はフィルタ４を定常状態に近い状態から動作させる
ことができ、速度引込みに要する時間を短縮することが
できる。
発明が解決しようとする問題点 しかしながら上記のような構成では、定常動作における
ディジタルフィルタ４の出力D2が中心値２Ｎ−１からず
れるに従って、傾斜期間ロに入ってからの過渡応答に要
する時間が長くなり、速度引込み時間が長くなる問題点
があった。特に、モータ１の速度をモード指令に応じて
多段切換えする場合において顕著である。
ディジタルフィルタ４の出力D2が中心値２Ｎ−１からず
れるに従って、傾斜期間ロに入ってからの過渡応答に要
する時間が長くなり、速度引込み時間が長くなる問題点
があった。特に、モータ１の速度をモード指令に応じて
多段切換えする場合において顕著である。
本発明はかかる点に鑑み、モータの速度を多段切換えす
る場合などでディジタルフィルタ４の定常動作出力D2が
それぞれ異なる値であっても、速度引込み時間を短縮で
きるディジタル式速度制御装置を提供することを目的と
する。
る場合などでディジタルフィルタ４の定常動作出力D2が
それぞれ異なる値であっても、速度引込み時間を短縮で
きるディジタル式速度制御装置を提供することを目的と
する。
問題点を解決するための手段 本発明のディジタル式速度制御装置は、異なる複数の速
度を表わすモードを指令するモード指令信号に応じて被
制御体の速度を表す信号の周波数を分周する分周手段
と、前記分周手段の出力を入力として前記被制御体の速
度誤差情報をディジタル的に検出する速度比較手段と、
前記速度比較手段の出力をディジタル的に処理するディ
ジタルフィルタと、前記速度比較手段の速度比較状態を
検出して、前記被制御体の速度に応じた速度誤差情報が
得られる期間を示す第１の状態か、前記被制御体の速度
に係わらず一定の速度誤差情報が得られる期間を示す第
２の状態かを表わす状態検出信号を出力する状態検出手
段と、前記被制御体の起動／停止の切り換え指令する起
動／停止切換信号と前記状態検出信号とにより、前記起
動のときは前記第１の状態または前記第２の状態を表す
信号を、前記停止のときは前記第２の状態を表す信号を
状態切換信号として出力する状態切換手段と、前記モー
ド指令信号に応じてアドレスを選択するメモリ手段とを
備え、前記状態切換信号が前記第１の状態を表す信号の
ときは前記メモリ手段を書込み状態とし前記ディジタル
フィルタの出力を書込むと共に前記ディジタルフィルタ
を通常の処理動作の状態にして処理結果を出力し、前記
状態切換信号が前記第２の状態を表す信号のときは前記
メモリ手段を読出し状態とし、その読出し出力を前記デ
ィジタルフィルタにプリセットすると共に前記速度比較
手段の出力（または、それと等価な出力）を出力して前
記被制御体を制御することを特徴とする。
度を表わすモードを指令するモード指令信号に応じて被
制御体の速度を表す信号の周波数を分周する分周手段
と、前記分周手段の出力を入力として前記被制御体の速
度誤差情報をディジタル的に検出する速度比較手段と、
前記速度比較手段の出力をディジタル的に処理するディ
ジタルフィルタと、前記速度比較手段の速度比較状態を
検出して、前記被制御体の速度に応じた速度誤差情報が
得られる期間を示す第１の状態か、前記被制御体の速度
に係わらず一定の速度誤差情報が得られる期間を示す第
２の状態かを表わす状態検出信号を出力する状態検出手
段と、前記被制御体の起動／停止の切り換え指令する起
動／停止切換信号と前記状態検出信号とにより、前記起
動のときは前記第１の状態または前記第２の状態を表す
信号を、前記停止のときは前記第２の状態を表す信号を
状態切換信号として出力する状態切換手段と、前記モー
ド指令信号に応じてアドレスを選択するメモリ手段とを
備え、前記状態切換信号が前記第１の状態を表す信号の
ときは前記メモリ手段を書込み状態とし前記ディジタル
フィルタの出力を書込むと共に前記ディジタルフィルタ
を通常の処理動作の状態にして処理結果を出力し、前記
状態切換信号が前記第２の状態を表す信号のときは前記
メモリ手段を読出し状態とし、その読出し出力を前記デ
ィジタルフィルタにプリセットすると共に前記速度比較
手段の出力（または、それと等価な出力）を出力して前
記被制御体を制御することを特徴とする。
作用 本発明は前記した構成により、各モード毎のディジタル
フィルタの定常動作出力をメモリ手段に記憶しておき、
状態切換手段によりメモリ手段の出力をディジタルフィ
ルタにプリセットするか否かの切換えを行なうことによ
り、モータを第１の速度から第２の速度に切換える場合
において、スムーズな加速，減速及び速度引込みができ
るようにしたものである。従って、単にフィルタを中心
値２Ｎ−１に設定して速度引込みを行なうものと異な
り、どのモードにあっても速度引込み時間の短縮が可能
である。
フィルタの定常動作出力をメモリ手段に記憶しておき、
状態切換手段によりメモリ手段の出力をディジタルフィ
ルタにプリセットするか否かの切換えを行なうことによ
り、モータを第１の速度から第２の速度に切換える場合
において、スムーズな加速，減速及び速度引込みができ
るようにしたものである。従って、単にフィルタを中心
値２Ｎ−１に設定して速度引込みを行なうものと異な
り、どのモードにあっても速度引込み時間の短縮が可能
である。
実 施 例 第１図は本発明の実施例におけるディジタル式速度制御
装置のブロック図である。第１図において１〜６は第４
図に示す装置の構成要素と同一であり、分周手段7,状態
切換手段8,メモリ手段９を備えた点が異なる。分周手段
７はモータ１を第1,第2,第3,……の速度に切換えるため
の手段であり、モード指令信号S2に応じて分周比を切換
えてFG信号ＳFGを分周することにより達成できる。即
ち、Ｎ倍の速度にする場合は分周比をＮとし、FG信号Ｓ
FGを1/Nに分周する。このとき、速度比較手段３の基準
時間Ｔｉは一定とするので、FG信号ＳFGはＮ倍となり、
モータ１の速度もＮ倍となる。なお、基準時間Ｔｉをモ
ード指令信号S2に応じて切換えることで、同様の速度切
換えができると言うまでもない。状態切換手段８は状態
検出手段６の状態検出信号S1とモータ１の起動／停止切
換信号S3を入力し、状態切換信号S4を出力する。メモリ
手段９は書込み状態でディジタルフィルタ４の出力D2を
記憶し、読出し状態で記憶内容を出力D3する。
装置のブロック図である。第１図において１〜６は第４
図に示す装置の構成要素と同一であり、分周手段7,状態
切換手段8,メモリ手段９を備えた点が異なる。分周手段
７はモータ１を第1,第2,第3,……の速度に切換えるため
の手段であり、モード指令信号S2に応じて分周比を切換
えてFG信号ＳFGを分周することにより達成できる。即
ち、Ｎ倍の速度にする場合は分周比をＮとし、FG信号Ｓ
FGを1/Nに分周する。このとき、速度比較手段３の基準
時間Ｔｉは一定とするので、FG信号ＳFGはＮ倍となり、
モータ１の速度もＮ倍となる。なお、基準時間Ｔｉをモ
ード指令信号S2に応じて切換えることで、同様の速度切
換えができると言うまでもない。状態切換手段８は状態
検出手段６の状態検出信号S1とモータ１の起動／停止切
換信号S3を入力し、状態切換信号S4を出力する。メモリ
手段９は書込み状態でディジタルフィルタ４の出力D2を
記憶し、読出し状態で記憶内容を出力D3する。
第２図は第１図の動作説明に供するための波形図であ
る。信号S1〜S4は第１図と対応しており、モード指令信
号S2は時刻t1でモードA0からモードA1に切換えられ、時
刻t3ではモードA2に、時刻t5,t7,t9ではそれぞれモード
A3,A4,A0に切換えられる。ここで、モードA0はモータ１
の停止モードを示し、起動／停止切換信号S3はL,モード
A1,A2,A3,A4は第1,第2,第3,第４の速度を表わすモード
であり、信号S3はＨとなる。しかるに、状態検出信号S1
は、時刻t2でＬからH,t3でＨからL,t4でＬからH,t5でＨ
からL,t6でＬからH,t7でＨからL,t8でＬからH,t10でＨ
からＬに変化する。即ち、期間t1〜t2はモータ１の起動
時間であり、期間t3〜t4,t5〜t6,t7〜t8は速度切換えの
過渡期間である。また、期間t9〜t10はモータ１への停
止指令が発せられてから、速度比較手段３が傾斜期間ロ
を脱するまでの時間である。さらに、状態切換信号S
4は、起動／停止切換信号S3がＨからＬに変化するタイ
ミング（時刻t9）でＨからＬに変化する以外は、状態検
出信号S1と同じ変化をする信号である。状態切換信号S4
がＬの第１の状態のときはメモリ手段９を読出し状態，
ディジタルフィルタ４をプリセット状態にして、メモリ
出力D3をディジタルフィルタ４にプリセットすると共に
フィルタ出力D2を速度エラーD1と等価な出力に切換えて
駆動手段５に供給する。一方、状態切換信号S4がＨの第
２の状態のときはメモリ手段９を書込み状態，ディジタ
ルフィルタ４を通常の動作状態としてフィルタ出力D2を
駆動手段５に供給し、メモリ手段９にディジタルフィル
タ４の出力D2を記憶させてメモリ内容のリフレッシュを
行なう。
る。信号S1〜S4は第１図と対応しており、モード指令信
号S2は時刻t1でモードA0からモードA1に切換えられ、時
刻t3ではモードA2に、時刻t5,t7,t9ではそれぞれモード
A3,A4,A0に切換えられる。ここで、モードA0はモータ１
の停止モードを示し、起動／停止切換信号S3はL,モード
A1,A2,A3,A4は第1,第2,第3,第４の速度を表わすモード
であり、信号S3はＨとなる。しかるに、状態検出信号S1
は、時刻t2でＬからH,t3でＨからL,t4でＬからH,t5でＨ
からL,t6でＬからH,t7でＨからL,t8でＬからH,t10でＨ
からＬに変化する。即ち、期間t1〜t2はモータ１の起動
時間であり、期間t3〜t4,t5〜t6,t7〜t8は速度切換えの
過渡期間である。また、期間t9〜t10はモータ１への停
止指令が発せられてから、速度比較手段３が傾斜期間ロ
を脱するまでの時間である。さらに、状態切換信号S
4は、起動／停止切換信号S3がＨからＬに変化するタイ
ミング（時刻t9）でＨからＬに変化する以外は、状態検
出信号S1と同じ変化をする信号である。状態切換信号S4
がＬの第１の状態のときはメモリ手段９を読出し状態，
ディジタルフィルタ４をプリセット状態にして、メモリ
出力D3をディジタルフィルタ４にプリセットすると共に
フィルタ出力D2を速度エラーD1と等価な出力に切換えて
駆動手段５に供給する。一方、状態切換信号S4がＨの第
２の状態のときはメモリ手段９を書込み状態，ディジタ
ルフィルタ４を通常の動作状態としてフィルタ出力D2を
駆動手段５に供給し、メモリ手段９にディジタルフィル
タ４の出力D2を記憶させてメモリ内容のリフレッシュを
行なう。
分周手段７及びメモリ手段９はモード指令信号S2に応じ
て分周比，アドレスが設定されるから、期間t1〜t2で
は、メモリ手段９のアドレスA1の読出し出力D3をディジ
タルフィルタ４にプリセットし、フィルタ出力をD2＝D1
（すなわち、ディジタルフィルタ４の出力D2を速度比較
手段３の出力D1またはD1と等価な出力とする。）として
起動を行ない、時刻t2でディジタルフィルタ４を通常の
動作に戻して書込み状態とする。
て分周比，アドレスが設定されるから、期間t1〜t2で
は、メモリ手段９のアドレスA1の読出し出力D3をディジ
タルフィルタ４にプリセットし、フィルタ出力をD2＝D1
（すなわち、ディジタルフィルタ４の出力D2を速度比較
手段３の出力D1またはD1と等価な出力とする。）として
起動を行ない、時刻t2でディジタルフィルタ４を通常の
動作に戻して書込み状態とする。
次に、時刻t3でA1からA2のモードに切換えられると切換
信号S4はＨからＬになり、アドレスA1には時刻t3の直前
のディジタルフィルタ４の出力D2が記憶されて残る。
信号S4はＨからＬになり、アドレスA1には時刻t3の直前
のディジタルフィルタ４の出力D2が記憶されて残る。
そして期間t3〜t4では、メモリ手段９のアドレスA2の読
出し出力D3をディジタルフィルタ４にプリセットし、フ
ィルタ出力をD2＝D1として速度切換えの加速または減速
を行ない、時刻t4でディジタルフィルタ４を通常の動作
に戻して書込み状態とする。
出し出力D3をディジタルフィルタ４にプリセットし、フ
ィルタ出力をD2＝D1として速度切換えの加速または減速
を行ない、時刻t4でディジタルフィルタ４を通常の動作
に戻して書込み状態とする。
以降時刻t5でA2からA3のモードに切換えられると切換信
号S4はＨからＬになり、アドレスA2には時刻t5の直前の
ディジタルフィルタ４の出力D2が記憶されて残る。
号S4はＨからＬになり、アドレスA2には時刻t5の直前の
ディジタルフィルタ４の出力D2が記憶されて残る。
以下同様にしてA3からA4,A4からA0へのモード切換がな
される。
される。
このようにすれば、各モードにおける起動または加速，
減速の過渡状態から定常状態への速度引込みを即行なう
ことができ、引込み時間の短縮が計れる。
減速の過渡状態から定常状態への速度引込みを即行なう
ことができ、引込み時間の短縮が計れる。
なお、メモリ手段９は一度記憶した内容をリフレッシュ
せずに用いる構成としても構わない。
せずに用いる構成としても構わない。
第３図は本発明の構成要素であるディジタルフィルタ４
の具体回路例を示すブロック図である。同図において、
10は入力ディジタル信号（速度エラー）D1と所定値２
Ｎ−１との差の絶対値に比例した周波数の出力をクロッ
クパルスCK2を分周して作成する分周手段、11は分周手
段10の出力S5をクロック入力（CK）とし、入力ディジタ
ル信号D1の最上位ビットの信号S6をアップダウン切換入
力（U/D）とし、状態切換信号S4をプリセットパルス入
力（PR）とするアップダウン（UD）カウンタ、12は状態
切換信号S4（または状態検出信号S1）によりUDカウンタ
11の出力D4からD1と等価な出力かの一方を選択的に切換
えて出力する出力切換手段、13は入力ディジタル信号D1
に係数を乗じる乗算手段、14は出力切換手段の出力D5と
乗算手段の出力D6を加算する加算手段から成り、加算手
段14からフィルタ出力D2を得ている。また、９は第１図
のメモリ手段であり、モード指令信号S2をアドレス入力
（An）とし、状態切換信号S4を読出し／書込み切換信号
（R/W）とする。
の具体回路例を示すブロック図である。同図において、
10は入力ディジタル信号（速度エラー）D1と所定値２
Ｎ−１との差の絶対値に比例した周波数の出力をクロッ
クパルスCK2を分周して作成する分周手段、11は分周手
段10の出力S5をクロック入力（CK）とし、入力ディジタ
ル信号D1の最上位ビットの信号S6をアップダウン切換入
力（U/D）とし、状態切換信号S4をプリセットパルス入
力（PR）とするアップダウン（UD）カウンタ、12は状態
切換信号S4（または状態検出信号S1）によりUDカウンタ
11の出力D4からD1と等価な出力かの一方を選択的に切換
えて出力する出力切換手段、13は入力ディジタル信号D1
に係数を乗じる乗算手段、14は出力切換手段の出力D5と
乗算手段の出力D6を加算する加算手段から成り、加算手
段14からフィルタ出力D2を得ている。また、９は第１図
のメモリ手段であり、モード指令信号S2をアドレス入力
（An）とし、状態切換信号S4を読出し／書込み切換信号
（R/W）とする。
係る構成のディジタルフィルタは分周手段10,UDカウン
タ11,乗算手段13,加算手段14を基本構成要素とする比例
積分回路であり、速度制御装置に好適なフィルタ特性を
有している。そして、状態切換信号S4によるUDカウンタ
11,出力比換手段12及びメモリ手段９の状態切換えは以
下の如く行なう。第２図に示すように切換信号S4がＬの
第１の状態のときは、メモリ手段９を読出し状態,UDカ
ウンタ11をプリセット状態とし、メモリ出力D3をUDカウ
ンタ11にプリセットする。また、出力切換手段12はカウ
ンタ出力D4をカットし、代わりに入力ディジタル信号D1
またはD1と等価な信号を出力D5として加算手段14に供給
する。次に、切換信号S4からＨの第２の状態のときは、
メモリ手段９を書込み状態,UDカウンタ11をプリセット
解除の状態、出力切換手段12はカウンタ出力D4を出力し
て加算手段14に供給する状態とし、通常のディジタルフ
ィルタとして機能するように切換える。ここで、メモリ
手段９はモード指令信号S2によりアドレス設定され、各
モードの定常動作時のカウンタ出力D4を記憶させること
ができるので、第１図で説明したフィルタ出力D2を記憶
させる動作を等価的に行なうことができる。
タ11,乗算手段13,加算手段14を基本構成要素とする比例
積分回路であり、速度制御装置に好適なフィルタ特性を
有している。そして、状態切換信号S4によるUDカウンタ
11,出力比換手段12及びメモリ手段９の状態切換えは以
下の如く行なう。第２図に示すように切換信号S4がＬの
第１の状態のときは、メモリ手段９を読出し状態,UDカ
ウンタ11をプリセット状態とし、メモリ出力D3をUDカウ
ンタ11にプリセットする。また、出力切換手段12はカウ
ンタ出力D4をカットし、代わりに入力ディジタル信号D1
またはD1と等価な信号を出力D5として加算手段14に供給
する。次に、切換信号S4からＨの第２の状態のときは、
メモリ手段９を書込み状態,UDカウンタ11をプリセット
解除の状態、出力切換手段12はカウンタ出力D4を出力し
て加算手段14に供給する状態とし、通常のディジタルフ
ィルタとして機能するように切換える。ここで、メモリ
手段９はモード指令信号S2によりアドレス設定され、各
モードの定常動作時のカウンタ出力D4を記憶させること
ができるので、第１図で説明したフィルタ出力D2を記憶
させる動作を等価的に行なうことができる。
なお、ディジタルフィルタ４は第３図の具体回路例に限
定されるものでないこともちろんである。
定されるものでないこともちろんである。
さらに、上記説明では速度制御装置への適用例を示した
が、モータ１の回転位相を制御する位相制御装置への適
用も同様にできることは言うまでもない。
が、モータ１の回転位相を制御する位相制御装置への適
用も同様にできることは言うまでもない。
発明の効果 以上説明したように本発明によれば、速度制御系の構成
要素であるディジタルフィルタの定常動作出力を各モー
ド毎にメモリ手段に記憶させておき、この記憶したメモ
リ出力を再度ディジタルフィルタに戻すことにより、モ
ータの起動または速度切換え等に於ける速度引込みを極
めて短時間に行なうことができ、その実用的効果は大き
い。
要素であるディジタルフィルタの定常動作出力を各モー
ド毎にメモリ手段に記憶させておき、この記憶したメモ
リ出力を再度ディジタルフィルタに戻すことにより、モ
ータの起動または速度切換え等に於ける速度引込みを極
めて短時間に行なうことができ、その実用的効果は大き
い。
第１図は本発明における実施例のディジタル速度制御装
置のブロック図、第２図は同実施例の動作波形図、第３
図は本発明の構成要素であるディジタルフィルタの具体
回路例を示すブロック図、第４図は先に提案したディジ
タル式速度制御装置のブロック図、第５図，第６図は同
装置の動作波形図である。 ３……速度比較手段、４……ディジタルフィルタ、６…
…状態検出手段、７……分周手段、８……状態切換手
段、９……メモリ手段。
置のブロック図、第２図は同実施例の動作波形図、第３
図は本発明の構成要素であるディジタルフィルタの具体
回路例を示すブロック図、第４図は先に提案したディジ
タル式速度制御装置のブロック図、第５図，第６図は同
装置の動作波形図である。 ３……速度比較手段、４……ディジタルフィルタ、６…
…状態検出手段、７……分周手段、８……状態切換手
段、９……メモリ手段。
Claims (2)
- 【請求項１】異なる複数の速度を表わすモードを指令す
るモード指令信号に応じて被制御体の速度を表す信号の
周波数を分周する分周手段と、 前記分周手段の出力を入力として前記被制御体の速度誤
差情報をディジタル的に検出する速度比較手段と、 前記速度比較手段の出力をディジタル的に処理するディ
ジタルフィルタと、 前記速度比較手段の速度比較状態を検出して、前記被制
御体の速度に応じた速度誤差情報が得られる期間を示す
第１の状態か、前記被制御体の速度に係わらず一定の速
度誤差情報が得られる期間を示す第２の状態かを表わす
状態検出信号を出力する状態検出手段と、 前記被制御体の起動／停止の切り換え指令する起動／停
止切換信号と前記状態検出信号とにより、前記起動のと
きは前記第１の状態または前記第２の状態を表す信号
を、前記停止のときは前記第２の状態を表す信号を状態
切換信号として出力する状態切換手段と、 前記モード指令信号に応じてアドレスを選択するメモリ
手段とを備え、 前記状態切換信号が前記第１の状態を表す信号のときは
前記メモリ手段を書込み状態とし前記ディジタルフィル
タの出力を書込むと共に前記ディジタルフィルタを通常
の処理動作の状態にして処理結果を出力し、前記状態切
換信号が前記第２の状態を表す信号のときは前記メモリ
手段を読出し状態とし、その読出し出力を前記ディジタ
ルフィルタにプリセットすると共に前記速度比較手段の
出力（または、それと等価な出力）を出力して前記被制
御体を制御することを特徴とするディジタル式速度制御
装置。 - 【請求項２】メモリ手段は、少なくとも１回書込んだア
ドレスの内容をリフレッシュしないことを特徴とする特
許請求の範囲第１項記載のディジタル式速度制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60224561A JPH0724468B2 (ja) | 1985-10-08 | 1985-10-08 | デイジタル式速度制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60224561A JPH0724468B2 (ja) | 1985-10-08 | 1985-10-08 | デイジタル式速度制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6284312A JPS6284312A (ja) | 1987-04-17 |
| JPH0724468B2 true JPH0724468B2 (ja) | 1995-03-15 |
Family
ID=16815704
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60224561A Expired - Lifetime JPH0724468B2 (ja) | 1985-10-08 | 1985-10-08 | デイジタル式速度制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0724468B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5228328B2 (ja) * | 1972-04-24 | 1977-07-26 |
-
1985
- 1985-10-08 JP JP60224561A patent/JPH0724468B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6284312A (ja) | 1987-04-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4672283A (en) | Control circuit for stepping motor | |
| US5040234A (en) | Apparatus for and method of generating a timing signal | |
| JPH11191991A (ja) | 直流モータ駆動における相切り換え同期回路 | |
| US4910448A (en) | PWM circuit | |
| JPH0724468B2 (ja) | デイジタル式速度制御装置 | |
| JP3282218B2 (ja) | 記録再生装置 | |
| US4914371A (en) | Apparatus for controlling AC servo motor | |
| JPH0630575A (ja) | モータの制御装置 | |
| US4982146A (en) | Stepping motor driving device | |
| KR920008698A (ko) | 캡스턴 서보장치 | |
| US4670694A (en) | Capstan motor control circuit | |
| JP2722750B2 (ja) | ブラシレスモータの駆動装置 | |
| US5311107A (en) | Method and apparatus for stopping DC motor by brake power corresponding to rotation frequency of motor and disk storage unit having such apparatus | |
| US5046123A (en) | Error signal detection circuit in a servo control device | |
| JPH0720382B2 (ja) | デイジタル式速度制御装置 | |
| JPS6321199Y2 (ja) | ||
| JPH028559B2 (ja) | ||
| JPS6137870B2 (ja) | ||
| JP2822831B2 (ja) | ステッピングモ−タ制御装置 | |
| US5777814A (en) | Apparatus for preventing picture fluctuation and correcting pulse in video cassette recorder | |
| JPS61276154A (ja) | リ−ル駆動装置 | |
| JPS58159680A (ja) | 回転体の制御装置 | |
| KR960009888B1 (ko) | 예약녹화시 테이프 잔량에 따른 레코우더 스피드 변환회로 및 방법 | |
| JPH0646874B2 (ja) | デイジタル式速度制御装置 | |
| JPH0510739B2 (ja) |