JPH07240412A - Manufacture of semiconductor device - Google Patents

Manufacture of semiconductor device

Info

Publication number
JPH07240412A
JPH07240412A JP6029666A JP2966694A JPH07240412A JP H07240412 A JPH07240412 A JP H07240412A JP 6029666 A JP6029666 A JP 6029666A JP 2966694 A JP2966694 A JP 2966694A JP H07240412 A JPH07240412 A JP H07240412A
Authority
JP
Japan
Prior art keywords
substrate
layer
heating
wiring
wiring layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6029666A
Other languages
Japanese (ja)
Inventor
Yasunari Abe
泰成 安部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP6029666A priority Critical patent/JPH07240412A/en
Priority to GB9426148A priority patent/GB2285337B/en
Priority to GB9513748A priority patent/GB2290907B/en
Priority to KR1019940038065A priority patent/KR0168890B1/en
Priority to FR9415773A priority patent/FR2714527A1/en
Priority to FR9506356A priority patent/FR2720854B1/en
Priority to FR9506357A priority patent/FR2720855B1/en
Publication of JPH07240412A publication Critical patent/JPH07240412A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To obtain an aluminum wiring layer which does not easily generate electromigration even if the layer becomes thinner by depositing first an aluminum layer on an object substrate surface without positive heating of the substrate and then by depositing later the aluminum layer while the substrate is heated. CONSTITUTION:As a substrate 3 to form a film, a substrate which a Ti/TiN layer is formed on the surface is used and an aluminum layer is deposited by the sputtering on the Ti/TiN layer without heat treatment to the substrate. Subsequently, the substrate 3 is heated by flowing Ar gas heated up to 300 to 400 deg.C into a cavity of a substrate holder 4 and the aluminum layer is deposited. As explained above, an aluminum layer having a large grain size and high orientation (111) can be deposited by heating the substrate during deposition of aluminum layer and generation of electromigration can be suppressed even when the film becomes thinner. Moreover, deposition without heating of substrate and deposition with heating of substrate are continued within the same vacuum vessel to maintain a higher throughput.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、半導体装置の製造方法
に関し、特に、パターン幅がサブミクロンオーダのAl
配線を使用する集積回路の製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, and more particularly to an Al having a pattern width of submicron order.
The present invention relates to a method of manufacturing an integrated circuit using wiring.

【0002】[0002]

【従来の技術】Al原子のエレクトロマイグレーション
はアルミ配線の断線の原因となる。エレクトロマイグレ
ーションの発生を防止するためには、Alのグレインサ
イズを大きくすることが有効であることが知られてい
る。Alのグレインサイズを大きくするために、スパッ
タリング等によるAl層堆積時の基板温度は通常200
〜350℃程度とされていた。
2. Description of the Related Art Electromigration of Al atoms causes disconnection of aluminum wiring. It is known that increasing the grain size of Al is effective for preventing the occurrence of electromigration. In order to increase the grain size of Al, the substrate temperature during deposition of the Al layer by sputtering is usually 200.
It was set at about 350 ° C.

【0003】[0003]

【発明が解決しようとする課題】集積回路の集積化、配
線層の多層化が進むにつれて、1層目のAl配線層の膜
厚は薄くなってきている。Al配線層の膜厚が薄くなる
とAl配線を流れる電流密度が増加する。このため、電
子に押し流されて原子が移動するエレクトロマイグレー
ションが発生しやすくなる。
With the progress of integration of integrated circuits and multilayer wiring layers, the film thickness of the first Al wiring layer has become thinner. As the film thickness of the Al wiring layer becomes thinner, the current density flowing through the Al wiring increases. Therefore, electromigration in which atoms move due to being swept away by electrons is likely to occur.

【0004】エレクトロマイグレーションが発生する
と、配線の抵抗の増加、さらには断線が生じる。しか
し、従来のAl配線層の堆積方法では、配線層の膜厚が
薄くなったときにエレクトロマイグレーションを抑制す
る効果が十分ではない。
When electromigration occurs, the resistance of the wiring increases, and further disconnection occurs. However, the conventional Al wiring layer deposition method is not sufficiently effective in suppressing electromigration when the wiring layer becomes thin.

【0005】本発明の目的は、膜厚が薄くなってもエレ
クトロマイグレーションが発生しにくいAl配線層の作
製方法を提供することである。
An object of the present invention is to provide a method for producing an Al wiring layer in which electromigration is less likely to occur even when the film thickness is reduced.

【0006】[0006]

【課題を解決するための手段】本発明の半導体装置の製
造方法は、配線を形成すべき対象基板を真空容器内の基
板保持手段に載置する工程と、最初は、積極的に基板を
加熱しないで前記対象基板表面にAl層を堆積し、途中
から基板を加熱してAl層を堆積するAl堆積工程とを
含む。
A method of manufacturing a semiconductor device according to the present invention comprises a step of placing a target substrate on which wiring is to be formed on a substrate holding means in a vacuum container, and first, the substrate is positively heated. However, an Al deposition step of depositing an Al layer on the surface of the target substrate and heating the substrate halfway to deposit the Al layer is also included.

【0007】[0007]

【作用】Al層を堆積する際に、最初は基板を加熱しな
いため、(111)配向性の高いAl層を形成すること
ができる。(111)配向性の強いAl層はエレクトロ
マイグレーションに対する耐性が高い。しかし、基板加
熱をしないで堆積したAl層のグレインサイズは小さ
い。グレインサイズが小さいとエレクトロマイグレーシ
ョンが発生しやすいことも知られている。
When the Al layer is deposited, the substrate is not heated at first, so that the Al layer having a high (111) orientation can be formed. The Al layer having a strong (111) orientation has high resistance to electromigration. However, the grain size of the Al layer deposited without heating the substrate is small. It is also known that electromigration easily occurs when the grain size is small.

【0008】Al層堆積途中から基板を加熱することに
より、下地の(111)配向性を引き継ぎ、かつグレイ
ンサイズを大きくすることができる。通常、基板を加熱
してAl層を堆積すると(111)配向性が弱くなる
が、(111)配向性の高い下地Al層上に堆積するこ
とにより、基板を加熱しても高い(111)配向性を得
ることができる。
By heating the substrate during the deposition of the Al layer, the (111) orientation of the underlayer can be inherited and the grain size can be increased. Usually, when the substrate is heated to deposit the Al layer, the (111) orientation becomes weak, but by depositing on the underlying Al layer having a high (111) orientation, the (111) orientation is high even if the substrate is heated. You can get sex.

【0009】このように、Al層堆積途中から加熱する
ことにより、グレインサイズが大きく、かつ(111)
配向性の高いAl層を堆積することができる。このた
め、膜厚を薄くしてもエレクトロマイグレーションの発
生を十分抑制することができる。
As described above, by heating the Al layer during deposition, the grain size is large and (111)
A highly oriented Al layer can be deposited. Therefore, the occurrence of electromigration can be sufficiently suppressed even if the film thickness is reduced.

【0010】また、基板を加熱しない堆積と、基板を加
熱する堆積とを同一真空容器内で引き続いて行うことに
より、工程増を伴わず、高いスループットを維持するこ
とができる。
Further, by carrying out the deposition without heating the substrate and the deposition with heating the substrate successively in the same vacuum container, it is possible to maintain a high throughput without increasing the number of steps.

【0011】[0011]

【実施例】エレクトロマイグレーションは、一般にグレ
インサイズが大きいほど起こりにくいことが知られてい
る。これは、エレクトロマイグレーションが主にグレイ
ンバウンダリで起こるためと考えられる。また、Alの
場合には結晶の(111)面の配向が強いほどエレクト
ロマイグレーションが起こりにくいことが知られてい
る。1981年ベル研究所の論文によると、グレインの
平均粒径をs、粒径の分散をσ2 、(111)面及び
(200)面のX線回折強度をそれぞれI(111)、I
(200) とすると、Al配線層の平均寿命MTF(mean t
ime failure )は、 (s/σ2 )log(I(111) /I(200) 3 に比例すると報告されている。
EXAMPLES It is generally known that electromigration is less likely to occur as the grain size is larger. It is considered that this is because electromigration mainly occurs at the grain boundary. Further, in the case of Al, it is known that the stronger the orientation of the (111) plane of the crystal, the less likely electromigration occurs. According to a paper by Bell Laboratories in 1981, the average grain size of grains is s, the grain size dispersion is σ 2 , and the X-ray diffraction intensities of the (111) plane and the (200) plane are I (111) and I, respectively.
(200) , the average life of the Al wiring layer MTF (mean t
ime failure) is reported to be proportional to (s / σ 2 ) log (I (111) / I (200) ) 3 .

【0012】従って、Al配線層の平均寿命を延ばすた
めには、グレインサイズを大きくし、(111)面の配
向を強くすればよいことがわかる。図1は、本発明の実
施例で使用したスパッタ装置の概略図を示す。真空容器
1内の側面に基板ホルダ4が取り付けられている。成膜
時には、基板ホルダ4の基板保持面に成膜すべき基板3
を固定する。基板ホルダ4の内部には、空洞が設けられ
ており、空洞内にArガスを流すことができる。例え
ば、加熱したArガスを流すことにより、基板ホルダ4
に保持した基板3を加熱することができる。
Therefore, it is understood that the grain size may be increased and the orientation of the (111) plane may be increased in order to extend the average life of the Al wiring layer. FIG. 1 shows a schematic view of a sputtering apparatus used in the examples of the present invention. A substrate holder 4 is attached to the side surface inside the vacuum container 1. During film formation, the substrate 3 to be formed on the substrate holding surface of the substrate holder 4
To fix. A cavity is provided inside the substrate holder 4, and Ar gas can flow in the cavity. For example, by flowing heated Ar gas, the substrate holder 4
The substrate 3 held at can be heated.

【0013】基板ホルダ4に対向して、ターゲットホル
ダ5が設けられている。成膜時には、ターゲットホルダ
5のターゲット保持面にターゲット2を固定する。Al
配線層をスパッタにより堆積する場合には、ターゲット
2としてAl円板を使用する。成膜時には、スパッタガ
ス導入配管6からAr等のスパッタガスを導入しつつ、
排気用配管7から真空容器1内を排気し、内部を所定圧
力に維持する。DC電圧印加によって真空容器1内で放
電を生じさせる。ターゲットホルダには負電圧が印加さ
れており、イオン化したAr+ イオンがターゲットに衝
突してAlをスパッタする。
A target holder 5 is provided so as to face the substrate holder 4. At the time of film formation, the target 2 is fixed to the target holding surface of the target holder 5. Al
When the wiring layer is deposited by sputtering, an Al disc is used as the target 2. At the time of film formation, while introducing a sputtering gas such as Ar from the sputtering gas introduction pipe 6,
The inside of the vacuum container 1 is evacuated from the exhaust pipe 7 to maintain the inside at a predetermined pressure. A discharge is generated in the vacuum container 1 by applying a DC voltage. A negative voltage is applied to the target holder, and ionized Ar + ions collide with the target and sputter Al.

【0014】次に、本発明の実施例によるAl配線層の
作製方法について説明する。成膜用の基板3として、表
面にTi/TiN層(バリアメタル層)を形成した基板
を用いた。TiN層上Al層は、通常(111)配向し
にくい。まず、Ti/TiN層上に基板加熱をしないで
スパッタにより厚さ200nmのAl層を堆積する。続
いて基板ホルダ4内の空洞に350℃に加熱したArガ
スを流して基板3を加熱し、厚さ300nmのAl層を
堆積する。
Next, a method of manufacturing the Al wiring layer according to the embodiment of the present invention will be described. As the substrate 3 for film formation, a substrate having a Ti / TiN layer (barrier metal layer) formed on its surface was used. The Al layer on the TiN layer is usually difficult to have (111) orientation. First, an Al layer having a thickness of 200 nm is deposited on the Ti / TiN layer by sputtering without heating the substrate. Subsequently, Ar gas heated to 350 ° C. is caused to flow into the cavity in the substrate holder 4 to heat the substrate 3 to deposit an Al layer having a thickness of 300 nm.

【0015】図2は、Al配線に電流を流したときの抵
抗の時間変化を示す。図2(A)は、基板温度350℃
で従来のスパッタにより作製した厚さ350nmのAl
配線の場合、図2(B)は、上記実施例により作製した
Al配線の場合を示す。横軸は、測定開始からの経過時
間を単位時間で表し、縦軸は抵抗を単位Ωで表す。な
お、測定対象のAl配線の幅は2μm、長さは800μ
m、流す電流密度は2×106 A/cm2 である。
FIG. 2 shows the change over time in resistance when a current is passed through the Al wiring. FIG. 2A shows a substrate temperature of 350 ° C.
Al with a thickness of 350 nm prepared by conventional sputtering with
In the case of wiring, FIG. 2B shows the case of Al wiring manufactured by the above-mentioned embodiment. The horizontal axis represents the elapsed time from the start of measurement in unit time, and the vertical axis represents the resistance in unit Ω. The width of the Al wiring to be measured is 2 μm and the length is 800 μm.
m, and the current density is 2 × 10 6 A / cm 2 .

【0016】図2(A)に示すように、従来方法によっ
て作製したAl配線の場合は、サンプルによってばらつ
きはあるが、時間の経過とともに抵抗値が大きく増加し
ている。初期の抵抗値から10%以上増加したものを不
良とすると、580時間で約40%のサンプルが不良と
なる。
As shown in FIG. 2A, in the case of the Al wiring manufactured by the conventional method, the resistance value greatly increases with the elapse of time, although it varies depending on the sample. If the resistance increased by 10% or more from the initial resistance value is regarded as defective, about 40% of the samples become defective in 580 hours.

【0017】図2(B)に示すように、本実施例によっ
て作製したAl配線の場合は、時間が経過しても抵抗値
はほとんど増加しない。測定開始から1200時間経過
しても不良は全く発生していない。
As shown in FIG. 2 (B), in the case of the Al wiring manufactured according to this embodiment, the resistance value hardly increases with the passage of time. No defects occurred at all even after 1200 hours from the start of measurement.

【0018】従来例及び本実施例によって作製したAl
配線層表面のグレインサイズは、それぞれ2.76μm
及び2.72μmであった。従来例によるものは、成膜
当初から基板を加熱しているため、比較的大きなグレイ
ンサイズが得られている。一方、本実施例による場合
は、成膜当初は基板加熱していないためグレインサイズ
は小さいと考えられる。しかし、成膜途中から加熱する
ためグレインサイズが大きくなり、従来例の場合とほぼ
同じ大きさのグレインサイズが得られている。
Al produced by the conventional example and the present example
The grain size of the wiring layer surface is 2.76 μm each
And 2.72 μm. In the conventional example, since the substrate is heated from the beginning of film formation, a relatively large grain size is obtained. On the other hand, in the case of this example, the grain size is considered to be small because the substrate was not heated at the beginning of film formation. However, since heating is performed during film formation, the grain size becomes large, and a grain size almost the same as that of the conventional example is obtained.

【0019】さらに、X線回折により従来例及び本実施
例によって作製したAl配線層の(111)結晶配向性
を測定した。(111)結晶面を示すピークは、従来例
の場合が1510cps、本実施例の場合が7120c
psであった。このことから、本実施例により作製した
Al配線層は、従来例に比べて(111)配向性が非常
に強いことがわかる。
Further, the (111) crystal orientation of the Al wiring layer produced by the conventional example and the present example was measured by X-ray diffraction. The peak showing the (111) crystal plane is 1510 cps in the case of the conventional example, and 7120 c in the case of this example.
It was ps. From this, it can be seen that the Al wiring layer manufactured according to this example has a very strong (111) orientation as compared with the conventional example.

【0020】これは、以下のように推量される。基板を
加熱してAl層を堆積すると、グレインサイズは大きく
なるが(111)配向性が弱くなる。一方、成膜当初に
基板加熱しないでAl配線層を堆積すると、グレインサ
イズは小さいが(111)配向性の優れたAl層が形成
される。成膜途中から基板を加熱することにより、高い
(111)配向性を保ったままグレインサイズが大きく
なる。このため、(111)配向性が優れかつグレイン
サイズが比較的大きいAl配線層を堆積することができ
ると考えられる。
This is inferred as follows. When the substrate is heated to deposit the Al layer, the grain size becomes large but the (111) orientation becomes weak. On the other hand, when an Al wiring layer is deposited without heating the substrate at the beginning of film formation, an Al layer having a small grain size but excellent (111) orientation is formed. By heating the substrate during film formation, the grain size increases while maintaining high (111) orientation. Therefore, it is considered that an Al wiring layer having excellent (111) orientation and a relatively large grain size can be deposited.

【0021】また、本実施例によると、基板を加熱しな
いで行う成膜と基板を加熱して行う成膜とを連続して実
施できるため、従来例に比べて工程の増加を伴わない。
従って、従来例とほぼ同等のスループットを得ることが
できる。
Further, according to the present embodiment, since the film formation performed without heating the substrate and the film formation performed with the substrate being heated can be continuously performed, the number of steps is not increased as compared with the conventional example.
Therefore, it is possible to obtain almost the same throughput as the conventional example.

【0022】上記実施例では、基板を加熱するためのA
rガスの温度を350℃とした場合について説明した
が、加熱の効果を得るためには300℃以上であればよ
い。また、400℃以上になるとAlが融けるため、4
00℃以下であることが好ましい。
In the above embodiment, A for heating the substrate is used.
Although the case where the temperature of the r gas is set to 350 ° C. has been described, the temperature may be 300 ° C. or higher in order to obtain the heating effect. Also, since Al melts at 400 ° C. or higher, 4
It is preferably 00 ° C or lower.

【0023】また、基板加熱なしで堆積するAl配線層
の膜厚は、全体のAl配線層の膜厚の20〜50%が好
ましく、30〜50%であればより好ましい。なお、上
記実施例では、スパッタとしてDCスパッタを使用した
が、DCマグネトロンスパッタ、RFスパッタ及びRF
マグネトロンスパッタ等のその他のスパッタを使用して
も同様の効果を得ることができる。
The thickness of the Al wiring layer deposited without heating the substrate is preferably 20 to 50%, more preferably 30 to 50% of the total thickness of the Al wiring layer. Although DC sputtering was used as sputtering in the above embodiment, DC magnetron sputtering, RF sputtering and RF sputtering were used.
Similar effects can be obtained by using other sputtering such as magnetron sputtering.

【0024】また、上記実施例ではTi/TiN層上に
Al配線層を堆積する場合について説明したが、その他
のバリアメタル層上、または絶縁層上に堆積する場合で
も同様の効果が期待できる。特に、基板加熱したときに
(111)配向しにくい表面上に堆積する場合に効果が
高い。
Further, in the above embodiment, the case of depositing the Al wiring layer on the Ti / TiN layer has been described, but the same effect can be expected when depositing on the other barrier metal layer or on the insulating layer. In particular, when the substrate is heated, it is highly effective when it is deposited on the surface where (111) orientation is difficult.

【0025】図3は、本発明の実施例によるAl層作製
方法を使用して作製したDRAMの一部断面を示す。p
型シリコン基板10の表面に選択的にフィールド酸化膜
13が形成され活性領域が画定されている。活性領域の
表面上にはゲート酸化膜を介してゲート電極14が形成
されている。ゲート電極14の両側には、n+ 型のソー
ス/ドレイン領域11、12が形成されている。
FIG. 3 shows a partial cross section of a DRAM manufactured by using the Al layer manufacturing method according to the embodiment of the present invention. p
A field oxide film 13 is selectively formed on the surface of the type silicon substrate 10 to define an active region. A gate electrode 14 is formed on the surface of the active region via a gate oxide film. N + type source / drain regions 11 and 12 are formed on both sides of the gate electrode 14.

【0026】ソース領域11には、ビット線16が配置
されている。ビット線16は、例えば、多結晶シリコン
層上にタングステンシリサイド層を重ねた積層構造で形
成される。
Bit lines 16 are arranged in the source region 11. The bit line 16 is formed, for example, in a laminated structure in which a tungsten silicide layer is stacked on a polycrystalline silicon layer.

【0027】ドレイン領域12には、蓄積キャパシタの
電極17が接続されている。対向電極18が、薄い絶縁
膜を介して電極17と対向配置されている。これらの電
極17、18は例えば多結晶シリコンにより形成され
る。
An electrode 17 of the storage capacitor is connected to the drain region 12. The counter electrode 18 is arranged to face the electrode 17 via a thin insulating film. These electrodes 17 and 18 are made of, for example, polycrystalline silicon.

【0028】シリコン基板10の表面には、ビット線1
6、ゲート電極14及び蓄積キャパシタを埋め込んで層
間絶縁膜15が形成されている。層間絶縁膜15のビッ
ト線16に対応する部分にコンタクトホールが設けら
れ、ビット線16に接続して第1層目のAl配線が形成
されている。
A bit line 1 is formed on the surface of the silicon substrate 10.
6, the gate electrode 14 and the storage capacitor are embedded to form an interlayer insulating film 15. A contact hole is provided in a portion of the interlayer insulating film 15 corresponding to the bit line 16, and a first-layer Al wiring is formed so as to be connected to the bit line 16.

【0029】第1層目のAl配線は、Ti/TiNのバ
リアメタル層19とAl層20の積層からなる。Ti層
及びTiN層の厚さは、例えばそれぞれ20nm及び1
00nmである。Al層20は、上述の実施例による方
法で作製されたものである。第1層目のAl配線20を
埋め込んで層間絶縁膜21、22が形成されている。第
1層目のAl配線20は、層間絶縁膜21、22に設け
られたコンタクトホールを介して第2層目のAl配線2
3に接続されている。
The Al wiring of the first layer is formed by stacking a Ti / TiN barrier metal layer 19 and an Al layer 20. The thicknesses of the Ti layer and the TiN layer are, for example, 20 nm and 1 respectively.
00 nm. The Al layer 20 is manufactured by the method according to the above-described embodiment. Interlayer insulating films 21 and 22 are formed by burying the first-layer Al wiring 20. The Al wiring 20 of the first layer is connected to the Al wiring 2 of the second layer through the contact holes provided in the interlayer insulating films 21 and 22.
Connected to 3.

【0030】第1層目のAl配線20は、第2層目のA
l配線23に比べて非常に薄いため、Al配線20内の
電流密度が高くなる。このAl配線20を上述の実施例
による方法で作製することにより、エレクトロマイグレ
ーションの発生を抑制することができる。
The Al wiring 20 of the first layer is the A wiring of the second layer.
The current density in the Al wiring 20 is high because it is much thinner than the 1 wiring 23. By producing this Al wiring 20 by the method according to the above-mentioned embodiment, the occurrence of electromigration can be suppressed.

【0031】第2層目のAl層23の下地は層間絶縁膜
または第1層目のAl配線層であるため、バリアメタル
層としてのTiN層を設ける必要がない。第2層目のA
l配線層の下層には、例えば厚さ約30nmのTi層を
形成しておくことが好ましい。Ti層上では、最初から
基板を加熱してAlを堆積しても(111)配向性の強
いAl層を形成することができる。
Since the underlying layer of the second Al layer 23 is the interlayer insulating film or the first Al wiring layer, it is not necessary to provide a TiN layer as a barrier metal layer. Second layer A
It is preferable to form a Ti layer having a thickness of, for example, about 30 nm as a lower layer of the 1 wiring layer. On the Ti layer, an Al layer having a strong (111) orientation can be formed even if the substrate is heated from the beginning to deposit Al.

【0032】上記実施例では、配線層としてAlを使用
する場合について説明したが、Alを主成分とし、他の
金属、半導体材料を微量混入させたものを使用してもよ
い。例えば、AlにSiを1%添加、AlにSiを1%
Cuを0.5%添加、AlにTiを1%添加、AlにS
iを1%Tiを0.5%添加した配線層等を使用しても
よい。
In the above embodiments, the case where Al is used as the wiring layer has been described, but it is also possible to use a material containing Al as a main component and a slight amount of other metal or semiconductor material mixed therein. For example, add 1% Si to Al, add 1% Si to Al
Add 0.5% Cu, add 1% Ti to Al, add S to Al
You may use the wiring layer etc. which added 1% of i to 0.5% of Ti.

【0033】以上実施例に沿って本発明を説明したが、
本発明はこれらに制限されるものではない。例えば、種
々の変更、改良、組み合わせ等が可能なことは当業者に
自明であろう。
The present invention has been described above with reference to the embodiments.
The present invention is not limited to these. For example, it will be apparent to those skilled in the art that various modifications, improvements, combinations, and the like can be made.

【0034】[0034]

【発明の効果】以上説明したように、本発明によれば、
Al配線層の膜厚を薄くしてもエレクトロマイグレーシ
ョンの発生を効果的に抑制することができる。
As described above, according to the present invention,
Even if the thickness of the Al wiring layer is reduced, electromigration can be effectively suppressed.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の実施例で使用したスパッタ装置の概略
図である。
FIG. 1 is a schematic view of a sputtering apparatus used in an example of the present invention.

【図2】従来例及び本発明の実施例による方法で作製し
たAl配線層の経過時間に対する抵抗の変化を示すグラ
フである。
FIG. 2 is a graph showing changes in resistance of an Al wiring layer manufactured by a method according to a conventional example and a method according to an example of the present invention with time.

【図3】本発明の実施例によるAl配線層作製方法によ
って作製したDRAMの断面図である。
FIG. 3 is a cross-sectional view of a DRAM manufactured by an Al wiring layer manufacturing method according to an example of the present invention.

【符号の説明】[Explanation of symbols]

1 真空容器 2 ターゲット 3 基板 4 基板ホルダ 5 ターゲットホルダ 6 スパッタガス導入配管 7 排気用配管 10 シリコン基板 11 ソース領域 12 ドレイン領域 13 フィールド酸化膜 14 ゲート電極 15、21、22 層間絶縁膜 16 ビット線 17 蓄積キャパシタ電極 18 対向電極 19 Ti/TiNバリアメタル層 20 第1層目Al配線 23 第2層目Al配線 1 Vacuum Container 2 Target 3 Substrate 4 Substrate Holder 5 Target Holder 6 Sputtering Gas Introducing Pipe 7 Evacuation Pipe 10 Silicon Substrate 11 Source Region 12 Drain Region 13 Field Oxide Film 14 Gate Electrode 15, 21, 22 Interlayer Insulating Film 16 Bit Line 17 Storage capacitor electrode 18 Counter electrode 19 Ti / TiN barrier metal layer 20 First layer Al wiring 23 Second layer Al wiring

Claims (7)

【特許請求の範囲】[Claims] 【請求項1】 Alを主成分とする配線層を形成すべき
対象基板を真空容器内の基板保持手段に載置する工程
と、 最初は、積極的に基板を加熱しないで前記対象基板表面
にAlを主成分とする配線層を堆積し、途中から基板を
加熱してAlを主成分とする配線層を堆積するAl堆積
工程とを含む半導体装置の製造方法。
1. A step of placing a target substrate on which a wiring layer containing Al as a main component is to be formed on a substrate holding means in a vacuum container, and first, on the surface of the target substrate without actively heating the substrate. An Al deposition step of depositing a wiring layer containing Al as a main component and heating the substrate midway to deposit the wiring layer containing Al as a main component.
【請求項2】 前記基板保持手段は、内部にガスを流す
ための空洞を有し、 前記Al堆積工程は、所定の厚さのAlを主成分とする
配線層堆積後前記基板保持手段内の空洞に加熱したガス
を流す工程を含む請求項1記載の半導体装置の製造方
法。
2. The substrate holding means has a cavity through which a gas flows, and in the Al depositing step, after the wiring layer containing Al having a predetermined thickness as a main component is deposited, the substrate holding means The method of manufacturing a semiconductor device according to claim 1, further comprising the step of flowing a heated gas into the cavity.
【請求項3】 前記加熱したガスの温度は、300〜4
00℃である請求項2記載の半導体装置の製造方法。
3. The temperature of the heated gas is 300 to 4
The method for manufacturing a semiconductor device according to claim 2, wherein the temperature is 00 ° C.
【請求項4】 前記加熱したガスは、Arガスである請
求項2または3記載の半導体装置の製造方法。
4. The method for manufacturing a semiconductor device according to claim 2, wherein the heated gas is Ar gas.
【請求項5】 前記対象基板の表面には、Ti/TiN
層が形成されている請求項1〜4のいずれかに記載の半
導体装置の製造方法。
5. A Ti / TiN layer is formed on the surface of the target substrate.
The method for manufacturing a semiconductor device according to claim 1, wherein a layer is formed.
【請求項6】 前記Al堆積工程は、スパッタリングに
よりAlを主成分とする配線層を堆積する請求項1〜5
のいずれかに記載の半導体装置の製造方法。
6. The wiring layer containing Al as a main component is deposited by sputtering in the Al deposition step.
A method for manufacturing a semiconductor device according to any one of 1.
【請求項7】 前記Al堆積工程は、堆積したAlを主
成分とする配線層の膜厚が、目的とするAlを主成分と
する配線層全体の膜厚の20〜50%の膜厚となったと
きに基板の加熱を開始する請求項1〜6のいずれかに記
載の半導体装置の製造方法。
7. In the Al deposition step, the thickness of the deposited wiring layer containing Al as a main component is 20 to 50% of the total thickness of the target wiring layer containing Al as a main component. 7. The method for manufacturing a semiconductor device according to claim 1, wherein the heating of the substrate is started when the temperature becomes low.
JP6029666A 1993-12-28 1994-02-28 Manufacture of semiconductor device Pending JPH07240412A (en)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP6029666A JPH07240412A (en) 1994-02-28 1994-02-28 Manufacture of semiconductor device
GB9426148A GB2285337B (en) 1993-12-28 1994-12-23 Manufacture of semiconductor device with aluminium wiring
GB9513748A GB2290907B (en) 1993-12-28 1994-12-23 Manufacture of semiconductor device with aluminium wiring
KR1019940038065A KR0168890B1 (en) 1993-12-28 1994-12-28 Manufacture of semiconductor device with aluminium wiring
FR9415773A FR2714527A1 (en) 1993-12-28 1994-12-28 Method of manufacturing semiconductor devices with aluminum wiring.
FR9506356A FR2720854B1 (en) 1993-12-28 1995-05-30 Method of manufacturing semiconductor devices with aluminum wiring by etching and heating under vacuum.
FR9506357A FR2720855B1 (en) 1993-12-28 1995-05-30 Method of manufacturing semiconductor devices with aluminum wiring by exposing the substrate to a reactive solution.

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6029666A JPH07240412A (en) 1994-02-28 1994-02-28 Manufacture of semiconductor device

Publications (1)

Publication Number Publication Date
JPH07240412A true JPH07240412A (en) 1995-09-12

Family

ID=12282443

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6029666A Pending JPH07240412A (en) 1993-12-28 1994-02-28 Manufacture of semiconductor device

Country Status (1)

Country Link
JP (1) JPH07240412A (en)

Similar Documents

Publication Publication Date Title
US7981761B2 (en) Method of manufacturing semiconductor device having MIM capacitor
JP2004207281A (en) Multilayer interconnection structure, its manufacturing method, and semiconductor device
TW408470B (en) Thin film capacitor and the manufacture method thereof
JP2000183168A (en) Wiring structure for semiconductor device and method of forming the same
JP2951636B2 (en) Method for manufacturing a metallization structure
US7719041B2 (en) MIM capacitor high-k dielectric for increased capacitance density
JP2009111251A (en) Semiconductor device, and manufacturing method thereof
WO1993013555A1 (en) Semiconductor device
JP2002524837A (en) Barrier layers tuned to improve electromigration resistance of copper interconnects
JP5142849B2 (en) Film forming apparatus and film forming method
JP3816091B1 (en) Semiconductor device and manufacturing method thereof
JPH07240412A (en) Manufacture of semiconductor device
JP3273827B2 (en) Semiconductor device and manufacturing method thereof
JP6799843B2 (en) Ru film forming method, Ru film forming apparatus
JP3616724B2 (en) Manufacturing method of semiconductor device
JPH06140401A (en) Integrated circuit device
JP7057445B2 (en) Capacitors, capacitor manufacturing methods, and semiconductor devices
JP3329148B2 (en) Wiring formation method
JPH05283411A (en) Forming method of thin film
JPH07201779A (en) Electrode wiring and its formation
JP3638678B2 (en) Wiring hole and method for manufacturing wiring hole
JPH10150041A (en) Film forming method
JP2730499B2 (en) Method for manufacturing semiconductor device
JPH09143711A (en) Formation of metallic thin film and metallic thin film pattern and tft array formed by using the same
JPH02271634A (en) Formation of multi-layer wiring

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20030513